# Annechini Alessandro

# Prova Finale Reti Logiche



a.a. 2022 - 2023

# Indice

1	Intr	roduzione	<b>2</b>			
	1.1	Funzionamento del componente	2			
	1.2	Interfaccia del componente	3			
<b>2</b>	Arc	hitettura del componente	4			
	2.1	Shift_register	5			
	2.2	Output_register				
	2.3	_				
3	Sim	ulazione e sintesi	8			
	3.1	Esempio di funzionamento	8			
	3.2	Testing				
	3.3	Sintesi	9			
4	Possibili ottimizzazioni					
	4.1	Riduzione degli stati	10			
	4.2	Riduzione dei Flip Flop				
5	Cor	nclusioni	12			

## Introduzione

Lo scopo del progetto consiste nella realizzazione di un componente hardware per l'estrazione di dati da una memoria esterna a partire da un indirizzo serializzato. Il componente è dotato di quattro canali d'uscita, e l'input fornisce l'indirizzo da cui estrarre il dato dalla memoria esterna, oltre all'indirizzo della porta d'uscita sulla quale questo dato dovrà essere copiato. Il dispositivo permette, inoltre, di memorizzare l'ultimo dato proiettato su ognuno dei quattro canali, in modo da mantenere l'informazione fino ad un eventuale sovrascrittura.

## 1.1 Funzionamento del componente

Il dispositivo è dotato di due segnali di input: i\_start e i\_w. Quando il segnale i\_start viene alzato, ha inizio una nuova richiesta. Ad ogni fronte di salita del clock viene letto il segnale i w, il quale fornisce, in ordine, le seguenti informazioni:

- L'indirizzo della porta d'uscita sulla quale verrà fornito il dato finale (2 bit)
- L'indirizzo sul quale interrogare la memoria esterna (da cui verrà estratto il dato), fornito a partire dal bit più significativo (da 0 a 16 bit)

La lettura dell'input termina quando il segnale i\_start viene abbassato. L'interfaccia tra il componente e la memoria esterna è composta da quattro segnali:

- L'indirizzo da cui estrarre il dato o\_mem\_addr (16 bit)
- Un segnale che abilita la lettura dalla memoria o mem en
- Il dato fornito a seguito di una lettura i mem data (8 bit)
- Un segnale che abilita la scrittura in memoria o\_mem\_we (qui non utilizzato)

Una volta ricevuto il dato dalla memoria esterna, esso viene copiato sull'uscita indicata nella fase di lettura dell'input. I segnali in uscita dal componente sono:

- Quattro uscite: o\_z0, o\_z1, o\_z2, o\_z3 (8 bit ciascuna)
- Un segnale o\_done che comunica la fine dell'elaborazione e la validità dei segnali visibili in uscita

Il componente necessita, inoltre, di un segnale di input i\_clk (clock) ed un segnale di reset asincrono i\_rst, che resetta i valori memorizzati in uscita e annulla tutte le eventuali operazioni in corso, re inizializzando la macchina.

### 1.2 Interfaccia del componente

L'interfaccia del componente risulta quindi la seguente:

```
entity project reti logiche is
   port (
        i clk : in std_logic;
        i rst : in std_logic;
        i_start : in std_logic;
        i w : in std_logic;
        o z0 : out std_logic_vector(7 downto 0);
        o_z1 : out std_logic_vector(7 downto 0);
        o z2 : out std_logic_vector(7 downto 0);
        o z3 : out std_logic_vector(7 downto 0);
        o done : out std_logic;
        o mem addr :out std_logic_vector(15 downto 0);
        i_mem_data : in std_logic_vector(7 downto 0);
        o_mem_we : out std_logic;
        o mem en : out std_logic
    );
end project_reti_logiche;
```

- i clk è il segnale di clock
- i\_rst è il segnale di reset che inizializza la macchina
- i\_start è il segnale che indica l'inizio di una nuova richiesta
- i\_w è il segnale dove vengono indicati, un bit alla volta, i dati relativi alla richiesta
- o z0, o z1, o z2, o z3 sono i quattro canali di uscita
- o done è il segnale che comunica la fine dell'elaborazione
- o\_mem\_addr è il segnale di uscita che indica alla memoria esterna l'indirizzo su cui effettuare la lettura
- i\_mem\_data è il segnale che arriva dalla memoria in seguito ad una richiesta di lettura
- o\_mem\_en è il segnale di enable da dover mandare alla memoria per poter comunicare (sia in lettura che in scrittura)
- o\_mem\_we è il segnale di write enable da dover mandare alla memoria per poter scriverci, mentre per leggere da memoria esso deve essere 0. Dato che le interazioni di questo componente con la memoria esterna sono di sola lettura, questo segnale è sempre basso

# Architettura del componente

Un ciclo di funzionamento del componente si divide in tre macro-fasi:

- Lettura delle informazioni da input
- Interrogazione memoria e lettura del dato
- Copia del dato sull'uscita e termine dell'elaborazione

Viste le diverse azioni che il dispositivo deve svolgere, la sua architettura è stata suddivisa in tre componenti:

- shift\_register : un registro dotato di shift logico per la memorizzazione dell'indirizzo ricevuto in input
- output\_register : un banco di registri che memorizza il dato restituito dalla memoria nel registro corretto e copia sulle uscite i dati coerentemente con il segnale o\_done
- fsm\_register : una macchina a stati che tiene traccia del ciclo di funzionamento del dispositivo e fornisce agli altri componenti i segnali necessari




Figura 2.1: Schema generale del componente

## 2.1 Shift\_register

Interfaccia di shift\_register:
entity shift\_register is
 port(
 i\_clk : in std\_logic;
 i\_rst: in std\_logic;
 i\_start: in std\_logic;
 i\_w: in std\_logic;
 i\_we: in std\_logic;
 o\_addr: out std\_logic\_vector(15 downto 0)
 );
end shift register;

Oltre ai segnali di clock e reset (segnale sincrono fornito dalla machina a stati all'inizio di ogni ciclo di elaborazione) il componente dispone di tre segnali di input così utilizzati: quando sul fronte di salita del clock sia i\_we (fornito dalla macchina a stati) che i\_start (fornito in input al dispositivo) sono alti, l'indirizzo da 16 bit memorizzato dal componente subisce uno shift sinistro: il bit più significativo viene scartato, mentre il bit meno significativo viene sostituito dal dato presente in i\_w. In questo modo, quando i\_start viene posto a 0, in uscita da o\_addr sono visibili i 16 bit memorizzati, che compongono l'indirizzo corretto su cui interrogare la memoria.

## 2.2 Output\_register

Interfaccia di output register:

```
entity output_register is
  port(
    i_clk : in std_logic;
    i_rst: in std_logic;
    i_we: in std_logic;
    i_port: in std_logic_vector(1 downto 0);
    i_data: in std_logic_vector(7 downto 0);
    i_done: in std_logic;
    o_z0: out std_logic_vector(7 downto 0);
    o_z1: out std_logic_vector(7 downto 0);
    o_z2: out std_logic_vector(7 downto 0);
    o_z3: out std_logic_vector(7 downto 0);
    o_done: out std_logic_vect
```

end output register;

All'interno del componente sono presenti quattro registri di memoria, identificati dal relativo indirizzo a due bit. I segnali o\_z0, o\_z1, o\_z2, o\_z3 e o\_done sono direttamente collegati agli omonimi segnali in uscita al dispositivo, mentre i\_data è il segnale in ingresso al dispositivo connesso alla memoria esterna.

Il funzionamento del componente è il seguente: quanto i we viene posto a 1, il

registro corrispondente all'uscita indicata da i\_port viene sovrascritto da i\_data. Tra i registri ed i segnali d'uscita, i dati memorizzati sono posti in AND con il segnale i\_done, in modo che quando i\_done è alto il loro contenuto sia visibile, mentre quando è basso le uscite mostrino solo zeri.

### 2.3 Fsm\_register

Interfaccia di fsm register:

```
entity fsm_register is
   port(
        i_clk : in std_logic;
        i_rst : in std_logic;
        i_start : in std_logic;
        i_w : in std_logic;
        o_port: out std_logic_vector(1 downto 0);
        o_done : out std_logic;
        o_mem_we : out std_logic;
        o_mem_en : out std_logic;
        o_out_we : out std_logic;
        o_shift_rst : out std_logic;
        o_shift_we : out std_logic
        );
end fsm_register;
```

Questo componente ha lo scopo di regolare i segnali da inviare a shift\_register e output\_register. È modellabile da una macchina a stati con 7 stati, le commutazioni tra uno stato ed il successivo avvengono sul fronte di salita del clock. Se non diversamente specificato, la macchina passa allo stato successivo sul fronte di salita seguente.

I sette stati sono:

#### 1. WAIT\_START

Il componente rimane in attesa del segnale di inizio. Quando i\_start viene posto a 1, viene attivato il reset di shift\_register (segnale o\_shift\_rst), viene posto o\_port(1) = i\_w e l'automa passa allo stato successivo.

#### 2. READ PORT

Viene letto il secondo bit della porta d'uscita, ovvero o\_port(0) = i\_w.

#### 3. READ ADDRESS

Finchè i\_start è alto, l'automa segnala a shift\_register di leggere l'indirizzo in ingresso (segnale o\_shift\_we). Quando i\_start scende, si passa allo stato successivo.

#### 4. ENABLE MEMORY

Viene alzato il segnale o\_mem\_en, per effettuare la lettura del dato all'indirizzo memorizzato in shift\_register.

#### 5. WAIT\_MEMORY

Dopo 2 ns sull'ingresso i\_mem\_data è presente il dato da memorizzare.

#### 6. SAVE DATA

L'automa segnala a output\_register (segnale o\_out\_en) che il dato è pronto per essere memorizzato nel registro corrispondente alla porta indicata da o\_port.

#### 7. PRINT\_OUTPUT

Viene posto o\_done a 1, in uscita saranno visibili i valori di o\_z0 ... o\_z3 correttamente aggiornati.

Il segnale di reset azzera tutti i segnali e pone l'automa nello stato WAIT\_START. La durata dell'elaborazione tra la discesa del segnale i\_start e la salita del segnale o\_done è di 3 cicli di clock: il vincolo di tempo di 20 cicli di clock imposto dalla specifica è quindi rispettato.

## Simulazione e sintesi

## 3.1 Esempio di funzionamento

Qui di seguito è riportato un esempio di funzionamento: in ingresso viene richiesto il dato all'indirizzo  $3_{10}$  ( $11_2$ ) della memoria esterna (che vale in questo caso  $175_{10}$ ) sulla porta identificata dal codice  $10_2$  (o\_z2).




Figura 3.1: Diagramma temporale dei segnali in entrata ed in uscita

Timestamp	Azione		
0 ns	Il dispositivo viene resettato		
250 ns	i_start è alto, viene letto il primo bit del canale d'uscita		
350 ns Secondo bit del canale d'uscita: l'uscita selezionata è 10 <sub>2</sub> , ov			
	o_z2		
450 ns	Inizia la lettura dell'indirizzo di memoria. Indirizzo: 1 <sub>2</sub>		
550 ns	Indirizzo: 11 <sub>2</sub>		
650 ns	i_start è basso: viene attivato o_mem_en per la lettura da memoria		
752 ns	Il dato (175) compare in ingresso al componente		
850 ns	Il dato viene memorizzato nel registro corrispondente a o_z2		
950 ns	o_done viene alzato: in uscita è possibile vedere il contenuto dei		
	registri. Su o_z2 è visibile 175, sulle altre uscite 0		
1050 ns	o_done viene abbassato, il dispositivo torna nello stato di attesa		

### 3.2 Testing

Per verificare la correttezza dei componenti, sono stati realizzati diversi testbench. È stato testato, in particolare, il comportamento del dispositivo in diversi casi limite:

- Valori dell'input:
  - Indirizzo in ingresso con zeri nei bit più significativi
  - Multiple sovrascritture dei registri d'uscita
- Lunghezza dell'indirizzo in input:
  - Indirizzo in ingresso da 0 bit
  - Indirizzo in ingresso da 16 bit
- Tempistiche dell'input
  - Segnali i\_start e i\_w modificati durante un reset
  - Segnale i\_start alto alla discesa di o\_done
- Reset durante l'elaborazione:
  - Reset asincrono durante la fase di lettura dell'indirizzo
  - Reset asincrono durante la fase di lettura da memoria

Il dispositivo supera tutti i test in fase di pre-sintesi.

#### 3.3 Sintesi

Il dispositivo è sintetizzabile, non presenta latch, rispetta il vincolo di funzionamento con un periodo di clock di 100 ns e in post-sintesi supera gli stessi testbench a cui è stato sottoposto in pre-sintesi.

#### **Design Timing Summary** Setup Worst Negative Slack (WNS): 96,809 ns Worst Hold Slack (WHS): 0,168 ns Worst Pulse Width Slack (WPWS): 49.500 ns Total Negative Slack (TNS): 0,000 ns Total Hold Slack (THS): 0.000 ns Total Pulse Width Negative Slack (TPWS): 0,000 ns Number of Failing Endpoints: 0 Number of Failing Endpoints: 0 Number of Failing Endpoints: 0 Total Number of Endpoints: 132 Total Number of Endpoints: 132 Total Number of Endpoints: 73 All user specified timing constraints are met.

Figura 3.2: Timing report di Vivado

## Possibili ottimizzazioni

Il dispositivo descritto in questa relazione rispetta tutti i vincoli della specifica. È possibile attuare alcune piccole ottimizzazioni utili a ridurre le risorse utilizzate ed il tempo di elaborazione (ottimizzazioni non incluse nella versione finale del progetto in quanto non strettamente necessarie).

### 4.1 Riduzione degli stati

È possibile ridurre il numero degli stati dell'automa da sette a cinque, collassando gli stati ENABLE\_MEMORY, WAIT\_MEMORY e SAVE\_DATA in un unico stato FETCH\_DATA. Il numero di bit necessari per memorizzare lo stato rimane invariato (3 bit), ma il tempo di elaborazione viene ridotto.

Per attuare questa ottimizzazione vanno effettuate le seguenti modifiche:

- Il segnale o\_mem\_en per la lettura da memoria viene alzato in modo asincrono sul fronte di discesa di i\_start, in modo da avere il dato disponibile 2 ns dopo il fronte di salita successivo del clock
- La scrittura di i\_data sul registro d'uscita selezionato avviene sul fronte di discesa del clock, a 48 ns dalla scrittura del dato su i data
- Il segnale o\_done viene alzato dopo un solo ciclo di clock dalla discesa di i start

Il tempo di elaborazione successivo alla lettura dell'input passa così da 3 cicli di clock (300 ns) a 1 ciclo di clock (100 ns).

## 4.2 Riduzione dei Flip Flop

È possibile rimuovere i flip flop (generati in fase di sintesi) corrispondenti ai segnali in uscita da fsm\_register, codificando esplicitamente gli stati dell'automa e creando una rete combinatoria che produca i singoli segnali in uscita dal componente. Per rimuovere i flip flop relativi al segnale o\_port, è necessario includerne l'informazione all'interno del registro di stato, in quanto il codice della porta d'uscita selezionata deve essere memorizzato fino al termine dell'elaborazione (nello specifico, fino allo stato FETCH\_DATA).

Il numero minimo di stati risulta quindi	Il	numero	minimo	di	stati	risulta	quindi
--	----	--------	--------	----	-------	---------	--------

Stato	$\# P_1$	$\# P_0$	# Combinazioni
WAIT_START	_	_	1
READ_PORT	2	_	2
READ_ADDRESS	2	2	4
FETCH_DATA	2	2	4
PRINT_OUTPUT	_	_	1
Totale			12

Dove  $P_1$  e  $P_0$  indicano i bit del segnale o\_port.

La nuova macchina minima ha un totale di 12 stati: il numero di bit necessari per rimuovere tutti i flip flop è  $\lfloor \log_2(12) \rfloor + 1 = 4$  bit (per memorizzare lo stato corrente e o\_port separatamente erano necessari 5 bit).

Una possibile codifica degli stati è la seguente:

Stato	$Q_3$	$Q_2$	$Q_1$	$Q_0$
WAIT_START	0	0	0	0
READ_PORT	0	0	1	$P_1$
READ_ADDRESS	0	1	$P_0$	$P_1$
FETCH_DATA	1	1	$P_0$	$P_1$
PRINT_OUTPUT	1	0	_	_

Le reti combinatorie dei segnali in uscita da fsm\_register risultano quindi:

$$\begin{split} & \texttt{o\_port}(\texttt{0}) = Q_1 \\ & \texttt{o\_port}(\texttt{1}) = Q_0 \\ & \texttt{o\_mem\_we} = 0 \\ & \texttt{o\_mem\_en} = Q_2 \left(Q_3 + \overline{\texttt{i\_start}}\right) \\ & \texttt{o\_out\_we} = Q_3 \underbrace{Q_2}_{\texttt{o\_shift\_we}} = \overline{Q_3} \underbrace{Q_2}_{Q_2} \underbrace{Q_1}_{\texttt{i\_start}} \\ & \texttt{o\_shift\_rst} = \overline{Q_3} \underbrace{Q_2}_{Q_2} \underbrace{Q_1}_{\texttt{i\_rst}} \\ & \texttt{o\_done} = Q_3 \underbrace{Q_2}_{\texttt{i\_rst}} \\ \end{split}$$

Uno dei problemi che si possono riscontrare in post-sintesi è la non contemporaneità della commutazione dei bit di stato, che potrebbe generare dei segnali parassiti. Per questo motivo, la codifica è stata scelta minimizzando la distanza di Hamming tra stati adiacenti. Inoltre, nel caso avvenga un reset nello stato FETCH\_DATA (dove la discesa di  $Q_2$  prima di  $Q_3$  potrebbe generare problemi), il segnale o\_done è tenuto basso da  $\overline{i_rst}$ , che durante un reset vale 0.

Con queste ottimizzazioni, il numero di flip flop utilizzati (in fase di sintesi, in fase di implementazione questo numero potrebbe aumentare) risulta: 16 (shift\_register) + 32 (output\_register) + 4 (fsm\_register) = 52 flip flop, ovvero il minimo teorico.

## Conclusioni

Il componente esposto in questo elaborato supera con successo tutti i testbench, sia in pre-sintesi che in post-sintesi. Così come nel progetto VHDL, la sua descrizione è stata suddivisa in tre componenti, in modo da aumentare la leggibilità del codice e rendere più agevoli future modifiche o l'implementazione di eventuali ottimizzazioni.