

邊緣特徵提取與素描風格 即時轉換

Group 7

111360451 電子四甲 蕭賀澤

111310452 電機四甲 黃安華

專案動機與目標

研究動機：

現代影像濾鏡（如高斯模糊與色彩混疊）若由通用處理器 (CPU) 以純軟體執行，常受限於記憶體頻寬與指令集開銷，難以滿足即時處理之需求。

系統目標：

基於 **Zynq-7000 SoC** 架構，設計一具備高吞吐量 (**II=1**) 之專用硬體加速器，以減輕 **CPU** 負載並達成即時影像轉換。

演算法分析與設計

演算法演進與比較：

初期實作 (Sobel Edge Detection)：採用 梯度運算，運算成本低但影像輪廓生硬，缺乏光影細節。

改良實作 (Gaussian Blur & Color Dodge)：為達到平滑漸層之真實素描效果，改為 高斯模糊卷積，並透過色彩加亮演算法進行像素混疊 (Pixel Blending)。

Color Dodge 公式：
$$Result = \frac{A \times 256}{B + 1}$$
 (其中**A**是原圖、**B**是高斯模糊)

Sobel 演算法矩陣

X 方向邊緣偵測矩陣 (**G_x**)

$$\begin{bmatrix} -1 & 0 & 1 \\ -2 & 0 & 2 \\ -1 & 0 & 1 \end{bmatrix}$$

Y 方向邊緣偵測矩陣 (**G_y**)

$$\begin{bmatrix} -1 & -2 & -1 \\ 0 & 0 & 0 \\ 1 & 2 & 1 \end{bmatrix}$$

高斯模糊矩陣

$$\begin{bmatrix} 1 & 4 & 6 & 4 & 1 \\ 4 & 16 & 24 & 16 & 4 \\ 6 & 24 & 36 & 24 & 6 \\ 4 & 16 & 24 & 16 & 4 \\ 1 & 4 & 6 & 4 & 1 \end{bmatrix}$$

矩陣權重總和 = 256

硬體微架構設計與最佳化

記憶體階層優化 (Memory Hierarchy Optimization) :

針對影像卷積之空間局部性 (Spatial Locality)，客製化之 Line Buffer 與 Window Buffer 移位暫存器結構，將外部記憶體存取次數降至最低。

零時延除法與防溢位設計：

於 Color Dodge 運算中，藉由將高斯權重總和設計為 256，以位元右移 ($\gg 8$) 取代硬體除法器；並於分母加入常數補償 ($B+1$) 以確保系統穩定性 (避免除以0)。

硬體微架構設計與最佳化 (Sobel Edge Detection)

管線化處理 (Pipelining) : Vitis HLS 合成報告如下，證明系統成功達成 Initiation Interval (II) = 1 之理想吞吐量。

Synthesis Summary Report of 'sketch_filter'

General Information

Date:Sun Jun 14 23:45:25 2026

Version: 2022.2 (Build 3670227 on Oct 13 2022)

Project: hls_final_project

Solution:solution1 (Vivado IP Flow Target)

Product family:zynq

Target device:xc7z020-clg400-1

Timing Estimate

Target	Estimated	Uncertainty	
10.00 ns	7.300 ns	2.70 ns	

Performance & Resource Estimates ⓘ

Modules

Loops

Modules & Loops	Issue Type	Violation Type	Distance	Slack	Latency(cycles)	Latency(ns)	Iteration Latency	Interval	Trip Count	Pipelined	BRAM	DSP	FF	LUT	URAM
⌵ sketch_filter				-	-	-	-	-	-	no	2	6	3152	4580	0
⌵ sketch_filter_Pipeline_VITIS_LOOP_32_1_VITIS_LOOP_33_2				-	-	-	-	-	-	no	2	0	691	802	0

Performance Pragma

Modules & Loops	Target TI(cycles)	TI(cycles)	TI met
⌵ sketch_filter		-	-
⌵ sketch_filter_Pipeline_VITIS_LOOP_32_1_VITIS_LOOP_33_2		-	-

硬體微架構設計與最佳化 (Sobel Edge Detection)

管線化處理 (Pipelining)：Vitis HLS 合成報告如下，證明系統成功達成 Initiation Interval (II) = 1 之理想吞吐量。

Cosimulation Report for 'sketch_filter'

General Information

Date: Tue Jun 16 21:07:16 2026

Version: 2022.2 (Build 3670227 on Oct 13 2022)

Project: hls_final_project

Status: **Pass**

Solution: solution1 (Vivado IP Flow Target)

Product family: zynq


Target device: xc7z020-clg400-1

Cosim Options

Tool: Vivado XSIM

RTL: Verilog

Performance Estimates



Modules & Loops	Avg II	Max II	Min II	Avg Latency	Max Latency	Min Latency
◀ sketch_filter				2073648	2073648	2073648
▶ sketch_filter_Pipeline_VITIS_LOOP_32_1_VITIS_LOOP_33_2				2073609	2073609	2073609

硬體微架構設計與最佳化 (Gaussian Blur & Color Dodge)

管線化處理 (Pipelining) : Vitis HLS 合成報告如下，證明系統成功達成 Initiation Interval (II) = 1 之理想吞吐量。

Synthesis Summary Report of 'sketch_filter'

▼ General Information

```
Date: Tue Jun 16 18:34:45 2026
Version: 2022.2 (Build 3670227 on Oct 13 2022)
Project: hls_final_gaussian
```

```
Solution:      solution1 (Vivado IP Flow Target)
Product family: zynq
Target device: xc7z020-clg400-1
```

▼ Timing Estimate

Target	Estimated	Uncertainty	
10.00 ns	7.300 ns	2.70 ns	

- ▼ Performance & Resource Estimates ⓘ

Modules & Loops	Issue Type	Violation Type	Distance	Slack	Latency(cycles)	Latency(ns)	Iteration Latency	Interval	Trip Count	Pipelined	BRAM	DSP	FF	LUT	URAM
🔍 sketch_filter				-	-	-	-	-	-	no	4	6	5051	5774	0
🔍 sketch_filter_Pipeline_VITIS_LOOP_28_1_VITIS_LOOP_29_2				-	-	-	-	-	-	no	4	0	2590	1996	0

- ▼ Performance Pragma



Modules & Loops	Target TI(cycles)	TI(cycles)	TI met
sketch_filter	-	-	-
sketch_filter_Pipeline_VITIS_LOOP_28_1_VITIS_LOOP_29_2	-	-	-

硬體微架構設計與最佳化 (Gaussian Blur & Color Dodge)

管線化處理 (Pipelining)：Vitis HLS 合成報告如下，證明系統成功達成 Initiation Interval (II) = 1 之理想吞吐量。

Cosimulation Report for 'sketch_filter'

General Information

Date: Tue Jun 16 21:30:55 2026

Version: 2022.2 (Build 3670227 on Oct 13 2022)

Project: hls_final_gaussian

Status: Pass

Solution: solution1 (Vivado IP Flow Target)

Product family: zynq

Target device: xc7z020-clg400-1

Cosim Options

Tool: Vivado XSIM

RTL: Verilog

Performance Estimates

Modules & Loops	Avg II	Max II	Min II	Avg Latency	Max Latency	Min Latency
sketch_filter				2073671	2073671	2073671
sketch_filter_Pipeline_VITIS_LOOP_28_1_VITIS_LOOP_29_2				2073632	2073632	2073632

軟硬體協同設計與系統整合

AXI 匯流排架構設計：


控制層：由 PS 端透過 AXI-Lite 介面配置影像解析度與控制訊號。

資料層：由 IP 內建之 AXI Master 介面主動存取 DDR 記憶體 (DMA 傳輸)。

系統實作挑戰與對策：

在 Vivado Block Design 中，為避免 AXI Crossbar 之位址衝突 (Address Overlap)，採用雙通道獨立傳輸（HP0 負責讀取，HP1 負責寫入）以最大化記憶體頻寬。

Block Design



實機測試成果展示 (PYNQ Demo)

圖片處理成功！大小：(720, 1280)
正在啟動 FPGA 硬體加速運算...
FPGA 運算完成！純硬體加速耗時：10.19 ms

Original Gray



FPGA Sketch Result





濾鏡選擇: 1. FPGA Raw Edge (基礎版) ▾

亮度加減: 0

線條細節: 180

Mode: 1. FPGA Raw Edge (□□□) | Brightness□: 0 | □□: 180



濾鏡選擇: 2. Binary Pencil Sketch (銳化素 ▾

亮度加減: 0

線條細節: 180

Mode: 2. Binary Pencil Sketch (□□□□) | Brightness□: 0 | □□: 180



濾鏡選擇: 3. Combined Pencil Art (色彩融 ▾

亮度加減: 0

線條細節: 180

Mode: 3. Combined Pencil Art (□□□□) | Brightness□: 0 | □□: 180



實機測試成果展示 (PYNQ Demo)

影片

系統效能評估與瓶頸分析

硬體加速效能表現：

FPGA 在 720p 影像下之運算延遲為 **10.19 ms** (約等同於 **98 FPS**)，證明硬體核心已具備極高之即時處理能力。

軟硬體效能比較：

對比純 Python 執行該演算法之執行時間。

系統瓶頸分析：

瓶頸並非在於 FPGA 運算，而是源於 PS 端 (ARM CPU) 執行 Python OpenCV 影片解碼、檔案 I/O 以及作業系統記憶體複製 (Memory Copy) 之軟體開銷。

結論與未來展望

結論：

未來展望：

若要進一步提升影片播放的流暢度，未來可考慮將影像解碼 (Video Decoding) 或是 HDMI 顯示介面 (VDMA) 直接整合入 FPGA 硬體層 (PL 端)，以達成端到端 (End-to-End) 的全硬體即時處理。