

计算机组成原理

讲师：老汤

加老汤微信，帮你 408 冲 120+
咨询【老汤 408 高分特训营】

第一章：计算机系统概述



第二章：总线系统

第三章：主存储器

第四章：数据的表示与运算


第五章：指令系统

第六章：中央处理器（CPU）

第七章：输入输出（I/O）系统




老汤
浙江 杭州



扫一扫上面的二维码图案，加我为朋友。

简单的通信基础



加老汤微信，帮你 408 冲 120+
咨询【老汤 408 高分特训营】




老汤
浙江 杭州




扫一扫上面的二维码图案，加我为朋友。


传统计算机总线结构




传统计算机总线结构：早期 Intel x86 总线结构




现代计算机总线结构




现代 Intel x86 总线结构 (一)




现代 Intel x86 总线结构 (二)



传统计算机总线结构



现代计算机总线结构



内容概要

- ① 总线的通用属性
 - 总线带宽（最大传输速率）
 - 总线仲裁逻辑
 - 总线事务
 - 总线定时（同步通信 or 异步通信？）
- ② 传统计算机总线结构
- ③ 现代计算机总线结构
- ④ 总线标准：PCI 总线和 PCI Express 总线

内容概要

408 考研大纲 【2025 年】

计算机组成原理

六、总线和输入/输出系统

总线概述

- 总线的基本概念
- 总线的组成及性能指标
- 总线事务和定时
- 常见的总线标准【2021 年删除】

I/O 接口 (I/O 控制器)

- I/O 接口的功能和基本结构
- I/O 端口及其编址

I/O 方式


- 程序查询方式
- 程序中断方式
 - 中断的基本概念
 - 中断的响应过程
 - 中断的处理过程
 - 多重中断和中断嵌套

内容概要


- ① 总线的通用属性
 - 总线带宽（最大传输速率）
 - 总线仲裁逻辑
 - 总线周期
 - 总线定时（同步通信 or 异步通信？）
- ② 传统计算机总线结构
- ③ 现代计算机总线结构
- ④ 总线标准：PCI 总线和 PCI Express 总线

为什么使用总线？

CPU



主存储器



鼠标



键盘



显示器




硬盘




网卡

计算机总线结构：分散连接

CPU



主存储器



鼠标



键盘




显示器



硬盘




网卡




计算机总线结构：总线连接

CPU



主存储器



鼠标



键盘



显示器



硬盘




网卡



计算机总线结构：分散连接

CPU




优点：传输数据非常快

缺点 ①：不灵活

缺点 ②：成本高

主存储器



鼠标



键盘




显示器



硬盘




网卡



计算机总线结构：总线连接

CPU




优点 ①：灵活

优点 ②：成本低

缺点：产生通信瓶颈

主存储器



在某一时刻，只允许有一个部件向总线发送信息，
而多个部件可以同时从总线上接收相同的信息



鼠标



键盘



显示器




硬盘




网卡

计算机总线结构：单总线结构




计算机总线结构：分层的多总线结构

分层的原则：速度差异较大的设备模块使用不同速度的总线，而速度相近的设备模块使用同一类总线




计算机总线结构：分层的多总线结构

分层的原则：速度差异较大的设备模块使用不同速度的总线，而速度相近的设备模块使用同一类总线




计算机总线结构：分层的多总线结构

分层的原则：速度差异较大的设备模块使用不同速度的总线，而速度相近的设备模块使用同一类总线



计算机总线结构：分层的多总线结构

分层的原则：速度差异较大的设备模块使用不同速度的总线，而速度相近的设备模块使用同一类总线



总线的通用属性



① 总线带宽

② 总线仲裁逻辑

③ 总线周期


④ 总线定时

加老汤微信，帮你 408 冲 120+
咨询【老汤 408 高分特训营】



老汤

浙江 杭州




扫一扫上面的二维码图案，加我为朋友。

简单的通信基础

通信的目的是为传递数据，比如语音、文字、图像、视频等都是数据

信号就是数据的传输载体

电信号（比如电压、电流、电磁波等）



简单的通信基础

连续数据 指在一定区间内可以取任意值的数据

比如温度，在测量范围 -20°C 到 40°C 之间，可以取任意值，比如 -10.5°C ， 23.78°C 等

离散数据 指数据的取值是分散的，不连续的，而且是有限的

比如骰子的点数，只能取 1,2,3,4,5,6 这 6 个离散值


简单的通信基础

连续数据



模拟信号

电压 v




语音信号

离散数据



数字信号

电压 v



二电平信号

简单的通信基础

Y

0

1

0

1

1

0

0

1

01011001

CPU

发射器


主存储器

1

高电平脉冲信号

0

低电平脉冲信号




简单的通信基础

Y

01011001

CPU

发射器




接收器


主存储器

0 1 0 1 1 0 0 1

简单的通信基础



简单的通信基础




单位时间 1s 内可以传输的脉冲信号的个数 $= \frac{1}{t}$ $\rightarrow$ 传输频率 单位: 赫兹 (Hz)

$$t = 20\text{ms} \quad \text{传输频率} = \frac{1\text{s}}{20\text{ms}} = \frac{1000\text{ms}}{20\text{ms}} = 50\text{Hz}$$

简单的通信基础

Y



T: 时钟周期

时钟频率: $1/T$

简单的通信基础

Y


01011001

CPU

发射器

接收器

主存储器



上升沿


简单的通信基础

Y

01011001

CPU

发射器




接收器

主存储器

简单的通信基础：信号同步问题

Y




外同步法

建立同步的时间非常快，但是传输额外的时钟信号，需要占用额外的传输资源

自同步法 曼彻斯特编码

计算机总线的同步



总线的通用属性



① 总线带宽

② 总线仲裁逻辑

③ 总线周期

④ 总线定时

总线带宽：总线宽度

串行传输



并行传输

老汤讲408

总线带宽：总线宽度


串行传输



1 根传输线

总线宽度：1 位

并行传输



8 根传输线

总线宽度：8 位


总线带宽：总线宽度

串行传输



远距离传输（成本低）


并行传输



传输效率高

短距离传输

总线带宽：存储器总线内部结构



总线宽度是指总线中数据线的条数

数据线和地址线复用

总线带宽：总线时钟频率

每一种总线也有自己对应的时钟，它用于控制总线传输数据的节奏

总线时钟频率就是一秒内传输数据的次数，它的单位是赫兹

100MHz

每秒传输 100M 次数据 ($1\text{M} = 10^6$)

$$\text{总线时钟周期} = \frac{1}{\text{总线时钟频率}}$$

总线带宽：总线带宽

总线带宽是指总线的最大数据传输率

即总线在进行数据传输时单位时间内最多可以传输的数据量

$$\text{总线带宽} = \text{总线宽度} \times \frac{1s}{\text{总线时钟周期}} = \text{总线宽度} \times \text{总线时钟频率}$$

总线宽度是 32 位，总线时钟频率是 33MHz

$$\text{总线带宽} = 32 \text{ bit} * 33\text{MHz} = (32 / 8) \text{ B} * 33\text{MHz} = 132 \text{ MB/s} \quad (1\text{M} = 10^6)$$

总线带宽：总线工作频率

早期的总线通常一个总线时钟周期传送一次数据，所以总线工作频率等于总线时钟频率

现在有些总线一个总线时钟周期内，可以传送 2 次或者 4 次数据


那么，总线工作频率等于总线时钟频率的 2 倍或者 4 倍

总线带宽 = 总线宽度 × 总线工作频率

串行传输时如何区分一个字符？

Y
01011001

并行传输



串行传输



串行传输时如何区分一个字符？

Y


01011001

1 个起始位 (低电平)

1 个奇偶校验位 (作检错用) (可选)

1、1.5 或者 2 个终止位 (高电平)

串行传输




串行传输时如何区分一个字符? - 奇偶校验

**加老汤微信，帮你 408 冲 120+
咨询【老汤 408 高分特训营】**



老汤

浙江 杭州



扫一扫上面的二维码图案，加我为朋友。

总线的通用属性

① 总线带宽




② 总线仲裁逻辑


③ 总线周期

④ 总线定时


什么是总线仲裁？




什么是总线仲裁？




什么是总线仲裁?




什么是总线仲裁?



什么是总线仲裁?




什么是总线仲裁？



总线请求信号

总线同意信号

什么是总线仲裁?




总线仲裁：集中式仲裁

① 链式查询方式


② 计数器定时查询

③ 独立请求方式


总线仲裁：集中式仲裁（链式查询方式）



总线仲裁：集中式仲裁（链式查询方式）



总线仲裁：集中式仲裁（链式查询方式）



优点：只用很少几根线就能按一定优先次序实现总线仲裁，并且这种链式结构很容易扩充设备

缺点 ①：对询问链的电路故障很敏感

缺点 ②：查询链的优先级是固定的

总线仲裁：集中式仲裁


① 链式查询方式




② 计数器定时查询

③ 独立请求方式


总线仲裁：集中式仲裁（计数器定时查询）




总线仲裁：集中式仲裁（计数器定时查询）




总线仲裁：集中式仲裁（计数器定时查询）




总线仲裁：集中式仲裁（计数器定时查询）



总线仲裁：集中式仲裁（计数器定时查询）



总线仲裁：集中式仲裁（计数器定时查询）



计数器

优点：各设备的优先级是一样的，计数器的初值可以用程序来设置，这就可以方便的改变优先次序

缺点：增加控制线的数量

有 15 个设备的话，至少需要 4 位二进制， $2^4 = 16$

需要增加的控制线数量为 $\log_2 n$

总线仲裁：集中式仲裁


① 链式查询方式

② 计数器定时查询



③ 独立请求方式


总线仲裁：集中式仲裁（独立请求方式）



BR_i : 第 i 个设备的总线请求线

BG_i : 第 i 个设备的总线授权线

总线仲裁：集中式仲裁（独立请求方式）



优点：响应速度快，优先次序控制灵活

缺点：是控制线数量太多，总线控制更复杂

BR_i ：第 i 个设备的总线请求线

BG_i ：第 i 个设备的总线授权线

总线仲裁：集中式仲裁

① 链式查询方式

优点：简单，使用很少的控制线

缺点：优先级固定，容易发生电路故障

② 计数器定时查询

优点：各设备优先级是一样的

缺点：增加了少许的控制线，需要 $\log_2 n$ 根控制线（ n 是设备数量）




③ 独立请求方式

优点：响应快，优先级控制灵活

缺点：控制线太多，需要 $2n$ 根控制线（ n 是设备数量）

总线仲裁：分布式仲裁



总线的通用属性

① 总线带宽

② 总线仲裁逻辑



③ 总线周期


④ 总线定时

加老汤微信，帮你 408 冲 120+
咨询【老汤 408 高分特训营】




老汤

浙江 杭州



扫一扫上面的二维码图案，加我为朋友。


小结：总线的内部结构



小结：总线的内部结构

数据线用于传输各个设备之间的数据信息，它是双向传输的


地址线用于指出数据线上传输的数据所在的地址



小结：总线的内部结构

数据线用于传输各个设备之间的数据信息，它是双向传输的

地址线用于指出数据线上传输的数据所在的地址




时钟信号，用于同步各种总线操作

小结：总线的内部结构

数据线用于传输各个设备之间的数据信息，它是双向传输的

地址线用于指出数据线上传输的数据所在的地址



小结：总线的内部结构

常见的控制信号：

时钟信号：用来同步各种操作

复位信号：初始化所有设备

总线请求：表示某设备需要获得总线控制权

总线授权：表示需要获得总线控制权的设备已获得总线控制权

主存储器写：将数据线上的信息写到主存储器中指定地址的主存单元中

主存储器读：将指定地址的存储单元中的数据读到总线上

I/O 读：从指定地址的 I/O 设备中数据读取到数据线上

I/O 写：将数据线上的数据写到指定地址的 I/O 设备中

中断请求：表示某设备提出的中断请求

中断响应：表示中断请求已接收

总线的通用属性

① 总线带宽

② 总线仲裁逻辑




③ 总线周期

④ 总线定时

总线周期


总线周期：指完成一次总线操作（总线事务）的时间



① 申请分配阶段


总线周期

总线周期：指完成一次总线操作（总线事务）的时间



总线周期

总线周期：指完成一次总线操作（总线事务）的时间



总线的突发传输

老汤讲408

总线的通用属性

① 总线带宽


② 总线仲裁逻辑

③ 总线周期



④ 总线定时

什么是总线定时?



操作事件： 发送地址、 发送命令、 提供数据、 撤销命令、 撤销数据

总线定时： 这些操作事件在总线上出现的时序关系

总线定时的 4 种方式



① 同步定时（通信）


② 异步定时（通信）

③ 半同步定时（通信）

④ 分离式定时（通信）


总线定时：同步定时

操作事件出现在总线上的时刻由总线时钟信号来确定




总线定时：同步定时

操作事件出现在总线上的时刻由总线时钟信号来确定




总线定时：同步定时

操作事件出现在总线上的时刻由总线时钟信号来确定




总线定时：同步定时

操作事件出现在总线上的时刻由总线时钟信号来确定



总线定时：同步定时

操作事件出现在总线上的时刻由总线时钟信号来确定



T1: 主设备发送地址

T2: 主设备发送读命令

T3: 从设备提供数据

T4: 主设备撤销命令, 从设备撤销数据

总线传输周期和总线周期是不一样的, 总线周期比总线传输周期多了一步总线分配阶段

① 申请分配阶段


② 寻址阶段

③ 数据传输阶段

④ 结束阶段

总线定时：同步定时

操作事件出现在总线上的时刻由总线时钟信号来确定



T1: 主设备发送地址

T1.5: 主设备提供数据

T2: 主设备发送写命令，从设备接收到命令后，必须在第4个时钟周期到来之前，将数据写入从设备

T4: 主设备撤销命令，和撤销数据等信号

总线定时：同步定时

优点：具有较高的传输频率

缺点：对各不相同速度的设备而言，必须按最慢速度的部件来设计公共时钟，严重影响总线的工作效率

适用于总线长度较短、各设备存取时间比较接近的情况

总线定时：同步定时

例题：假设总线的时钟频率为 100 MHz，总线的传输周期为 4 个时钟周期，总线的宽度为 32 位，试求总线的数据传输率。若想提高一倍数据传输率，可采取什么措施？

1 个时钟周期为 $1/100 \text{ MHz} = 0.01 \mu\text{s}$

总线传输周期为 $0.01 \mu\text{s} \times 4 = 0.04 \mu\text{s}$

由于总线的宽度为 32 位 = 4B(字节) 故总线的数据传输率为 $4\text{B} * 1\text{s}/(0.04 \mu\text{s}) = 100 \text{ MB/s}$ ($1\text{M} = 10^6$)

不改变总线时钟频率的前提下，将数据线的宽度改为 64 位

也可以仍保持数据宽度为 32 位，但使总线的时钟频率增加到 200MHz

总线定时的 4 种方式

① 同步定时（通信）



② 异步定时（通信）

③ 半同步定时（通信）


④ 分离式定时（通信）

总线定时：异步定时

同步定时：适用于总线长度较短、各设备存取时间比较接近的情况

异步定时：允许总线上的设备存取时间不一致

后一个操作事件出现在总线上的时刻取决于前一个操作事件出现的时刻



应答方式（握手方式）

总线定时：异步定时


异步定时的请求 - 应答方式有 3 种：

① 不互锁方式


② 半互锁方式

③ 全互锁方式


总线定时：异步定时（不互锁方式）




总线定时：异步定时（半互锁方式）



总线定时：异步定时（全互锁方式）



总线定时例子：CPU 和主存储器通信




MFC, 是 Memory Function Completed 的缩写, 意思是存储功能完成

总线定时例子：CPU 和主存储器通信 - 同步定时


存储总线时钟信号:



存储器总线



总线定时例子：CPU和I/O设备通信主存储器（主存、内存）



总线定时的 4 种方式

① 同步定时（通信）



② 异步定时（通信）

 ③ 半同步定时（通信）

④ 分离式定时（通信）



总线定时：半同步定时

总线时钟信号：





总线定时：半同步定时

总线时钟信号：



总线定时：半同步定时


总线时钟信号：




传输效率高

允许总线上有速度相差比较大的设备进行通信

总线定时：分离式定时




总线定时：分离式定时



控制比较复杂，用的不是很多，了解即可

总线数据传输方式




突发传输（很重要，考研经常考）

总线数据传输方式

同步并行通信

异步并行通信




同步串行通信

异步串行通信


总线数据传输方式：同步串行通信

总线时钟信号：



总线数据传输方式：同步串行通信

加老汤微信，帮你 408 冲 120+
咨询【老汤 408 高分特训营】



老汤

浙江 杭州




扫一扫上面的二维码图案，加我为朋友。

总线数据传输方式：异步串行通信

PCIe 总线、USB 总线

字符

2016 年 408 考研中，结合 I/O 系统出过大题



总线数据传输方式：异步串行通信（奇偶检验位）

奇校验

在数据传输或存储时，使包括校验位在
内的整个数据中 “1” 的个数为奇数

1	0	1	1	0	0	1	1
---	---	---	---	---	---	---	---

1	1	1	1	0	0	1	0
---	---	---	---	---	---	---	---

检查 “1” 的个数，若不是奇数，就知
道数据在传输过程中可能出错了

偶校验

总线数据传输方式：异步串行通信（奇偶检验位）

奇校验

在数据传输或存储时，使包括校验位在
内的整个数据中 “1” 的个数为奇数

1	0	1	1	0	0	1	1
---	---	---	---	---	---	---	---

1	1	1	1	0	0	1	0
---	---	---	---	---	---	---	---

检查 “1” 的个数，若不是奇数，就知
道数据在传输过程中可能出错了

偶校验

在数据传输或存储时，使包括校验位在
内的整个数据中 “1” 的个数为偶数

1	0	1	1	0	0	1	0
---	---	---	---	---	---	---	---

1	1	1	1	0	0	1	1
---	---	---	---	---	---	---	---

检查 “1” 的个数，若不是偶数，就知
道数据在传输过程中可能出错了

总线数据传输方式：异步串行通信（奇偶检验位）

奇偶校验只能检测出数据中奇数个错误，对于偶数个错误可能无法检测出来


奇校验

0	0	1	1	1	0	1	1
---	---	---	---	---	---	---	---


总线数据传输方式：异步串行通信

画图说明用异步串行传输方式发送十六进制数据 95H。

要求字符格式为：1 位起始位、8 位数据位、1 位偶校验位、1 位终止位



总线数据传输方式：异步串行通信



总线数据传输方式：异步串行通信

波特率 单位时间内传送二进制数据的位数，单位用 bps (位/秒) 表示，记作波特

例子：在异步串行传输系统中，假设每秒传输 120 个数据帧，其字符格式规定包含 1 个起始位、7 个数据位、1 个奇校验位、1 个终止位，试计算波特率

一帧包含 $1+7+1+1 = 10$ 位

波特率为： $(1+7+1+1) \times 120 = 1200 \text{ bps} = 1200 \text{ 波特}$

总线数据传输方式：异步串行通信

波特率 单位时间内传送二进制数据的位数，单位用 bps (位/秒) 表示，记作波特


例子：在异步串行传输系统中，若字符格式为：1 位起始位、8 位数据位、1 位奇校验位、1 位终止位。假设波特率为 1200 bps，求这时的比特率

传送一个字符需 $1+8+1+1 = 11$ 位

比特率为： $1200 \times (8/11) = 872.72$ bps

总线突发传输

存储总线时钟信号:




要求: CPU 读取内存地址为 4 的位置上的 4 个字节数据

总线正常传输（非突发传输）

存储总线时钟信号：



同步并行通信




要求：CPU 读取内存地址为 4 的位置上的 4 个字节数据

总线正常传输（非突发传输）

存储总线时钟信号：




同步并行通信



要求：CPU 读取内存地址为 4 的位置上的 4 个字节数据

总线正常传输（非突发传输）



要求：CPU 读取内存地址为 4 的位置上的 4 个字节数据


总线正常传输（非突发传输）

存储总线时钟信号:



同步并行通信

16 个时钟周期



要求: CPU 读取内存地址为 4 的位置上的 4 个字节数据


总线突发传输

存储总线时钟信号:




同步并行通信

7 个时钟周期




要求: CPU 读取内存地址为 4 的位置上的 4 个字节数据

计算机总线结构：单总线结构




计算机总线结构：分层的多总线结构

分层的原则：速度差异较大的设备模块使用不同速度的总线，而速度相近的设备模块使用同一类总线




计算机总线结构：分层的多总线结构

分层的原则：速度差异较大的设备模块使用不同速度的总线，而速度相近的设备模块使用同一类总线



传统计算机总线结构

1G = 10³M



I/O 总线标准

第一代:

ISA 总线

工作频率: 8MHz
总线宽度: 16 位
总线带宽: 16 MB/s

EISA 总线

工作频率: 8MHz
总线宽度: 32 位
总线带宽: 33 MB/s

VEISA (VL-BUS) 总线

工作频率: 33MHz
总线宽度: 64 位
总线带宽: 133 MB/s

第二代: PCI 总线


工作频率: 66MHz
总线宽度: 64 位
总线带宽: 532 MB/s

协议版本	最大传输速度	x1 带宽	x2 带宽	x4 带宽	x8 带宽	x16 带宽
1.0	2.5 GT/s	250MB/s	500MB/s	1GB/s	2GB/s	4GB/s
2.0	5.0 GT/s	500MB/s	1GB/s	2GB/s	4GB/s	8GB/s
3.0	8.0 GT/s	~1GB/s	~2GB/s	~4GB/s	~8GB/s	~16GB/s
4.0	16.0 GT/s	~2GB/s	~4GB/s	~8GB/s	~16GB/s	~32GB/s
5.0	32.0 GT/s	~4GB/s	~8GB/s	~16GB/s	~32GB/s	~64GB/s
6.0	64.0 GT/s	8GB/s	16GB/s	32GB/s	64GB/s	128GB/s
7.0	128.0 GT/s	16GB/s	32GB/s	64GB/s	128GB/s	256GB/s


第三代:

PCI Express 总线 (简称 PCIe 总线)


传统计算机总线结构




传统计算机总线结构




传统计算机总线结构




传统计算机总线结构




传统计算机总线结构：早期 Intel x86 总线结构




现代计算机总线结构



点对点的连接方式



现代计算机总线结构 - QPI 总线带宽



20 位 (16 位有效数据 + 4 位循环冗余校验位)

全双工工作

每个时钟周期内都可以传输两次数据

时钟频率: 2.4GHz


工作频率: 4.8GHz

总线带宽: $4.8\text{GHz} \times 2\text{B} \times 2 = 19.2\text{GB/s}$

时钟频率: 3.2GHz

工作频率: 6.4GHz


总线带宽: $6.4\text{GHz} \times 2\text{B} \times 2 = 25.6\text{GB/s}$



协议版本	最大传输速度	x1 带宽	x2 带宽	x4 带宽	x8 带宽	x16 带宽
1.0	2.5 GT/s	250MB/s	500MB/s	1GB/s	2GB/s	4GB/s
2.0	5.0 GT/s	500MB/s	1GB/s	2GB/s	4GB/s	8GB/s
3.0	8.0 GT/s	~1GB/s	~2GB/s	~4GB/s	~8GB/s	~16GB/s
4.0	16.0 GT/s	~2GB/s	~4GB/s	~8GB/s	~16GB/s	~32GB/s
5.0	32.0 GT/s	~4GB/s	~8GB/s	~16GB/s	~32GB/s	~64GB/s
6.0	64.0 GT/s	8GB/s	16GB/s	32GB/s	64GB/s	128GB/s
7.0	128.0 GT/s	16GB/s	32GB/s	64GB/s	128GB/s	256GB/s

现代计算机总线结构 - PCIe 总线

PCIe 总线是一个串行传送的点对点总线



PCIe × 1 总线

PCIe × 2 总线

PCIe × 4 总线


PCIe × 8 总线


PCIe × 16 总线

PCIe × 32 总线


现代计算机总线结构 - PCIe 总线

PCIe 总线是一个串行传送的点对点总线





现代 Intel x86 总线结构



学习时的计算机总线结构

