





Principe : Générer les données pré-formatées pour le reste de la chaine  
 Les « Enable » permettent de choisir quel type de donnée est générée  
 Fonctionne au bit







Principe : Une valeur pseudo aléatoire est générée par les bascules. Un XOR est effectué avec la data (et seulement elle). Puis lorsque *CE* et *LFSR\_init* sont à '1' (pendant SYNC\ uniquement) une valeur d'init est chargée dans chaque bascule.



Rouge = provenance du controleur





Au démarrage/reset, 1er octet non exploitable = 8 clk de latence


Rouge = provenance du controleur


Clk  
 Rst  
 CE  
 UserValid  
 UserLast  
 UserData  
 Valid  
 Last  
 UserBusy  
 Data

Principe : la parité est calculée sur la data (UserValid) puis est insérée dans le signal après la data (UserLast)  
 Le circuit ne doit fonctionner que sur les octets valides (verts) : ajout d'un CE à '1' sur 1clk sur 8  
 UserValid est positionné à '1' pendant la data pour le calcul de la parité  
 UserLast est positionné à '1' pendant le dernier octet de data  
 Circuit séquentiel : 1clk de retard  
 Le circuit doit aussi fonctionner pendant les sync (sans UserValid ni UserLast) pour recopie entrée sur sortie  
 Les signaux de sorties sont envoyés au contrôleur  
 À cause des 8clk de latence du s/p, UserValid, UserLast et CE doivent (au reset) débiter avec 8clk de retard




Rouge = provenance du contrôleur






Principe : s rialise l'octet pr alablement charg  gr ce au signal « load » en le faisant circuler dans les bascules. Introduit 1 coup d'horloge de retard.



Rouge = provenance du controleur



Rouge = provenance du controleur