Tang Primer 20K + Dock 已确认信息汇总

衡芯——FPGA 旋转倒立摆系统｜接口规划与 .cst 约束基础资料

范围：仅收录已经确认的信息；未确认内容不写入本表。

1. 核心信息

项目	已确认信息
主控核心板	Sipeed Tang Primer 20K
FPGA	Gowin GW2A-LV18PG256C8/I7
底板	Tang Primer 20K Dock
主时钟 FPGA Pin	H11
Reset FPGA Pin	T10
UART TX / RX	M11 / T13
默认 IO 电压	Bank 0 / Bank 1 / Bank 7：3.3 V
RGB LCD 官方示例	4.3 英寸 480×272 RGB LCD
DVP Camera 官方示例	OV5640 DVP Camera

2. Dock PMOD 接口（依据实物丝印确认）

每组 PMOD 另带 GND、GND、3V3、3V3 电源脚。

接口	FPGA IO
PMOD0	T6, P6, T7, R6, T8, P8, P9, T9
PMOD1	T11, P11, T12, R11, M14, M15, J14, J16
PMOD2	D14, E15, B14, A15, B13, A14, B12, C12
PMOD3	A11, B11, N6, D11, N9, N7, L9, N8

3. RGB LCD 官方约束

LCD 信号	FPGA Pin	LCD 信号	FPGA Pin
lcd_dclk	R9	lcd_de	E15
lcd_hs	A15	lcd_vs	D14
lcd_r[0]	L9	lcd_r[1]	N8
lcd_r[2]	N9	lcd_r[3]	N7
lcd_r[4]	N6	lcd_g[0]	D11
lcd_g[1]	A11	lcd_g[2]	B11
lcd_g[3]	P7	lcd_g[4]	R7
lcd_g[5]	D10	lcd_b[0]	B12
lcd_b[1]	C12	lcd_b[2]	B13
lcd_b[3]	A14	lcd_b[4]	B14

注意：RGB LCD 与 PMOD2 / PMOD3 存在 IO 复用；若使用该 LCD，应避免把复用 IO 同时分配给其他外设。

4. DVP Camera 官方约束（已确认部分）

Camera 信号	FPGA Pin	方向
cmos_scl	F14	I/O
cmos_sda	F16	I/O
cmos_vsync	G15	Input
cmos_href	G14	Input
cmos_pclk	F13	Input
cmos_xclk	G12	Output
cmos_rst_n	L13	Output
cmos_pwdn	C10	Output

5. 资料来源

- Sipeed 官方 Wiki：Tang Primer 20K 板卡介绍
- Sipeed 官方 GitHub：TangPrimer-20K-example（Dock pin constrain、RGB LCD、Camera、UART）