## 4.2 主存储器

- •一、概述
- •二、半导体存储芯片简介
- ·三、随机存取存储器(RAM)
- ·四、只读存储器(ROM)
- · 五、存储器与 CPU 的连接
- 六、存储器的校验
- 七、提高访存速度的措施


# 4.2 主存储器——概述

- 1. 主存的基本组成
- · 2.主存与CPU之间的联系
- 3.主存中存储单元地址的分配
- 4.主存的技术指标

# 4.2 主存储器


一、概述

1. 主存的基本组成



## 2. 主存和 CPU 的联系

4.2




## 4.2

## 3. 主存中存储单元地址的分配

12345678H 这个数据如何在主存储器中进行存储?

高位字节 地址为字地址

低位字节 地址为字地址



数据的 大端、大尾方式 作为字地址

 $2^{24}=16$  MB 地址线根数: 就是MAR位数

小端、小尾方式

设地址线 24 根

按字节寻址

按 字 寻址

8 MW

16位2进制数,是2个字节; W是word"字"的意思

若字长为 16 位

若字长为32位

按 字 寻址

**4 MW** 

大小端序在CSAPP中讲讨

## 4. 主存的技术指标

4.2

(1) 存储容量 主存存放二进制代码的总位数

bits

- (2) 存储速度
  - 存取时间 存储器的 访问时间

读出时间 写入时间

读出时间: 从给出地址信号开始, 直到存储器 给出了稳定的数据输出的时间间隔

• 存取周期 连续两次独立的存储器操作 独立: 数据之间相互独立

(读或写) 所需的 最小间隔时间

读周期 写周期 存取周期比存取时间长

存取周期 = "准备时间"(前摇),读/写,"恢复时间"(后摇)

(3) 存储器的带宽 位/秒

单位时间内能向存储器写入多少位的数据

## 4.2 主存储器

- •一、概述
- •二、半导体存储芯片简介
- ·三、随机存取存储器(RAM)
- ·四、只读存储器(ROM)
- · 五、存储器与 CPU 的连接
- 六、存储器的校验
- 七、提高访存速度的措施


## 4.2 主存储器——半导体芯片简介

- 1. 半导体存储芯片的基本结构
- 2. 半导体存储芯片的译码驱动方式
  - ✓线选法
  - ✓重合法

### 二、半导体存储芯片简介

4.2

1. 半导体存储芯片的基本结构



粉提供(对点)

世山宗旦

#### 芯片选择信号:被选择的存储单元/字节是不是在这个存储芯片中


地址(4)

迅山	[线(甲円)	<b>数据线</b> (X	四/ 心月谷里
	10	4	$1K \times 4$ 位
	14	1	16K×1位
2015/11/15	13	8	哈尔滨工业大多长法 8位

### 二、半导体存储芯片简介

4.2

1. 半导体存储芯片的基本结构



读/写控制线 WE (低电平写 高电平读)

 $\overline{OE}$  (允许读)  $\overline{WE}$  (允许写)

## 存储芯片片选线的作用

4.2

#### 地址线 \* 数据线位数

用 16K×1位的存储芯片组成64K×8位的存储器


8片 8片 8片 32片 16K×1位 16K×1位 16K×1位 16K×1位 0-16K-1存在这一组 16-32K-1

当地址为65535时,此8片的片选有效

64K-1, 在最后一组


# 2. 半导体存储芯片的译码驱动方式 4.2

(1) 线选法 以16\*8位存储器为例



需要的线的数量极多(1M); 对容量大的芯片不合适 (2) 重合法

4.2



## 4.2 主存储器

- •一、概述
- •二、半导体存储芯片简介
- •三、随机存取存储器(RAM) 内存就是这种
- ·四、只读存储器(ROM)
- · 五、存储器与 CPU 的连接
- 六、存储器的校验
- 七、提高访存速度的措施

# 4.2 主存储器——随机存取存储器

### • 1. 静态 RAM (SRAM)


- ✓保存0和1的原理是什么?
- ✓基本单元电路的构成是什么?
- ✓对单元电路如何读出和写入?
- ✓典型芯片的结构是很么样子的? 对单元电路该如何组合
- ✓静态RAM芯片的如何进行读出和写入操作?
- 2. 动态 RAM ( DRAM )
- 3. 动态 RAM 和静态 RAM 的比较

## 三、随机存取存储器(RAM)

## 4.2


### 1. 静态 RAM (SRAM)

(1) 静态 RAM 基本电路 利用触发器保存0和1状态




① 静态 RAM 基本电路的 读 操作





### ② 静态 RAM 基本电路的 写 操作


4.2




### (2) 静态 RAM 芯片举例


4.2

① Intel 2114 外特性





### 曾经讲到过的重合法,怎么实现选一次四列?






四组每组代表输入/输出的1位







② Intel 2114 RAM 矩阵 (64 × 64) 读 第一组 🛶 第二组 🛶 第三组 **→** 第四组 → 0 63 列 地 址 译  $I/O_1$ 读写电路 读写电路 读写电路 读写电路。 **WE** 

② Intel 2114 RAM 矩阵 (64 × 64) 读 第一组 🛶 第二组 🛶 第三组 **→** 第四组 → 0 63 列 地 址 译  $I/O_1$ 读写电路 读写电路 读写电路 读写电路

33

② Intel 2114 RAM 矩阵 (64 × 64) 读 第一组 → ★ 第二组 → ★ 第三组 → ★ 第四组 → 地 译 63 码 列 地 址 读写电路 读写电路 读写电路 读写电路

② Intel 2114 RAM 矩阵 (64 × 64) 读 第一组 🛶 第二组 🛶 第三组 → 第四组 0 63 列 地 址 译  $I/O_3$  $I/O_4$ 读写电路

63

列

地

址

译

③ Intel 2114 RAM 矩阵 (64 × 64) 与 第一组 🛶 第二组 🛶 第三组 0 48 31 16 地 址 译 63 码 48 列 地 址 15 译 I/O<sub>1</sub>  $I/O_3$ 读写电路 读写电路 读写电路 读写电路 码 WE CS

 $A_8$ 

 $A_{7}$ 

③ Intel 2114 RAM 矩阵 (64 × 64) 与 第一组 🛶 第二组 🛶 第三组 **→** 第四组 → 0 32 31 16 63 31 列 地 址 译  $I/O_1$ 读写电路 读写电路 读写电路 读写电路 WE

38

③ Intel 2114 RAM 矩阵 (64 × 64) 与 第一组 🛶 第二组 🛶 第三组 **→** 第四组 → 0 63 31 列 地 址 译  $I/O_1$ 读写电路 读写电路 读写电路 读写电路 WE

③ Intel 2114 RAM 矩阵 (64 × 64) 与 第一组 🛶 第二组 🛶 第三组 第四组 0 63 列 地 址 译  $I/O_3$ 读写电路 读写电路 读写电路 读写电路 WE

③ Intel 2114 RAM 矩阵 (64 × 64) 与 第一组 🛶 第二组 🛶 第三组 **→** 第四组 → 0 63 列 地 址 译 I/O<sub>1</sub> 读写电路 读写电路 读写电路 读写电路

③ Intel 2114 RAM 矩阵 (64 × 64) 与 第一组 🛶 第二组 🛶 第三组 **→** 第四组 → 0 63 列 地 址 译  $I/O_3$ 读写电路

③ Intel 2114 RAM 矩阵 (64 × 64) 与 第一组 🛶 第二组 🛶 第三组 **→** 第四组 → 0 63 列 地 址 译 I/O<sub>3</sub>

③ Intel 2114 RAM 矩阵 (64 × 64) 与 第一组 🛶 第二组 🛶 第三组 第四组 0 63 地 址 译  $I/O_3$ 读写电路

③ Intel 2114 RAM 矩阵 (64 × 64) 与 第一组 🛶 第二组 🛶 第三组 **→** 第四组 → 0 译 63 列 地 址 译 I/O<sub>3</sub> 读写电路


# 4.2 主存储器——随机存取存储器

- 1. 静态 RAM (SRAM)
- 2. 动态 RAM ( DRAM )
  - ✓保存0和1的原理是什么? 利用电容,而不是用触发器
  - ✓基本单元电路的构成是什么?
  - ✓对单元电路如何读出和写入?
  - ✓典型芯片的结构是很么样子的?
  - ✓动态RAM芯片的如何进行读出和写入操作?
  - ✓动态RAM为什么要刷新,刷新方法?
- 3. 动态 RAM 和静态 RAM 的比较

#### 2. 动态 RAM (DRAM)

4.2

(1) 动态 RAM 基本单元电路



读出与原存信息相反 写入与输入信息相同 2015/11/15


读出时数据线有电流为"1"

写入时 Cs 充电为 "1" 放电为 "0"


#### (2) 动态 RAM 芯片举例


4.2


① 三管动态 RAM 芯片 (Intel 1103) 读





电容在读写过程中存在放电, 利用刷新放大器恢复电容状态

























③ 单管动态 RAM 4116 (16K × 1位) 外特性 4.2

16K需要14条地址线,但只提供了7个管脚 RAS -行时钟 时序与控制 CAS 列时钟 WE 写时钟 行译 存储单元阵列 A'<sub>6</sub> 数据输入 行地址 码 寄存器 基准单元 缓存器  $A_0$ 读 列译码器 出 I/O 数据分为两次 再生放大器 放 进入地址线 缓存器 大 列译码器 行 列地址 基准单元 译 缓存器 数据输出 码 存储单元阵列 驱动






### (4) 动态 RAM 刷新

### 4.2

#### 刷新与行地址有关 每次刷新,刷新一整行的数据

① 集中刷新 (存取周期为0.5 µs)以128 × 128 矩阵为例



- "死区"为  $0.5 \, \mu s \times 128 = 64 \, \mu s$
- "死时间率"为 128/4 000 × 100% = 3.2%

### ②分散刷新(存取周期为1µs)

4.2

以 128×128 矩阵为例

芯片性能下降 刷新的太多了

W/R	REF	W/R		W/R	REF	W/R	REF	W/R		W/R	REF	
	0				126		127					
$t_{\mathrm{M}}$	$\leftarrow \xrightarrow{t_{\mathrm{R}}}$											
<del></del>	$t_{\rm C} \rightarrow$	      刷新	可隔 128 /	· 个存取	.周期	_	· 		•	•		•

$$t_{\rm C} = t_{\rm M} + t_{\rm R}$$


$$\downarrow \qquad \qquad \downarrow$$

无 "死区"

(存取周期为 0.5 μs + 0.5 μs)

③分散刷新与集中刷新相结合(异步刷新)4.2

对于 128 × 128 的存储芯片(存取周期为 0.5 μs) 若每隔 15.6 μs 刷新一行



每行每隔 2 ms 刷新一次

"死区"为 0.5 µs

将刷新安排在指令译码阶段,不会出现"死区"

### 3. 动态 RAM 和静态 RAM 的比较

4.2

主存 DRAM SRAM

存储原理

电容

触发器

缓存

集成度

高 单元电路简单

低

单元电路复杂

芯片引脚

**一** 行列地址分别传输 减少为原来的一半

多

功耗

小

大

价格

低

高

速度

慢

快

刷新

有

无