

第二章：EDA 工具与 FPGA 实践基础

数字电路入门

2026 年 5 月 22 日

1 本章导读

在第一章里，我们站在远处看了一座城的轮廓——芯片是什么，系统怎么组织，产业链如何分工。上一章最后我们提到：当芯片制造本身已经变成可重复、可组织、可协作的工业流程时，设计环节也必然发展出对应的工具链与工程方法。从本章开始，你要走进这座城，第一次真正坐在一台 Linux 机器前，安装工具、运行脚本、观察输出，并借助一个最小的实验获得可验证的正反馈。

很多初学者会问：为什么不先学电路原理，再碰工具？答案很简单——**即时反馈是认知杠杆**。当你写下几行 RTL 代码，几秒钟后在波形窗口里看到信号随你的代码变化，这种直接关联比硬背两章布尔代数再碰工具要有效得多。本章的目标不是让你成为工具专家，而是让命令行工作方式和 EDA 工具链闭环变成你的“身体经验”。

这一章也不是 Linux 系统管理入门课，不是 Verilog 语法教材（那是第四章的事），更不是深入讲解 EDA 原理的专题。它的教学契约很明确：**先会跑通，再会解释；先会观察波形，再会设计电路；先建立工具链直觉，再追究每个参数的含义**。

全章围绕一个实验贯穿始终：呼吸灯 PWM 计数器（lab1-breathing-led）。从安装工具、跑仿真、看波形，到综合出门级网表，全用这一个例子。认知负荷保持恒定，工具概念一层层叠加上去。

2 学习目标

学完本章后，你应当能够：

- 独立搭建开源数字电路开发环境（Icarus Verilog + GTKWave + Yosys）
- 在 Linux 终端中完成文件导航、脚本执行和工程组织
- 用 Icarus 编译 RTL 和 testbench，用 GTKWave 打开并分析波形
- 读懂波形中的时间轴、信号值、X/Z 语义和时钟边沿行为
- 用 Yosys 对同一设计执行综合，打开并观察门级网表
- 区分仿真行为和综合产物之间的本质差异
- 理解开源工具与商业工具的能力边界
- 建立 FPGA 作为“可重配置硬件沙盘”的直觉
- 完成一个从 RTL 到综合网表的完整实验

3 为什么先跑工具？

3.1 从「理论先行」到「工具先行」

传统工科教育的常见模式是：先学两年数学物理，再学两年专业基础，最后才接触实际工具。这种模式对电路设计来说有一个明显的问题——你背了很多公式和定理，但从未验证过它们在一个真实系统里是否成立。你的知识停留在“我理解了”，而不是“我确认了”。

数字电路设计的一个特殊之处在于，**工具本身就是理解的一部分**。波形不是电路行为的“插图”，而是电路行为的直接呈现；综合不是 RTL 的“翻译练习”，而是 RTL 被硬件实现时的真实映射。如果你始终隔着理论和工具之间的距离去学习，你会产生一种常见的幻觉：以为自己懂了，但一动手就发现处处不对。

本章把这个顺序颠倒过来：**先让你动手跑通一个最小闭环，再在这个闭环的基础上逐层追加理论**。你不需要先理解 PWM 计数器的内部实现才能跑仿真——恰恰相反，当你看到波形里的三角波和 PWM 输出时，你会自然地想知道“这个三角波是怎么生成的”“占空比怎么控制亮度”，这些问题会引导你后续去深入学习。

3.2 教学闭环的第一次闭合

一个完整的数字设计闭环包括：写 RTL → 仿真 → 看波形 → 综合 → 查网表 → 上板验证。本章的主线重点放在前五个环节；上板部分只作为补充入口出现，帮助你把这条闭环和真实硬件联系起来。

这个闭环的价值不在于它短，而在于它**可复现**。一旦你跑通了一次，后续每一章的概念都可以放进同一个闭环里验证。第三章的组合逻辑可以写 RTL 然后看波形；第四章的 Verilog 语法可以边学边编译；第七章的系统级设计可以复用同样的目录结构和脚本。这个闭环是你后面所有学习的工作台。

4 Linux 命令行：工程师的工作台

4.1 为什么命令行不是「更高级」，而是更务实

如果你习惯了 Windows 的图形界面，第一次面对一个黑底白字的终端窗口时，可能会觉得这是一种“退步”。双击图标、拖拽文件、点击按钮，这些操作明明更直观，为什么要退回到打字输入？

这个问题问得对。图形界面的优势是**易发现性**——你不需要记忆命令，看着图标就知道能做什么。但工程工作有一个特点：**大量动作是重复的、可预测的、需要精确复现的**。你今天跑了一次仿真，明天可能要跑五十次；你在一台机器上配好了环境，需要在三台机器上复制同样的配置；你调试一个问题，需要精确记录每一步操作以便复现。

在这些场景下，图形界面的“易发现性”变成了负担：每一次点击都无法被记录、无法被脚本化、无法在不同机器间精确复现。而命令行的本质是**文本指令的序列**——你可以把它保存成脚本、放进版本控制、传给同事、在 CI/CD（持续集成/持续部署，一种自动化构建和发布软件的

流程)里自动执行。命令行不是“更高级”的操作方式,而是**更适合工程重复性和可复现性的操作方式**。

提示

不要把命令行当成“必须掌握的黑魔法”。把它当成一种**可记录的操作日志**——你敲的每一行命令都是一条精确的操作记录,可以被保存、分享和重放。

4.2 路径：最容易被忽视的概念

很多初学者在命令行里踩的第一个坑,不是命令拼错,而是**路径理解错了**。如果你对文件系统完全没有概念,这一节建议慢读。

4.3 文件系统是一棵倒着的树

想象你面前的电脑硬盘里存储着所有文件和文件夹。Linux 用一种树状结构来组织它们——根目录 `/` 是树根,从它分出第一层目录(如 `/home`、`/usr`、`/etc`),每一层目录又可以继续包含子目录和文件,层层向下。

你的个人文件通常放在 `/home/<username>` 这个目录下。比如你登录系统的用户名是 `student`,你的主目录就是 `/home/student`。系统提供了一个快捷符号 `~` (波浪号)来代表这个位置,所以 `cd ~` 等价于 `cd /home/student`。

4.4 两个特殊符号：`.` 和 `..`

在 Linux 文件系统里,每个目录都自动包含两个特殊子目录:

- `.` (一个点)——代表**当前目录本身**。当你在 `lab1/` 里执行 `ls .`,看到的和直接执行 `ls` 一模一样,因为 `.` 就是“我所在的这个地方”。
- `..` (两个点)——代表**当前目录的上级目录**。当你在 `lab1/sim/` 里执行 `cd ..`,就会退回到 `lab1/`。

这两个符号之所以重要,是因为大量命令都依赖它们来定位文件。比如:

- `cd ..` ——返回上一级
- `cd ../..` ——返回上两级
- `bash ./run.sh` ——执行当前目录下的脚本(`./` 强调“就在当前目录里找”)
- `cp ../file.txt .` ——把上级目录的文件复制到当前目录

4.5 绝对路径 vs. 相对路径

现在来看 `bash sim/run.sh` 这个命令。当你在 `lab1/` 目录里执行它时,Shell 会先在当前目录下找 `sim/` 子目录,再在里面找 `run.sh`——这能成功,因为 `lab1/sim/run.sh` 确实存在。

但如果你先执行了 `cd synth/`，此时你的当前目录变成了 `lab1/synth/`。再执行同样的 `bash sim/run.sh`，Shell 会去 `lab1/synth/sim/run.sh` 这个位置找——这个文件当然不存在，于是报错。

问题的根源在于：`sim/run.sh` 没有告诉系统“从哪里开始找”，它只是说“从当前位置往下找”。这种写法叫做**相对路径**——它的起点是“你当前在哪”。

绝对路径则不同。它从根目录 `/` 开始，完整写出每一步：

- **相对路径**：`sim/run.sh` ——从当前目录开始解析，你在 A 目录和在 B 目录执行，结果不同
- **绝对路径**：`/home/student/project/lab1/sim/run.sh` ——从根目录开始解析，无论你在哪执行，都指向同一个文件

初学阶段，如果你不确定自己当前在哪个目录，最稳妥的办法是使用绝对路径，或者先 `cd` 到正确目录再执行相对路径。

警告

终端窗口本身就会显示你当前所在的目录。看下面这个典型的终端界面——注意行首的 `user@hostname:~/projects/lab1$`，其中 `~/projects/lab1` 就是当前路径：

```
user@ubuntu:~/projects/lab1$ ls
Makefile README.md fpga/ rtl/ sim/ synth/ tb/
user@ubuntu:~/projects/lab1$ cd sim/
user@ubuntu:~/projects/lab1/sim$ bash run.sh
user@ubuntu:~/projects/lab1/sim$ cd ..
user@ubuntu:~/projects/lab1$
```

注意当你从 `lab1` 进入 `sim/` 后，提示符变成了 `~/projects/lab1/sim`；当你用 `cd ..` 退回上级目录后，提示符又变回了 `~/projects/lab1`。终端一直在告诉你“你现在在哪”。

4.6 第一批必须会用的命令

本节只列出你立刻就要用到的命令，不追求完整。遇到其他命令时，知道去哪查比一次性背下来更重要。

命令	作用	示例
ls	列出当前目录内容	ls, ls -l
cd	切换目录	cd ~, cd ../, cd sim/
mkdir	创建目录	mkdir my_project
which	查找程序安装路径	which iverilog
bash	执行 shell 脚本	bash sim/run.sh
cat / less	查看文件	cat README.md
chmod +x	给脚本添加可执行权限	chmod +x run.sh
apt update	更新软件包索引	sudo apt update
apt install	安装软件	sudo apt install iverilog gtkwave yosys

4.7 两个高频陷阱

警告

Ctrl+C 在终端里是**终止当前进程**，不是“复制”。终端里的复制粘贴通常是 Ctrl+Shift+C / Ctrl+Shift+V。这个坑几乎每个人都会踩一次——踩过之后记住就好。

警告

如果命令报错“command not found”，先运行 `which <command>`。如果返回空，说明工具没装或不在 PATH 里。安装前务必先执行 `sudo apt update`，否则可能装到旧版本或找不到包。

4.8 工程目录结构

当你第一次进入 lab1-breathing-led 目录时，会看到这样一个结构：

```
lab1-breathing-led/
├─ rtl/           # RTL 源文件——你设计的电路
├─ tb/           # 测试平台——验证电路的代码
├─ sim/          # 仿真脚本和产物
├─ synth/        # 综合脚本和网表
├─ fpga/         # FPGA 板级约束
└─ README.md     # 实验说明
```

这个结构不是随意安排的。rtl/ 和 tb/ 里的文件是**源文件**——你写的、需要版本控制的；sim/ 和 synth/ 里的产物是**生成文件**——工具输出的、不需要版本控制的。两者分开，避免你在修改设计时不小心编辑了生成文件。

每个文件的作用：

- rtl/breathing_led.v : PWM 呼吸灯核心电路
- rtl/top.v : Basys3 顶层封装（管脚映射、按键、复位）
- tb/tb_breathing_led.v : 测试平台，给电路输入激励

- `sim/run.sh` : 一键仿真脚本, 编译 → 运行 → 打开波形
- `synth/run.sh` : 一键综合脚本, 运行 Yosys
- `fpga/basys3.xdc` : 引脚约束文件 (RTL 端口 ↔ 物理引脚)
- `fpga/run.tcl` : Vivado 实现脚本 (综合 → 布局布线 → 比特流)
- `fpga/program.tcl` : Vivado 编程脚本 (下载比特流到 Basys3)
- `Makefile` : 顶层编排: `make sim`、`make synth`、`make clean`

提示

短文件用 `cat` 看 (如 `cat README.md`), 长文件用 `less` 看 (按 `q` 退出)。按 `Tab` 键可以自动补全命令和文件名——这是减少拼写错误最有效的习惯。

4.9 更多命令: 知道它们存在就够了

以下命令本章不做主线要求, 但你应该知道他们存在, 遇到问题时知道去哪查:

- `find` : 按文件名搜索 (如 `find . -name "*.v"`)
- `grep` : 在文件内容里搜关键词 (如 `grep "counter" rtl/*.v`)
- `cp` / `mv` / `rm` : 复制、移动、删除
- `>` (重定向) 和 `|` (管道) : 把命令输出保存到文件或传给下一个命令
- `tmux` : 终端复用, 管理远程长任务 (后续章节会用到)

提示

延伸阅读: 如果你想更系统地学习 Linux, 推荐阅读《Getting Started Handout》中的终端 101 和开始使用 Linux 两章。

5 仿真三件套

5.1 一条数据流上的三个角色

仿真不是“点一个按钮然后看结果”那么简单——它是一条由多个工具组成的流水线。理解这条流水线的意义在于: 当某一步出错时, 你能判断问题出在编译阶段、运行阶段还是显示阶段, 而不是对着黑屏干瞪眼。

1. **Icarus Verilog (iverilog)** : 编译器。读入 `.v` 文件, 输出可执行文件。相当于把 Verilog 代码翻译成仿真器能运行的二进制。
 2. **VVP** : 运行时引擎。执行编译产物, 按 `testbench` 里的指令推进仿真时间, 生成波形文件。
 3. **GTKWave** : 波形查看器。打开波形文件, 把时间轴和信号值可视化。
- 数据流: `.v` 文件 $\xrightarrow{\text{iverilog}}$ 可执行文件 $\xrightarrow{\text{vvp}}$ `.vcd` 波形 $\xrightarrow{\text{GTKWave}}$ 屏幕

5.2 跑通第一条命令链

```
$ iverilog -o sim/tb.vvp rtl/breathing_led.v tb/tb_breathing_led.v
$ vvp sim/tb.vvp
$ gtkwave sim/tb.vcd
```

第一步编译时, `-o sim/tb.vvp` 指定输出文件名为 `sim/tb.vvp` (而不是默认的 `a.out`)。第二步运行时, `vvp` 执行这个文件, `testbench` 里的 `$dumpfile("tb.vcd")` 和 `$dumpvars(...)` 语句告诉仿真器把信号变化记录到 `tb.vcd`。第三步, GTKWave 打开这个波形文件。

这里不需要你理解 `$dumpfile` 和 `$dumpvars` 的语法细节——第四章会系统讲 Verilog。现在只需要知道: `testbench` 里的这两行代码负责让仿真器“把波形存进文件”, 这样 GTKWave 才能打开它。

6 读懂波形

6.1 波形里能看到什么

波形文件可以理解成一份按时间排列的信号记录。它不是电路图, 也不是最终结论; 它回答的是: 在仿真的每一个时刻, 每根线是什么值, 什么时候变, 和哪些事件一起变。

打开 GTKWave 时, 右侧横轴是时间, 纵向每一行是一根信号。对本章来说, 先把注意力放在三类信息上:

- **当前值:** 某个时刻, 信号是 0、1、X 还是 Z。
- **变化时刻:** 信号在哪些时间点改变; 是每个时钟周期都变, 还是隔很多周期才变。
- **前后关系:** 某个输出变化之前, 是否有输入、计数器、模式位或时钟边沿先发生变化。

因此, 看波形的重点不是“这张图好不好看”, 而是能不能用它复述电路行为: 复位什么时候结束, 计数器什么时候开始数, 输出为什么在这个时刻翻转。如果这些问题答不上来, 即使仿真命令没有报错, 验证也还没有完成。

6.2 第一次打开波形, 先看什么

第一次打开波形时, 不要把所有信号一次性加入窗口。信号越多, 越容易失去主线。比较稳妥的顺序是:

1. **先看时间尺度:** 按 `f` (Zoom to Fit) 看完整仿真范围, 再放大到几个时钟周期。先知道自己是在看全局趋势, 还是在看局部细节。
2. **再看 `clk` 和 `rst_n`:** 确认时钟确实在翻转, 复位确实从有效状态释放到无效状态。时钟不动、复位不释放, 后面的信号解释都不可靠。
3. **然后看驱动信号:** 例如本实验里的 `duty`、`pwm_cnt` 和 `mode`。它们是解释输出变化的原因。
4. **最后看输出信号:** 例如 `pwm_out`。不要只问“它有没有变”, 还要问“它是不是按前面那些信号的变化而变”。

这个顺序的好处是, 它把波形阅读从“盯着线看”变成“沿着因果链检查”: 先确认时间和复位, 再确认内部状态, 最后解释输出。后面调试更复杂的电路时, 这个顺序仍然适用。

6.3 四种常见取值

数字仿真中只有四种基本取值：

值	含义	何时出现
0	逻辑低	正常运行
1	逻辑高	正常运行
X	未知	未初始化寄存器、仿真初始阶段、多驱动冲突
Z	高阻态	三态总线、未驱动引脚

这里最容易误解的是 X。X 的意思不是“电路里真的存在第三种稳定逻辑电平”，而是：**在当前仿真模型和当前时刻下，仿真器无法确定这个信号究竟是 0 还是 1。**

在初学阶段，你可以先把 X 理解成“仿真器现在无法确定这是 0 还是 1”。常见原因包括：

- **仿真刚开始，寄存器还没初始化。**就像你刚打开一台电脑，内存里的值是随机的。仿真器也一样，刚启动时所有存储单元默认都是 X，直到完成复位或被赋予确定值。
- **代码里人为写了 X。**有时设计者故意用 X 表示“这个值我不关心”或“这个状态不应该出现”。比如在 testbench 里初始化某个信号为 X，看它后面会不会被正确赋值。
- **两条线同时控制一个信号，给的值还不一样。**比如一条线说“这是 0”，另一条线说“这是 1”，仿真器无法裁决，只能显示 X。这通常是设计错误。

因此，一个更稳妥的判断是：**在复位尚未完成、仿真刚开始的阶段，出现 X 并不奇怪；但在设计进入你期望的正常工作阶段后，如果关键控制信号上仍然持续出现 X，通常就值得警惕。**先不要把每一个 X 都当成灾难，但也绝不要把它当空气。

Z 则表示高阻态，常见于三态总线或暂时无驱动引脚。对本章这个实验来说，你更常见的是 0/1 和偶尔需要解释清楚的 X；Z 先知道它是什么即可。

6.4 组合逻辑 vs. 时序逻辑在波形上的区别

组合逻辑关心的是“当前输入决定当前输出”。在 RTL 仿真里，你经常会看到输入一变，输出也几乎立刻跟着变。这并不意味着真实硬件完全没有延迟，而是因为本章看到的是较理想的功能级仿真，很多物理延迟细节还没有被展开。

时序逻辑（寄存器）则不同。它不是“输入一变输出就跟着变”，而是要等到时钟边沿才更新状态。对初学者来说，最重要的观察不是去凭肉眼诊断复杂时序问题，而是先建立一个稳定直觉：

- 时钟边沿像“拍照时刻”
- 寄存器在这些离散时刻更新自己的状态
- 两个边沿之间，寄存器保存的是上一次采样得到的结果

所以你在波形里最该看的，是“某个状态信号是不是总在时钟边沿附近发生更新”，而不是把所有边沿附近的细小变化都直接解释成建立时间或保持时间问题。那些更正式的时序概念，会在后面章节系统展开。

6.5 呼吸灯的波形长什么样

在 GTKWave 中，建议先添加这三个信号：

- `duty`：占空比参考值
- `pwm_cnt`：PWM 载波计数器
- `pwm_out`：最终输出到 LED 的 PWM 信号

这里有一个很重要的上下文：**testbench** 里为了让仿真更快，把参数缩小了。也就是说，你在波形里看到的不是板上真实运行时那组很大的计数范围，而是一个“缩微版”的呼吸灯。

因此，在本章的仿真波形里，你更应该抓住的是**形状关系**，而不是死记具体数字：


- `duty` 会先上升、再下降，形成一个三角波式的变化趋势
- `pwm_cnt` 会快速循环计数，形成锯齿波
- `pwm_out` 的高电平宽度会跟着 `duty` 改变：`duty` 小时脉冲窄，`duty` 大时脉冲宽

这三者之间的关系，才是你真正要看懂的内容：`pwm_out` 不是凭空变化，而是比较器根据 `pwm_cnt < duty` 这个条件生成的结果。

提示

先按 `f` (Zoom to Fit) 看完整变化趋势，再放大到几个时钟周期，观察 `pwm_cnt` 和 `pwm_out` 的对应关系。一个看“整体趋势”，一个看“局部机制”，两种尺度都要会用。

下图是一张实际的 GTKWave 截图。让我们逐个信号看过去：



最上面两条：`clk` 和 `rst_n`

clk 是最密集的绿色波形——它在以固定频率不断翻转，像心跳一样给整个电路提供节奏。rst_n 则是复位信号，截图左侧它处于低电平（0），表示“系统正在复位”；过了一段时间后跳变为高电平（1），表示“复位释放，系统开始正常运行”。这是一个非常典型的上电时序：先复位，再工作。

duty[2:0] 和 pwm_cnt[2:0]：两个计数器

duty[2:0] 是三角波计数器。注意它的值从 000 慢慢增加到 111，然后再减回 000，形成一个“爬坡再下坡”的三角形状。这就是“呼吸”的节奏来源——它决定了 PWM 的占空比从最小变到最大，再变回最小。

pwm_cnt[2:0] 则是快速循环的锯齿波。它的值在 000 到 111 之间反复滚动，速度比 duty 快得多。它是 PWM 的“载波”——就像电台的载波频率远高于音频信号一样，pwm_cnt 的切换速度也远高于 duty 的变化速度。

mode：模式选择开关

mode 是一个控制信号。当它为 0 时，系统选择呼吸灯模式；当它为 1 时，切换到闪烁模式。从截图里可以看到 mode 的变化：在某段时间它是 0，然后跳变为 1，这就解释了为什么后面的波形会发生切换。

breathing_out、blink_out 和 pwm_out：三路输出

breathing_out 是呼吸灯模式的原始输出——它的脉宽会随着 duty 的变化而变化：duty 大时脉宽宽，duty 小时脉宽窄。blink_out 则是闪烁模式输出——一个固定频率的方波，与 duty 无关。

pwm_out 是最终送到 LED 的信号。注意它的行为：当 mode=0 时，pwm_out 完全跟随 breathing_out；当 mode 变为 1 后，pwm_out 立刻切换到跟随 blink_out。这就是一个典型的“二选一”多路选择器在波形上的表现。

提示

看波形时，不要只看单个信号的形状，更要看**信号之间的关系**：pwm_out 为什么变了？是因为 mode 变了。breathing_out 的脉宽为什么变了？是因为 duty 变了。找到“谁影响谁”的链条，比记住每个信号长什么样更重要。

7 综合：RTL 到门级网表

7.1 仿真告诉你「做什么」，综合告诉你「怎么造」

仿真验证的是行为——在特定输入下，输出是否正确。但它不告诉你：这个设计如果造出来，会用到多少个触发器、多少个逻辑门、它们怎么连接。

综合就是回答这个问题的工具。它读入 RTL，经过解析、推断、优化和映射，输出一份**门级网表**——只包含基本逻辑门（AND、OR、NOT、MUX）和触发器（DFF）的连接关系。

综合器会自动做一些优化，比如把固定不变的信号替换成常量（常量传播）、删除没被用到的逻辑（死代码消除）。这些优化不会改改变电路的外部行为，但会让生成的结构更精简。

7.2 一条命令完成综合

```
user@ubuntu:~/projects/lab1$ yosys -p "read_verilog rtl/breathing_led.v; \  
synth -top breathing_led; \  
write_verilog synth/breathing_led_synth.v"
```

这条命令做了三件事：读入 Verilog 文件、以 `breathing_led` 为顶层模块执行综合、把结果写入 `synth/breathing_led_synth.v`。

7.3 网表的“惊喜”

打开综合后的网表，你会看到类似这样的内容：

```
user@ubuntu:~/projects/lab1$ cat synth/breathing_led_synth.v | head -n 5  
$ _DFF_PP0_ \tri_cnt_reg[0] (.C(clk), .R(rst_n), .D(...), .Q(...));  
$ _DFF_PP0_ \tri_cnt_reg[1] (.C(clk), .R(rst_n), .D(...), .Q(...));  
$ _DFF_PP0_ \tri_cnt_reg[2] (.C(clk), .R(rst_n), .D(...), .Q(...));  
$ _DFF_PP0_ \tri_cnt_reg[3] (.C(clk), .R(rst_n), .D(...), .Q(...));  
$ _DFF_PP0_ \tri_cnt_reg[4] (.C(clk), .R(rst_n), .D(...), .Q(...));
```

RTL 里你写了一个 15 位的 `tri_cnt` 寄存器，网表里它变成了 15 个独立的 `$_DFF_PP0_` 单元。组合逻辑（比较器、加法器）则被拆成了 `$_AND_`、`$_OR_`、`$_MUX_` 等单元的网络。

提示

你不需要读懂网表里的每一根连线。本章的学习目标只有一个：**认出 RTL 里的寄存器在网表里变成了 D 触发器阵列**。这个对应关系一旦建立，你就理解了“综合不是执行代码，而是把行为翻译成结构”。

警告

永远不要手动编辑综合后的网表。它是机器生成的，下次综合会被覆盖。永远改 RTL 源文件。

8 仿真与综合：同一枚硬币的两面

8.1 同一份 RTL，两个检查角度

同一个 `breathing_led.v` 文件，Icarus 和 Yosys 都会去读，但你不必在本章就把它们之间全部语义差异吃透。对当前阶段来说，先记住一件更重要的事：**它们在检查同一个设计的不同侧面**。

- **Icarus (仿真器)**：把 testbench 提供的激励按时间顺序跑一遍，让你观察“这个设计在这些输入下表现如何”。
- **Yosys (综合器)**：把 RTL 映射成寄存器和组合逻辑结构，让你观察“这个设计大致会被实现成什么样子”。

所以这里最该建立的判断不是“我已经理解了全部语义细节”，而是：**仿真回答“它在给定激励下做了什么”，综合回答“它会被组织成什么结构”**。第二章只要求你先对这两个角度保持

警觉，后面章节再系统展开什么样的 RTL 写法会影响综合结果。

8.2 一个足够说明问题的小例子

看这段代码（不要在真实设计中使用）：

```
// 危险：缺少 else 分支
always @(*)
  if (condition) out = 1;    // 没有 else!
```

你现在不需要在第二章就彻底吃透“为什么这种写法会推断出 latch”的全部语言规则；那是第 4 章要系统讲的内容。本节只需要你先建立一个风险意识：**RTL 写法如果没有把行为边界交代清楚，综合器就可能生成你本来没打算要的结构。**

对这段代码来说，最朴素的理解已经够用了：当 condition 为假时，out 该取什么值并没有被清楚说明。仿真里你可能只是看到 out 保持旧值；综合时，工具为了实现这种“保持”的效果，可能会推断出一个锁存器。问题的重点不是你现在就要掌握 latch 的全部细节，而是要记住：**仿真看起来“能跑”，并不代表结构上就一定符合你的原意。**

这就是为什么第二章要让你同时看波形和综合网表/综合日志，而不是只盯着其中一边。

警告

没有任何验证手段能证明一个设计“绝对正确”——正确永远是条件性的。

仿真只能证明“在给出的这组激励下，输出没有出错”；综合只能证明“RTL 被映射成了这样一组逻辑门”。两者都不保证：

- 激励覆盖了所有可能的工作场景
- 物理芯片在真实电压、温度和工艺偏差下仍然正确
- 设计满足时序、功耗和面积约束

所以仿真通过只是起点，不是终点。本章让你同时看波形和网表，是为了建立最基本的警觉：**行为看起来对，不等于结构一定对；结构看起来对，也不等于物理实现一定对。**验证是一个逐层收敛的过程，每一层只解决它那一层的问题。

8.3 验证纪律

养成这个习惯：

1. 写 RTL
2. 仿真，确认波形符合预期
3. 综合，检查网表和日志中的警告（特别是锁存器推断）
4. 如果综合报告问题，回改 RTL
5. 两者都通过，才进入下一步（FPGA 实现或更高级验证）

9 工具版图：你站在地图的哪个位置

9.1 开源、商业与 FPGA 厂商：三条线

数字设计工具不是一条从“低级”到“高级”的直线，而是三条服务于不同约束的工具线。区分它们，是为了知道当前任务需要什么，而不是给工具排身份高低。

开源工具线适合教学、原型验证和可重复实验。它的优势是低门槛、容易安装、命令透明，适合用来建立“RTL 如何被仿真、综合和查看”的基本直觉。本章使用的 Icarus Verilog、GTKWave 和 Yosys 就属于这一类。

商业 ASIC 工具线服务于大规模芯片设计和流片签核。它处理的问题包括更大的设计规模、更复杂的时序约束、功耗分析、物理验证、等价检查和工艺库集成。这类工具不是“更漂亮的开源工具”，而是面向工业责任边界的完整系统。


FPGA 厂商工具线服务于具体器件。Vivado、Quartus 这类工具不仅做综合，还要知道目标芯片里有哪些 LUT、触发器、BRAM、DSP、时钟资源和引脚位置。它们的核心任务是把你的 RTL 落到某一块真实 FPGA 上，并生成可下载的 bitstream。

功能	开源	商业	FPGA 厂商
仿真	Icarus Verilog	VCS、Xcelium、Modelsim	Vivado Simulator
波形	GTKWave	SimVision、Verdi	Vivado Simulator
综合	Yosys	Design Compiler、Genus	Vivado Synthesis
Lint/CDC	Verilator（部分）	SpyGlass、Conformal	—
布局布线	nextpnr、OpenROAD	ICC2、Innovus	Vivado Implementation

所以，本章选择开源工具不是因为它“代表全部工业流程”，而是因为它足够小、足够透明，适合看清第一条闭环：写 RTL、跑仿真、看波形、做综合。后面真正上 FPGA 时，我们会进入厂商工具；如果未来走向 ASIC 流片，还会进入商业签核流程。三条线不是互相鄙视的阵营，而是不同阶段、不同风险、不同成本下的工程选择。

9.2 商业工具链长什么样

为了给你具体的感知，下面是 Cadence 的数字全流程。这不是本章要用的工具，但它是你在工业界或高级研究中会遇到的。



自上而下：

1. **Stratus HLS** : 高层次综合, 把 C/C++ 转成 RTL
2. **Genus** : RTL 综合
3. **Joules** : RTL 功耗分析
4. **Conformal** : 逻辑等价检查、低功耗验证
5. **Modus** : 可测试性设计、自动测试向量生成
6. **Innovus** : 布局布线、时序优化
7. **Voltus / Tempus / Quantus** : 功耗、时序、寄生参数签核
8. **PVS / DFM** : 物理验证 (设计规则检查、版图 vs 电路图)

每个工具都需要单独 license 和集成。你本章学的开源工具链 (Icarus + GTKWave + Yosys) 只覆盖了**仿真和综合**两层——但这正是学习和原型验证所需的最小集合。

警告

商业流程不是“更好的开源”。它是在不同约束 (更大规模、更先进工艺、更高可靠性要求) 下的不同解决方案。先学会用开源工具建立直觉, 再根据需要迁移到商业工具——这个顺序更合理。

10 FPGA：可重配置的硬件沙盘

10.1 FPGA 是什么，不是什么

FPGA 全称**现场可编程门阵列**（Field-Programmable Gate Array）。最直白的理解：一块制造完成后还能被重新配置成不同数字电路的芯片。

它不是：

- 不是“更灵活的 CPU”——CPU 执行指令序列，FPGA 实现硬件电路
- 不是“可编程的逻辑门集合”——它的基本单元是 LUT+ 触发器 + 互连，不是单个逻辑门
- 不是“ASIC 的廉价替代品”——在量产场景下，FPGA 的单位成本和功耗都高于 ASIC


它是：

- 教学和原型验证的理想平台——可以反复重配置，犯错成本低
- 算法加速的灵活载体——某些场景下比 CPU/GPU 更节能
- 小批量系统的可行方案——不需要承担 ASIC 的流片成本

10.2 FPGA 里面有什么

想象你有一块巨大的棋盘。棋盘上的每个格子都不是空的，而是预先造好了一个小型计算单元。这些单元之间由可编程的“电线”连接。当你下载一个配置文件到 FPGA 时，你实际上在做两件事：告诉每个格子“你现在要执行什么逻辑”，以及告诉格子之间的连线“你应该把谁的输出接到谁的输入上”。

下图展示了一个典型 FPGA 的层次结构：



从左到右，这张图呈现了 FPGA 的三个层次：

第一层：整体阵列（最左）

FPGA 的核心是一个二维阵列，阵列中的基本单元叫做 CLB (Configurable Logic Block, 可配置逻辑块)。阵列的行和列之间穿插着 SM (Switch Matrix, 开关矩阵) 和 IOB (I/O Block, 输入输出块)。SM 负责在 CLB 之间建立连接，IOB 负责把芯片内部的信号引出到外部引脚，或者把外部信号接入芯片内部。

你可以把这个阵列想象成一座城市：CLB 是“房子”，SM 是“十字路口”，IOB 是“城门”。城市里的每栋房子都可以改造成不同的功能（餐厅、办公室、住宅），十字路口决定了哪栋房子和哪栋房子之间有道路连通，城门则负责城市与外界的往来。

第二层：CLB 内部（左起第二）

CLB 是 FPGA 中最核心的计算单元。一个 CLB 内部通常包含：

- **LUT (查找表)**：实现组合逻辑。图中标记为 LUT 的部分。一个 LUT 本质上是一个可配置的真值表——你下载配置时，实际上是在改写这个真值表的内容。比如一个 6 输入 LUT 可以实现 6 个变量的任意布尔函数。它不是“一个逻辑门”，而是“一组逻辑门的集合”。
- **FF (触发器)**：存储状态。图中标记为 FF 的部分。每个 LUT 旁边通常配有一个或多个触发器，用于在时钟边沿采样并保存数据。
- **多路选择器**：图中那些三角形带选择端的符号。它们决定信号是走“组合逻辑路径”（直接输出 LUT 的结果）还是“时序逻辑路径”（经过触发器后再输出）。
- **进位链**：用于高速算术运算（如加法器），把多个 LUT 串联起来传递进位信号。

第三层：布线资源（右起第二和右一）

SM（开关矩阵）和 IOB（输入输出块）的细节在图的后两部分展示。SM 里布满了可编程开关，这些开关的通断状态由配置比特流决定。IOB 则负责信号的电平转换、缓冲和引脚映射——毕竟芯片内部的信号电压和外部电路的电压标准可能不同。

提示

初学者最容易产生的误解是：以为 FPGA 里“有一个 LUT、一个 FF、一根线”，然后这三样东西通过软件组合起来。实际上，FPGA 里预先造好了成千上万个 LUT、FF、SM 和 IOB，它们以阵列形式排布在硅片上。你下载的配置文件只决定了：每个 LUT 的真值表是什么、每个触发器的初始状态是什么、每个开关矩阵的哪些开关闭合。FPGA 不是“从无到有”地构造电路，而是“从已有的资源中”选择并连接出你想要的电路。

10.3 FPGA vs. ASIC

属性	FPGA	ASIC
单位成本	较高	较低（量产后）
首次原型时间	分钟	数月
功耗效率	较低	较高
最高时钟频率	较低	较高
灵活性	可重配置	流片后固定

教学和原型验证阶段，FPGA 赢在**迭代速度**。写 RTL→综合→下载到板子，全程几分钟。ASIC 的同样流程需要数月和数百万美元。

10.4 Basys3 开发板

Basys3 是教学中最常见的入门级 FPGA 开发板之一。它的核心是一颗 Xilinx Artix-7 FPGA，型号 xc7a35t-1cp9236c：

- xc7a：Xilinx 7 系列 Artix 家族
- 35：约 35K 逻辑单元
- t：包含高速串行收发器（GTP）


- -1 : 速度等级 (标准)
- cpg236 : 236 引脚封装
- c : 商业级温度范围

板载外设: 16 个 LED、4 位数码管、5 个按键、16 个拨码开关、USB-UART、VGA、Pmod 扩展口。这些外设让实验结果可以直观观察——LED 亮灭、按键输入、数码管显示。


提示

Basys3 参考资料

<https://digilent.com/reference/programmable-logic/basys-3/start>
官方页面。另见 Digilent 参考手册 (含完整引脚约束和电源规格)。




Vivado IO Planner 是实现设计时的可视化工具。它把 cpg236 封装的物理引脚以图形方式展示, 你可以把 RTL 端口 (如 `pwm_out`) 拖拽到具体引脚 (如 `LED0`), 工具自动生成引脚约束。



10.5 纯 FPGA 与 SoC FPGA

Basys3 用的是**纯 FPGA**——只有可编程逻辑，没有硬核处理器。在更复杂的系统中，你会遇到 **SoC FPGA**：同一颗芯片上既有 ARM 处理器 (PS, Processing System)，又有 FPGA fabric (PL, Programmable Logic)。



上图是 Xilinx Zynq-7000 架构。ARM Cortex-A9 双核 CPU 运行操作系统和软件，FPGA fabric 处理自定义硬件加速。两者通过高速 AXI 总线通信。这种架构常见于嵌入式系统、软件无线电和硬件加速机器学习。

提示

知道 SoC FPGA 存在，能防止“FPGA = 只有逻辑门”的误解。现代 FPGA 平台是异构系统——纯 FPGA (Basys3) 是你的起点，但不是终点。

11 补充：Makefile 与 FPGA 上板

前面已经分别讲过仿真、波形、综合和 FPGA 的基本概念，这里不再重复完整流程。本节只补充两个实际工程入口：用 Makefile 统一命令，以及在 Basys3 上下载验证。

11.1 为什么需要 Makefile

同一个实验通常会反复执行几类操作：编译仿真、打开波形、运行综合、生成 bitstream、下载到板子、清理生成文件。如果每次都手敲完整命令，不仅麻烦，也容易因为目录或参数写错而制造无关错误。

Makefile 的作用是把些固定流程收进几个稳定入口：

```
$ make sim          # 编译 + 仿真 + 打开GTKWave
$ make synth        # 运行Yosys综合
$ make fpga         # 生成比特流（需要Vivado）
$ make program      # 下载到板子（需要Vivado + Basys3）
$ make clean        # 清理生成文件
```

这不是新的工具链，而是对前面命令的封装。你可以先用 `make sim` 快速确认环境可用；如果想看清细节，再打开 `sim/run.sh`、`synth/run.sh` 或 `fpga/run.tcl`，逐行对照前面讲过的工具角色。

提示

Makefile 适合保存“已经确定下来的流程”。调试命令时可以手动执行；流程稳定后，再把它收进 Makefile，减少重复劳动和手误。

11.2 FPGA 上板验证

仿真和综合都通过后，如果你手边有 Basys3 开发板和 Vivado，可以把设计真正下载到 FPGA 上。进入实验目录后执行：

```
user@ubuntu:~/examples/lab1-breathing-led$ make fpga
=== 生成比特流（2-3分钟） ===
...
user@ubuntu:~/examples/lab1-breathing-led$ make program
=== 下载到板子 ===
...
```

下载完成后，LED0 会显示呼吸效果。按 BTNR 切换到闪烁模式，再按一次切回呼吸模式；按 BTNC 复位电路。

警告

FPGA 上板比仿真多了两个前提：一是 Vivado 路径正确，二是开发板通过 USB 连接并被系统识别。Vivado 默认路径是 `/opt/Xilinx/Vivado/2019.2/bin/vivado`；如果安装位置不同，需要修改 Makefile 中的 `VIVADO` 变量。

11.3 清理生成文件

实验过程中会产生 *.vcd、*.vvp、*_synth.v、Vivado 工程中间文件等生成物。需要恢复干净目录时执行：

```
user@ubuntu:~/examples/lab1-breathing-led$ make clean
=== 删除生成文件 ===
```

清理命令只删除生成文件，保留 RTL 源码、testbench、约束文件、脚本和 Makefile。

12 本章总结

到本章结束，你应该已经内化了：

- **Linux 命令行**不是 GUI 的“高级版”，而是更适合工程重复性和可复现性的工作台
- **仿真验证行为**，**综合**产出结构，两者都必须检查
- **波形**是主要调试窗口——学会读时间、边沿、X/Z 和占空比
- **开源工具**（Icarus、GTKWave、Yosys）构成完整的学习工具链
- **FPGA** 把验证闭环焊死在真实硬件上

这为后续章节提供了什么：

- 第三章（组合逻辑）：每个门都可以写 RTL → 仿真 → 看波形
- 第四章（Verilog HDL）：你已经会编译和仿真，现在只需学语言
- 第七章（系统级 RTL）：复用同样的项目结构和工具脚本

13 术语表

术语	定义
RTL	Register Transfer Level，寄存器传输级。用寄存器和组合逻辑描述硬件行为。
Testbench	仿真用的验证代码，为 DUT 提供激励并检查输出。
Icarus Verilog	开源 Verilog 仿真器。
GTKWave	开源波形查看器，读取 VCD 等波形格式。
Yosys	开源 RTL 综合工具，将 RTL 转换为门级网表。
VCD	Value Change Dump，波形文件格式。
VVP	Icarus Verilog 的运行引擎。
Netlist	网表——描述逻辑门及其连接关系的文件。
LUT	Look-Up Table，FPGA 中实现组合逻辑的基本单元。
FF	Flip-Flop，触发器，FPGA 中实现时序逻辑的基本单元。
PWM	Pulse Width Modulation，脉冲宽度调制。
Duty Cycle	占空比，PWM 波形中高电平时间占总周期的比例。

14 练习题

1. 工具安装证明

安装 Icarus Verilog、GTKWave 和 Yosys，在本地电脑上完成复现本章样例所需的最小环境配置。

2. 跑通完整闭环

进入 `examples/lab1-breathing-led/`, 执行 `bash sim/run.sh` 和 `bash synth/run.sh`。通过 GTKWave 查看 `duty`、`pwm_cnt`、`pwm_out` 的波形，解释三角波与 PWM 输出的关系。

3. 检查网表

打开 `synth/breathing_led_synth.v`，定位 `tri_cnt` 对应的触发器。单元名是什么？（提示：搜索 `$_DFF`。）

4. 参数探索

把 `TRI_WIDTH` 从 15 改为 13，重新仿真。占空比变化周期发生了什么？为什么？

5. Why/What/How 分析 Yosys

从“为什么需要综合器”（Why）、“综合器做什么”（What）、“怎么用 Yosys”（How）三个维度分析 Yosys，并对比仿真器和综合器的区别。

6. 反转比较器

修改比较逻辑让 LED 在计数器值小时亮。仿真确认波形变化。这在物理板上意味着什么？

7. 开源工具调研（选做）

搜索一个本章未涉及的开源工具（OpenROAD、F4PGA、Verilator、Cocotb 等），说明它做什么、对应本章哪个工具、强在哪/弱在哪。