

第三章第一讲：数字抽象、CMOS 与组合逻辑基础

Digital Circuit Getting Started

2026 年 5 月 23 日

1 本讲导读

数字系统到底靠什么成立？不是因为课本上先发明了 0 和 1，而是因为真实的器件、真实的电压范围、真实的延迟和真实的噪声，恰好允许在工程上建立一层足够稳定的数字抽象。如果只学与门、或门、非门叫什么名字，会错过这个真正重要的问题。

在第一章里，我们已经知道数字抽象是管理复杂系统的基础；在第二章里，我们又先跑通了最小工具闭环。但如果还不知道“逻辑从哪里来”，后面学到的布尔代数、RTL、综合与时序分析，很容易退化成一堆互不相连的技巧。本讲沿一条很明确的因果链推进：先看 MOS 管怎样提供受控导通路径，再看 CMOS 反相器怎样把这种器件行为组织成稳定的逻辑翻转，然后扩展到 NAND、NOR 与组合逻辑，最后用环形振荡器、竞争与冒险提醒我们——时间问题并不是后端才出现的附属细节。

更深一层的能带、载流子、费米能级、漂移/扩散、PN 结与 MOS 电场调制背景，正文只保留接口，系统内容交附录一《从能带到 MOS 开关的半导体物理直觉》。本讲可以因此集中在三条主线上：数字抽象的物理依据、逻辑门的结构语义、组合逻辑里的最小时序直觉。

2 Learning Objectives

读完这一讲，你应当能够：

- 理解数字抽象为什么成立，以及它至少依赖哪些工程前提。
- 用“栅控导通、上拉/下拉网络”的语言解释 NMOS、PMOS 与静态 CMOS 的最小工作方式。
- 说明 CMOS 反相器为什么是数字世界的最小完整基元，并能解释输入高低变化时的导通路径。
- 看懂电压传输特性（VTC）、噪声容限、充电/放电路径与短路电流这些概念在解释什么。
- 知道门延迟为什么不是静态常数，以及 fanout、负载和 transition 怎样进入延迟问题。
- 从晶体管网络的角度理解 NAND/NOR 的静态 CMOS 结构，并知道逻辑门最后会落成规则化的物理单元。
- 在真值表、布尔表达式与门级结构之间来回转换，并用半加器作为收束例子。
- 解释组合逻辑中的竞争与冒险为什么出现，以及为什么它们不能被简单视作“无害瞬态”。

3 为什么这一讲值得学

逻辑门看起来像数学对象：与门、或门、非门、真值表、布尔公式，像积木一样一层层往上堆。但从工程上说，顺序恰好相反。先有能在真实电压和真实器件上稳定工作的一套结构，布尔语言才有机会成为一种可靠的抽象层。

这也决定了本讲的切入方式：从器件开始，但不陷在器件细节里。只盯着公式推导，后面那条“从器件到逻辑门再到组合逻辑”的主线就断了；只盯着门符号，又会忘记这些门最后必须落成可制造、可复制、可级联的物理对象。需要同时保住两件事：看到数字抽象是如何被物理世界托起来的，又不把这一讲写成半导体器件专论。

还有一个更关键的理由。这一讲虽然讲的是“组合逻辑”，却已经在为后面的时序问题打下地基。反相器的充电/放电、负载变化带来的延迟拉长、环形振荡器对门延迟的敏感性、不同路径延迟导致的毛刺——这些现象都指向同一个事实：时间问题并不是系统进入寄存器和时钟之后才突然出现的，而是从第一个门电路开始就已经存在。下一讲讲 `setup`、`hold`、`skew` 和 `metastability` 时，这条线会继续被点亮。

4 核心概念与对象

4.1 数字抽象为什么成立

现实世界本质上是连续的。电路里的信号是随时间变化的电压和电流，器件有阈值、有噪声、有延迟，温度和工艺还会进一步扰动这些行为。如果一直停留在纯模拟视角来组织全部数字系统，复杂度会很快失控。数字抽象的价值，正在于它把这一团连续世界组织成一套离散规则：一段电压范围被当作逻辑 0，另一段电压范围被当作逻辑 1，中间模糊区尽量避免长期停留；组合逻辑在时钟周期内收敛，寄存器在离散时刻捕获状态。

但这套抽象不是天然成立的。它至少依赖三类承诺。第一，电平必须可判别，也就是高低逻辑区之间要有足够的分离度；第二，器件必须能恢复电平，也就是经过若干级逻辑门后，信号仍然能被重新拉回有效的 0/1 区间；第三，时间关系必须受控，否则即使逻辑关系正确，数据也可能在错误的时刻被看到。后面所谓噪声容限、`setup/hold`、同步器，本质上都在保护这三类承诺。

4.2 MOS 管的最小工作直觉

MOS 管不是理想开关，但它提供了一个极其宝贵的能力：用栅极电压去控制导通路径是否存在。本讲正文只取最小版本：N 型背景更容易形成电子主导的导电通路，P 型背景更容易形成空穴主导的导电通路，于是 NMOS 更适合下拉、PMOS 更适合上拉。至于能带、热激发、电子/空穴、费米能级、漂移/扩散与表面反型如何把这件事完整托起来，见附录一。这里最核心的认识是：数字门并不是直接“算布尔表达式”，它们是在组织一条条可能存在、也可能被切断的电流通路。

在进入更复杂的网络之前，有必要认识 MOS 管在电路图里的面貌。NMOS 和 PMOS 各有两种常见画法：箭头标示源极，或栅极上加小圈。下表汇总了四种符号形态：





NMOS		PMOS	
箭头标示源极	栅极小圈	栅极小圈	箭头标示源极
			

图 1: NMOS 与 PMOS 的两种常见画法。两种约定表达的器件行为一致；栅极小圈的语义在 NMOS 和 PMOS 中解释方向相反。

把多个 MOS 管按一定方式组织在一起，就得到所谓上拉网络（pull-up network，由 PMOS 组成）和下拉网络（pull-down network，由 NMOS 组成）。




图 2: 上拉网络与下拉网络。PMOS 负责把输出拉向 V_{DD} ，NMOS 负责把输出拉向 GND。

静态 CMOS 的关键不是“总有电流在跑”，而是尽量让输出稳定地停在高或低两种可判别状态上。因此在正常稳态下，上拉和下拉应当互补工作：要么输出被可靠拉高，要么被可靠拉低，而不是长时间停在中间模糊区。

4.3 反相器为什么是数字世界的基元

CMOS 反相器之所以基础，不只是因为它简单，还因为它把数字世界最核心的三个问题压缩进了一个最小对象里。第一，它把输入电平和输出电平之间建立了清楚的因果关系；第二，它让我们第一次可以讨论什么叫高电平、低电平、翻转区和噪声容限；第三，它让“延迟”从抽象名词变成一个具体可观察的现象：输出翻转不是瞬时完成的，而是靠负载电容被充电或放电慢慢完成。




图 3: CMOS 反相器: 输入低时 PMOS 导通、输出被上拉; 输入高时 NMOS 导通、输出被下拉。逻辑翻转对应的是导通路径翻转。

理解反相器时, 最值得观察的是“路径”。输入为 0 时, PMOS 打开, VDD 经过上拉路径把输出充到高电平; 输入为 1 时, NMOS 打开, 输出节点中的电荷通过下拉路径放掉, 输出落到低电平。也正因为输出节点带着电容, 翻转就会带上真实时间尺度。

4.4 VTC、噪声容限与门延迟

电压传输特性 (VTC) 展示了输入电压连续变化时, 输出电压如何响应。它最重要的作用, 不是记住某几个拐点, 而是帮助理解为什么逻辑 0/1 能够被可靠地再生出来。曲线两端较平的平台区对应稳定逻辑区, 中间陡峭变化区对应门正在翻转的区间。所谓噪声容限, 本质上是在问: 信号允许带着多大的扰动, 后级门仍然能把它重新识别为有效逻辑值。

与此同时, 反相器还让延迟第一次变得具体。输出节点的每次翻转, 本质上都是一次电容充电或放电过程; 负载越重、扇出越大、输入边沿越慢, 翻转往往越慢。输入处于翻转区间时, PMOS 和 NMOS 还可能短时间同时导通, 于是出现短路电流。这里最需要建立的工程直觉是: 门延迟不是一个与环境无关的静态常数, 而是会被前后级条件共同塑形的。

4.5 从反相器到 NAND/NOR

一旦理解了“上拉/下拉网络”这个视角, NAND 和 NOR 的结构就不再是需要死记的图形。NMOS 串联天然更适合表达“多个条件同时满足时才能拉低”的关系, PMOS 并联则天然更适合表达“只要其中一个条件满足就能拉高”的关系。于是, 静态 CMOS NAND/NOR 可以看成对布尔关系的一种结构化翻译: 不是先写好逻辑, 再“硬套”到晶体管图里, 而是逻辑关系和导通关系本来就在互相映射。




图 4: 反相器 VTC 与噪声容限示意。数字抽象依赖的不是“没有噪声”，而是“噪声还不足以把信号推出可判别区间”。




图 5: FO4 (fanout-of-4) 是常见的标准延迟参考。它提醒我们，门延迟通常要放在明确负载条件下讨论，而不是把延迟当作脱离上下文的常数。

同一个逻辑门，用不同视角看过去，会呈现不同的面貌。下面三张图分别对应三个层次：门级符号、晶体管级结构、以及实际版图。

在真实芯片里，逻辑门最终会落成规则化的版图单元，带着明确边界、面积、引脚位置和速度/面积权衡。标准单元库中，同一逻辑功能往往会有多个物理变体——这意味着逻辑门最后会成为一种有几何形态、有实现成本的对象，而不是永远停留在纸上的符号。

静态 CMOS 门——PMOS 拉高、NMOS 拉低、互补工作——是这一讲的主线，但数字电路里还存在其他组织方式。比如传输门 (transmission gate)，它把 NMOS 和 PMOS 并联起来，让信号可以在两个方向上传导。它常见于开关、多路复用和锁存器结构里。

4.6 组合逻辑与半加器

组合逻辑的定义很简单：当前输出只依赖当前输入，不依赖过去保存的状态。这个定义看似朴素，却非常重要，因为它把当前这一讲和下一讲的时序逻辑严格区分开来。半加器是很合适的收束例子，因为它同时允许我们在真值表、布尔表达式和门级结构之间来回切换。SUM 可以由异或表达，CARRY 可以由与表达；两者都只依赖当前输入 A 和 B，所以它依然是标准的组合逻辑。




图 6: NAND/NOR 的静态 CMOS 结构。晶体管串并关系并不是装饰，而是在实现对应的逻辑条件。

4.7 竞争、冒险与环形振荡器

如果此时把“组合逻辑”理解成“没有时间问题”，问题就会出现。逻辑上等价的两条路径，时间上并不一定同时到达；只要不同路径的延迟不同，输出就可能在稳定到最终值之前短暂冒出一个毛刺。这类现象常被称为竞争与冒险。它们提醒我们：逻辑正确与时间上安全不是同一个命题。

环形振荡器则把这个提醒再推进一步。奇数个反相器首尾相接后，系统不会收敛到一个稳定值，而会持续振荡。

振荡周期直接由每一级延迟决定。如果忽略延迟，就根本解释不了它为什么会振。这也说明：时间不是门电路外部附会上的东西，而是门电路行为本身的一部分。

5 关键图示或案例

这一讲最关键的观察方法，不是把所有器件图都背下来，而是在不同视角之间切换：器件视角看导通路径，逻辑视角看布尔关系，版图视角看最终落地的物理对象，波形视角看这些结构在时间上如何表现。只要能在这四个视角之间来回走动，后面的 RTL、综合、时序分析就不会再像彼此割裂的几门课。

提示

三条线可以暂时放在心里：第一，逻辑门是在组织导通路径；第二，反相器是最小完整基元；第三，组合逻辑虽然没有“状态”，但已经有“时间”。后面的标准单元库、时序分析、逻辑优化都会沿着这三条线继续加深。

警告

不要把“组合逻辑”误解成“没有延迟、没有风险、只看真值表就够了”。真值表只刻画稳态逻辑关系，不负责保证不同路径在时间上同时到达，更不负责处理毛刺被后级错误采样的后果。




图 7：三种视角看逻辑门。左：门级符号——画在原理图里。中：晶体管级——看到具体的 NMOS/PMOS 位置。右：版图——落在硅片上的几何形态。

6 附录接口：简明半导体物理

如果你在这一讲里自然地冒出下面这些问题：为什么栅压能够隔着氧化层控制沟道？为什么半导体里会同时讨论电子和空穴？为什么掺杂只改一点点，载流子分布却会大变？为什么 PN 结会先扩散、再建立反向电场？那么说明你已经走到了正文故意停下来的边界。

这些问题不是被忽略，而是被转移到附录一《从能带到 MOS 开关的半导体物理直觉》。它的任务不是替这一讲重复 CMOS 门电路，而是补上 MOS 开关抽象背后的物理因果链：

1. 从离散轨道到能带：电子能住在哪里
2. 泡利不相容、费米分布与费米能级：谁坐上这些座位
3. 热激发下的电子与空穴：平衡不是静止
4. 产生、复合与连续性：载流子数为什么不能乱变
5. 掺杂与费米能级：如何撬动平衡分布
6. 漂移、扩散与空间电荷：器件行为从哪里来
7. PN 结：扩散与内建电场如何共存
8. MOS 结构：积累、耗尽、反型与沟道形成

如果你的目标只是继续学数字电路，那么读到这里知道“MOS 不是理想开关，但足够支持数字抽象”就已经够用。如果你希望同时把器件语言也接起来，那么附录一就是下一站。




图 8: 传输门: NMOS 与 PMOS 并联, 栅极接反相控制, 导通时信号双向通过。它提醒我们, 逻辑通路不只有静态上拉/下拉一种组织方式。




图 9: 半加器把真值表、逻辑表达式与门级结构接到一起, 是组合逻辑的典型收束例子。

7 本讲小结

这一讲真正建立的, 不是一张更长的逻辑门清单, 而是一条从物理世界通向逻辑世界的因果链: MOS 管像受控开关, 因此可以组成互补的上拉/下拉网络; 互补网络让反相器和基础逻辑门成为稳定可实现的对象; 逻辑门进一步组织成组合逻辑网络; 而延迟、负载和路径差异又让时间问题从第一讲起就已经存在。这样一来, 下一讲引入寄存器、时钟、setup/hold 和 metastability 时, 你看到的就不是一组突然冒出来的新术语, 而是同一条链在时间维度上的继续展开。

8 练习题

1. 画出 CMOS 反相器, 并分别说明输入为 0 与输入为 1 时, 哪一条导通路径在工作、输出为什么会得到对应的逻辑值。
2. 对照 NAND/NOR 的静态 CMOS 结构图, 解释 NMOS 串联/并联与 PMOS 串联/并联分别在表达怎样的逻辑条件。
3. 写出半加器的真值表, 并根据真值表推导 SUM 和 CARRY 的逻辑表达式, 再画出对应门级结构。
4. 给出一个两条路径延迟不同的组合逻辑例子, 解释为什么输出会出现毛刺; 进一步讨论, 在什么情况下这个毛刺可能会真正造成系统错误。




图 10: 竞争与冒险波形示意。不同路径延迟会让本该“逻辑等价”的网络在瞬时行为上出现毛刺。




图 11: 环形振荡器: 奇数个反相器首尾相接, 信号沿环不断传播翻转。振荡周期直接由每级延迟决定。