SambaNova SN40L 可重构数据流架构：大规模 AI 推理流式执行模型的批判性分析

技术综述

2026 年 4 月

摘要

具有数万亿参数的大型语言模型 (LLM) 的激增，已在加速器架构设计领域引发了一场根本性危机，通常称之为" 内存墙"。传统的 SIMD/SIMT 架构（以现代 GPU 为代表）随着模型规模超越内存带宽的改进速度，展现出逐渐递减的回报。作为回应，SambaNova Systems 于 2024 年推出了 SN40L 可重构数据流单元 (RDU)，代表着 AI 推理向空间计算架构的范式转变。本综述对 SN40L 架构进行了全面的批判性分析，考察其流式数据流执行模型、三级内存层次结构和粗粒度可重构阵列设计。我们综合了 ISSCC 2025、MICRO 2024 和 HotChips 2024 的技术披露，分析了实现激进算子融合的架构机制，量化了专家组合 (CoE) 工作负载的性能优势，并将 RDU 置于 AI 加速器演进的更广阔背景中进行考察。我们的分析揭示，虽然 SN40L 在多模型推理场景下相较于 DGX 系统实现了 3.7-6.6 倍的显著性能提升，但在软件生态系统成熟度和工作负载通用性方面仍存在重大挑战。本工作贡献于领域专用架构权衡的持续讨论，并确定了数据流加速器设计的关键研究方向。

1 引言

当代人工智能计算的格局以模型能力需求与硬件可持续性之间前所未有的张力为特征。训练如 GPT-4 和 Gemini Ultra 这样的最先进单体语言模型，分别需要约 7800 万美元和 1.91 亿美元的估算支出，在长时间内消耗兆瓦级的计算资源。在训练阶段之外，大规模部署这些模型进行推理也提出了同样艰巨的挑战，因为各组织正在从实验性 AI 采用过渡到每天服务数十亿请求的生产推理服务。

这种经济和技术压力在研究界催化了两个相互关联的架构响应。首先，专家组合 (CoE) 系统的出现为单体模型提供了一种模块化替代方案，其中专门的较小模型集成在动态路由下协作，以在复杂任务上实现具有竞争力或更优的性能。实证证据表明，经过适当组合的 70 亿参数模型可以在特定基准测试上超越 1750 亿参数的单体系统，这表明模型能力不仅通过参数数量，还通过架构多样性和专业化来实现扩展。其次，AI 计算的基础硬件平台面临着所谓的" 内存墙" ——计算吞吐量的不成比例增长与内存带宽和容量相比，导致日益强大的算术单元处于数据饥饿状态，在生产工作负载中仅能达到部分利用率。

SambaNova Systems 的 SN40L 可重构数据流单元 (RDU) 于 2024 年商业化推出，并通过 ISSCC 2025 和 MICRO 2024 进行了学术披露，代表了对这些汇聚挑战的独特架构响应。SN40L 从根本上背离了自 GPU 广泛用于深度学习以来一直主导 AI 加速的 SIMT 执行模型，它实现了

一种流式数据流架构，其中计算被组织为粗粒度流水线，在空间上映射到计算和存储单元的可重构阵列。这种架构范式使得激进的算子融合成为可能 —— 将数十个算子集成到统一的核心执行中 —— 而一种由分布式片上 SRAM、高带宽 HBM 和大容量 DDR 组成的新型三级内存系统为高效的专家组合部署提供了必要的存储层次。

SN40L 的意义超越了渐进式性能改进。在每个插槽 638 TFLOPS BF16 计算能力下，RDU 的原始算术能力并不超过当代 GPU 产品；相反，其架构创新着眼于将可用计算转化为有效工作的效率。已发布的评估表明，对于 CoE 推理场景，8 插槽 SN40L 节点比 DGX H100 系统实现了 3.7 倍的速度提升，同时将机器占地面积减少 19 倍，并将模型切换速度加快 15-31 倍。这些指标表明，针对推理工作负载的架构专业化可以在部署性和总拥有成本方面带来超越峰值计算吞吐量边际收益的质性改进。

本综述对 SN40L 架构及其对 AI 加速器设计的影响进行了系统考察。第 2 节将 RDU 置于数据流计算的历史演进和当代 AI 加速器格局中。第 3 节呈现了全面的架构分析，从封装和芯片级组织到 PCU(模式计算单元)、PMU(模式存储单元) 和 RDN(可重构数据流网络) 的微架构考察。第 4 节发展了流式数据流执行的理论基础，并将此模型与常规 GPU 执行范式进行对比。第 5 节考察了 Samba-CoE 系统作为多模型推理架构优化的案例研究。第 6 节综合了跨多样工作负载的已发布性能评估。第 7 节将 SN40L 置于竞争产品的背景下，分析了基本架构权衡。第 8 节以局限性和未来研究方向的批判性评估作为结论。

2 历史背景与相关工作

理解 SN40L 的架构定位需要考察两条汇聚的轨迹：数据流计算的理论和实践演进，以及从通用吞吐量引擎向日益专业化的推理平台塑造 AI 加速器设计的具体优化压力。

2.1 数据流计算的演进

数据流计算的理论基础可追溯至 20 世纪 70 年代 Dennis 和 Misunas 的开创性工作，他们提出了静态数据流作为执行模型，其中运算根据数据可用性而非程序计数器序列进行。在此范式中，计算被表示为有向图，其中顶点表示运算，边表示与令牌传输耦合的数据依赖。当所有必需的输入令牌存在时，运算执行 (” 激发”)，消耗输入令牌并产生沿着出边传播以启用后续运算的输出令牌。此模型在通过数据流激发规则保持确定性执行语义的同时，固有地在单个运算的粒度上暴露并行性。

数据流架构的实际实现在 20 世纪 80 年代和 90 年代遇到了重大挑战。细粒度数据流机器（如 Manchester 数据流机器和 MIT 标记令牌数据流架构）相对于运算粒度遭受了过度的同步开销、有限的局部性利用以及高效实现命令式控制结构的困难。静态数据流模型无法有效支持可重入代码及其在复杂图中易受令牌存储溢出的影响，促使了向具有更复杂令牌标记机制的动态数据流的扩展，尽管这些引入了额外的架构复杂性。

2000 年代初，粗粒度可重构架构 (CGRA) 的出现代表了向实用部署的重大演进。包括 MorphoSys、ADRES 和 RAW 处理器阵列在内的系统将可重构元素的粒度从单个门或功能单元转向能够执行完整运算的算术逻辑单元 (ALU) 或处理元素 (PE)。这种粗粒度摊销了配置开销并提高了计算密度，同时保留了数据流执行的空间映射和流水线优势。SambaNova 自身的 RDU 演进遵

循了这一轨迹 —— 第一代 SN10 于 HotChips 2021 披露，实现了具有层次互连的 4×4 PE 阵列，建立了 SN40L 大幅扩展的基础架构模式。

”时间”和”空间”计算架构之间的理论区别为理解 SN40L 的设计理念提供了关键背景。常规的冯 · 诺依曼和 SIMD/SIMT 架构本质上是时间的：运算通过时间复用的执行单元顺序或同步进行，程序计数器或线程束调度器控制指令序列。相比之下，空间架构将计算映射到物理硬件结构上，其中不同的运算同时占据不同的物理资源，数据流经由此产生的流水线。Google 的张量处理单元 (TPU) 通过其脉动阵列矩阵乘法单元代表了有限的空间方法，其中数据有节奏地流经二维乘加单元阵列。SN40L 将此空间范式扩展到整个计算图，不仅实现单一运算加速，还实现了复杂多算子流水线的空间组合。

2.2 AI 加速器演进与内存墙

自 2012 年以来 AI 加速器的架构轨迹可以通过三个重叠阶段来表征。初始阶段 (2012-2016) 利用现有的通用并行架构 —— 主要是 NVIDIA GPU 和 Intel Xeon Phi 处理器 —— 通过开发生态系统将神经网络计算表达为密集线性代数运算。这些平台提供了即时可用性和相对于仅 CPU 执行的实质性吞吐量改进，但它们的内存层次结构和执行模型并未针对深度学习的特定访问模式和计算结构进行优化。

第二阶段 (2016-2020) 见证了专用神经网络加速器的出现。Google 的 TPU(2016) 引入了实现脉动阵列计算的专用矩阵乘法单元 (MXU)，证明了专用硬件可以在推理效率方面实现数量级的改进。NVIDIA 的 Volta 架构 (2017) 集成了张量核心，承认了混合精度矩阵加速对于竞争性深度学习性能的必要性。这一时期确立了 AI 加速器设计的主导模式：与高带宽 HBM 内存耦合的大规模矩阵乘法吞吐量，在保留足够灵活性以适应不断演进的模型架构的可编程控制范式下组织。

当前阶段 (2020 至今) 面临着由 Transformer 模型和注意力机制扩展暴露的基本架构限制。虽然矩阵乘法吞吐量已积极扩展 —— NVIDIA H100 提供 989 TFLOPS 的 FP8/FP16 张量核心性能 —— 但内存带宽改进较为温和，从 V100 的约 900 GB/s 到 H100 的 3.35 TB/s，这代表了内存受限运算的利用挑战。”内存墙”在自回归解码中急剧显现，其中每个令牌的生成需要加载完整的模型参数，同时进行相对适度的计算，产生低于架构平衡点的运算强度，使系统成为带宽受限。

应对内存墙的策略已在算法和架构领域大量涌现。算法创新包括将参数精度降低到 INT8 或 INT4 的量化方案、利用激活稀疏性的剪枝方法，以及重新排序计算以改善内存访问模式的注意力优化（如 FlashAttention）。架构响应包括扩展的片上 SRAM 容量、将计算移近存储的存内计算 (PIM) 和近内存计算 (NMC) 范式，以及复杂的预取和缓存机制。SN40L 代表了一种独特的架构响应：不仅仅是扩展内存容量或带宽，它重构执行模型以通过激进的空间算子融合最大化数据重用并最小化外部内存访问频率。

2.3 专家组合与多模型服务

内存墙的架构压力在多模型部署场景中显著加剧，特别是新兴的专家组合 (CoE) 范式。虽然混合专家 (MoE) 架构已在单体模型中获得了突出地位 —— 通过学习的门控激活参数子集 —— 但 CoE 系统呈现了一种更激进的模块化，其中完全不同的模型（可能在不同数据分布上独立训

练）在编排机制下协作，动态选择特定输入的适当专家。

CoE 架构为实际 AI 部署提供了引人注目的优势：细粒度专业化而不会灾难性遗忘、无需完整系统再训练即可增量更新单个专家、通过显式路由决策改善可解释性，以及通过集成多样性提高潜在质量。然而，这些好处对暴露了常规加速器架构局限性的系统提出了重大挑战。每个专家模型，即使单独规模适中（例如 70 亿参数），也需要将完整参数加载到加速器内存中才能执行。查询之间的专家切换需要与模型大小成比例的内存流量，产生与路由开销复合的延迟惩罚。

常规的基于 GPU 的服务系统在此模式下遇到了基本约束。当前一代 GPU 的 HBM 容量（每设备 80GB）限制了可同时驻留的专家数量；超过此阈值，模型切换需要通过 PCIe 互连从主机 DRAM 传输，产生毫秒级惩罚，主导端到端延迟。多 GPU 分布策略增加了聚合容量，但引入了通信开销并使跨异构请求分布的负载平衡复杂化。这些约束从根本上限制了现有基础设施上 CoE 部署的实际规模。

SN40L 的三级内存架构 —— 结合 HBM 和分布式 SRAM 的大容量 DDR —— 直接解决了这些约束。DDR 层提供了足够容量来托管数百个专家模型，而从 DDR 到 HBM 的聚合带宽（在多插槽配置中超过 1 TB/s）实现了与主机连接 GPU 系统相比延迟大幅降低的模型切换。这种针对多模型服务场景的架构专业化代表了超越原始计算吞吐量指标的独特价值主张。

3 SN40L 硬件架构

本节对 SN40L 进行了全面的架构分析，从系统级组织到详细的微架构考察。我们综合了 ISSCC 2025、MICRO 2024 和 HotChips 2024 的技术披露，以构建对设计决策、权衡和构成 RDU 架构的机制的一致理解。

3.1 系统组织与封装

SN40L 采用台积电 5nm FinFET 工艺 (5FF) 制造，代表了 SambaNova RDU 演进中采用的最先进工艺节点。该芯片采用 Chip-on-Wafer-on-Substrate(CoWoS) 2.5D 封装技术，将两个相同的可重构数据流芯片 (RDD) 与硅中介层上的 HBM 内存堆栈集成。每个芯片尺寸约为 600 mm^2 —— 接近但不超过光罩极限 —— 在管理制造良率考虑的同时实现大量计算资源集成。单个 SN40L 插槽包含 1020 亿个晶体管，在低于 2 GHz 的频率下提供 638 TFLOPS 的峰值 BF16 计算能力，瞄准能效推理而非最高频率性能。

双芯片架构决策反映了仔细的工程权衡。制造经济有利于较小的芯片以提高良率；此外，高性能推理系统中的热约束有利于在多个热接口之间分布功耗。两个 RDD 之间的芯片到芯片 (D2D) 接口实现了无需片外遍历的直接数据流，尽管存在物理分区但仍呈现统一的逻辑地址空间。这种方法平衡了集成密度、制造可行性和热管理的竞争需求。



图 1: SN40L 加速器硬件实物图，展示三级内存系统架构。可见带散热片的 RDU 计算单元、DDR 内存插槽，以及标注的三级内存层次：片上 SRAM 0.5GB、HBM 64GB、DDR 1.5TB。(来源: SambaNova Systems)

三级内存系统构成了 SN40L 最独特的组织特性。在最高带宽层，520 MB 分布式 SRAM 跨 1040 个 PMU(模式存储单元) 组织，每个提供 512 KB 暂存存储。此聚合 SRAM 提供超过 100 TB/s 的聚合带宽 —— 比 HBM 能力高两个数量级 —— 实现了积极的片上数据重用。中间层包括 64 GB HBM2e 内存，每插槽提供 1.8 TB/s 带宽，用于包括模型参数和 KV 缓存的活动工作集。容量层利用支持每插槽高达 1.5 TB DRAM 的标准 DDR4/DIMM 接口，以约 200 GB/s 带宽实现远超仅 HBM 限制的模型容量。

这种三级层次结构从根本上背离了 AI 加速器中传统的两级 SRAM-HBM 组织。明确包含针对容量而非带宽优化的 DDR 层，承认了多模型推理场景的具体要求，其中托管数百个模型超过了实用的 HBM 容量。层之间的带宽差异 —— SRAM 超过 100 TB/s，HBM 1.8 TB/s，DDR 200 GB/s —— 创建了不同的优化目标，软件负责编排数据放置以匹配具有适当存储特性的访问模式。

3.2 RDU 芯片架构

每个 RDD 包含一个或多个 RDU 芯片，这是架构的基本计算构建块。芯片包括 520 个 PCU(模式计算单元)、520 个 PMU(模式存储单元)、实现 RDN(可重构数据流网络) 的网络交换机，以及提供片外接口的 AGCU(地址生成与合并单元)。这些组件以二维网格拓扑排列，相邻单元通过可配置交换点连接。

网格拓扑选择反映了相对于替代互连网络在网络直径、对分带宽和路由复杂性方面的具体权衡。环面或超立方体拓扑为大规模系统提供更小的直径，但引入了复杂化数据流执行所需确

定性时序分析的路由复杂性。2D 网格为典型 AI 工作负载提供足够的对分带宽，同时支持保证无死锁操作和可预测延迟特性的简单维度序路由 (DOR)。



图 2: SN40L 双芯片 RDU 架构示意图，展示两个 RDD(可重构数据流芯片) 通过芯片间互连 (Die-to-Die) 集成。每个 RDD 包含 RDU 核心阵列、顶层网络 (TLN)、DDR/HBM 内存接口以及 P2P/PCIe 主机接口。(来源: ISSCC 2025)

RDN 实现了三种不同的物理结构，将流量类型分开：用于张量数据传输的向量结构、用于地址和元数据的标量结构，以及用于同步令牌和执行编排的控制结构。这种结构分离防止了数据和控制流量之间的队头阻塞，确保同步延迟不会阻碍数据移动或反之亦然。向量和标量结构都采用基于信用的流控制的包交换传输，而控制结构利用为关键控制信号提供确定性延迟的电路交换连接。

RDN 内的路由支持动态和静态两种模式。动态路由采用维度序路由 (DOR)，其中包在 Y 维度 (或反之亦然) 之前遍历 X 维度，这种简单方案通过严格排序资源获取来防止死锁。静态路由在每个交换跳预配置流标识符，实现多播分发和确定性时序，代价是编译时路由计算。路由模式之间的选择代表了不规则通信模式灵活性与可预测数据流图效率之间的权衡。

3.3 模式计算单元微架构

模式计算单元 (PCU) 构成了 SN40L 的计算核心，提供支持密集矩阵运算和通用张量计算的灵活执行能力。与在特定运算上表现出色但需要回退到较低效执行以支持不受支持模式的专用矩阵乘法单元不同，PCU 的可重构设计旨在在现代神经网络多样的计算混合中保持效率。

PCU 数据通路被组织为三阶段流水线：头部 (Header)、主体 (Body) 和尾部 (Tail)。头部阶段摄取来自 RDN 连接的传入数据流，执行初始处理，并驱动主体阶段执行。主体阶段通过用于矩阵乘法运算的二维脉动阵列或用于逐元素运算的多级 SIMD 流水线实现主要计算。尾部阶段提供后处理能力，包括超越函数逼近、随机数生成和格式转换运算。

脉动阵列配置实现输出固定组织，其中累加器寄存器在激活和权重值流经阵列时保留部分和。这种组织最大化权重重用 —— 对卷积和全连接层至关重要 —— 而阵列维度可软件配置以匹配运算大小。对于逐元素运算，SIMD 流水线提供跨 FP32、BF16 和 INT32 数据类型的可配置

宽度并行执行算术、逻辑和按位运算。

PCU 的一个独特特性是集成了数据通路中的跨通道归约树。此树结构能够在没有显式多指令序列或软件管理归约模式的情况下高效执行向量归约运算 —— 求和、最大值、最小值。这种专用硬件的纳入承认了现代神经架构中归一化和聚合运算的普遍性，以及通过通用机制实现时的性能影响。



图 3: GPT-13B 模型训练期间的硬件监控数据，展示电流 (A)、温度 (°C) 和 PCU 利用率 (%) 随时间的变化曲线。PCU 利用率峰值可达 96% TFLOPS，体现了 SN40L 在大型模型训练中的高效资源利用。(来源: SambaNova 内部测试)

PCU 支持三种主要并行化策略：通过跨多个 PCU 输入划分的数据并行、通过分布式矩阵乘法与结果聚合的张量并行，以及通过链式 PCU 执行不同运算阶段的流水线并行。数据流执行模型自然地利用流水线并行，不同的 PCU 同时处理不同瓦片 (数据子集) 通过相同的运算序列，实现将计算与通信重叠的粗粒度流水线。

3.4 模式存储单元微架构

模式存储单元 (PMU) 提供支持复杂数据访问模式所必需的分布式片上存储和寻址灵活性。每个 PMU 包含 512 KB SRAM，组织为多个独立可访问的存储体，支持并发读写操作。芯片上 520 MB 的 PMU 存储提供了激进算子融合所需的容量 —— 将中间结果保留在片上而不是溢出到 HBM。

除了原始存储容量，PMU 还整合了数据流执行必需的高级地址生成能力。每个 PMU 内的标量 ALU 流水线计算读写地址，支持包括多维步幅、转置和非线性索引模式的复杂索引转换。此地址生成能力使 PMU 能够将数据布局转换 —— 例如某些 GEMM 公式所需的矩阵转置 —— 实现为访问模式修改而非显式数据移动操作。

地址谓词机制通过支持条件内存访问扩展了寻址灵活性。每个生成的地址携带一个谓词位，确定访问是否应继续，无需 SIMT 架构特征性的分支分歧惩罚即可实现稀疏数据结构、条件加载和复杂边界条件处理。此外，可编程存储体映射允许软件控制地址在 SRAM 存储体之间的分布，减轻否则会序列化并发访问的存储体冲突。

PMU 内的数据对齐单元实现张量转换操作，包括转置、跨通道置换和格式转换。一种特别复杂的机制通过对角条纹写入模式支持转置操作，使后续行主或列主读取能够以全带宽进行。此能力允许将矩阵转置实现为 PMU 访问模式而非显式数据移动操作，消除了通常在常规架构上复杂化转置操作的中间存储和带宽需求。

PCU 和 PMU 在数据流执行模型中的关系是协同专业化：PCU 提供计算吞吐量，而 PMU 提供缓冲、地址生成和数据转换能力。运算根据计算和内存需求映射到 PCU-PMU 对或更大的集合，RDN 促进单元之间的操作数和结果移动。

3.5 地址生成与合并单元

地址生成与合并单元 (AGCU) 充当 RDU 芯片内部数据流结构与外部内存子系统之间的接口。在功能上，AGCU 类似于具有扩展能力的 PMU：它提供相同的地址生成和标量处理特性，但用 HBM、DDR 和对等通信网络的接口取代了本地 SRAM。

AGCU 的请求合并功能将针对相邻或重叠地址区域的多个内存访问请求聚合为合并的突发事务，提高有效内存总线利用率。这种合并在时间上 —— 在短暂窗口上累积请求 —— 和空间上 —— 组合到附近地址的请求 —— 都进行。对于张量运算中常见的步幅访问模式，复杂的合并可以相对于朴素请求发布显著改善实现的带宽。

通过段旁路缓冲器 (SLB) 的虚拟内存支持使标准操作系统内存管理实践成为可能，包括按需分页、共租户应用程序之间的内存保护，以及超出物理内存容量的大地址空间支持。SLB 在没有主机处理器参与的情况下执行虚拟到物理地址转换，在图执行启动后保持数据流执行模型的主机透明操作。

对等 (P2P) 通信能力实现了 RDU 插槽之间的直接数据流，无需主机内存参与，支持包括 AllReduce、AllGather 和 Broadcast 在内的集体通信原语。这些集体操作可以与计算融合到统一的数据流图中，实现隐藏扩展操作流水线中的插槽间传输延迟的通信-计算重叠。

AGCU 的一个独特能力是硬件编排的核心执行。传统的加速器编程模型需要主机处理器参与核心启动，为每次调度产生微秒级延迟，这些延迟对于细粒度核心序列显著复合。AGCU 维护核心描述符队列 —— 指定程序配置、参数绑定和执行依赖 —— 并在依赖满足时自主启动核心，将启动开销降低到纳秒级。此能力对于自回归解码工作负载证明特别有影响，其中每个令牌生成步骤包括相对简短的计算，使核心启动开销成为每步延迟的实质性部分。

3.6 功耗估算与管理

SN40L 集成了复杂的片上功耗估算单元 (PEU)，监控约 3000 个独立组件 —— PCU、PMU 和网络交换机 —— 聚合活动指标以亚微秒级延迟估算功耗。此估算能力支持动态功率限制，响应工作负载变化而无需保守的静态频率设置，这些设置会在有利的操作条件下牺牲性能。

PEU 跟踪多个活动指标：PCU 中的指令操作码和流水线阶段占用、PMU 中的内存访问模式和端口利用率，以及交换机中的包传输速率。这些指标为具有后硅校准系数的分层功耗模型提供信息，能够在没有每个组件物理电流传感的情况下进行准确的功耗估算。聚合的功耗估算通知动态电压和频率调节 (DVFS) 决策，控制环路在微秒级时间尺度上运行 —— 比常规操作系统电源管理快几个数量级。

这种快速电源管理对于表现出显著相位相关功耗变化的推理工作负载证明特别有价值。自回归生成过程在高计算强度的提示处理 (预填充) 和高内存强度的令牌生成 (解码) 之间交替，具有不同的功耗特征。PEU 能够在解码期间实现激进的频率设置，同时在预填充期间约束功率，保持热设计功率合规性而无最坏情况静态设置的性能惩罚。已发布的评估表明，相对于静态电源管理，推理性能提高 39%，训练性能提高 11%。

4 流式数据流执行模型

理解 SN40L 的架构创新需要考察其执行模型 —— 管理计算如何组织、调度和执行的抽象机器语义。SN40L 实现了我们称之为” 流式数据流” 的模型，这是经典数据流原理与粗粒度流水线和显式内存管理的综合，使其区别于常规冯 · 诺依曼架构和细粒度数据流机器。

4.1 数据流执行的理论基础

数据流执行模型从根本上背离了程序计数器序列指令执行的控制流架构。在数据流中，计算被表示为有向图，其中顶点表示运算，边表示数据依赖。运算执行 (” 激发”) 当所有必需的输入数据可用时，消耗输入令牌并产生沿着出边传播以启用后续运算的输出令牌。这种激发规则创建了隐式同步 —— 运算根据数据可用性异步进行，而非显式调度。

经典数据流架构区分静态和动态变体。静态数据流要求图是无环的，或者循环被显式展开，令牌存储在图构建时受限制。这种限制使高效的硬件实现成为可能，但限制了迭代和递归计算的表达能力。动态数据流扩展了模型，通过标记令牌支持同一图区域的多次同时执行，支持可重入过程和无限迭代，代价是用于标签匹配和存储管理的更复杂硬件。

SN40L 中实现的流式数据流模型代表了一种针对神经网络推理的规则、数据并行特性进行优化的务实综合。SN40L 数据流不是对标量令牌进行运算，而是通过流水线运算序列处理粗粒度张量瓦片。这种粗粒度将数据流同步开销摊销到大量计算粒度上，同时保留了隐式并行性和流水线并发性的关键数据流优势。

4.2 空间融合与算子流水线

SN40L 执行模型的定义特征是空间融合 —— 将多个运算映射到排列为处理流水线的物理不同硬件单元上。这种方法与时间融合形成对比，时间融合是常规优化，其中多个运算被组合为在相同硬件资源上顺序执行的单一计算核心。

考虑复合运算 $Y = \mathrm{ReLU}(W \times X + b)$，包括矩阵乘法、偏置加法和整流线性激活。在常规 GPU 架构上，即使有算子融合优化，这些运算通常作为单一组合核心执行，但在该核心内顺序执行 —— 计算矩阵乘法，然后添加偏置，然后应用 ReLU，都使用相同的流式多处理器资源。中间结果驻留在寄存器或共享内存中，但运算通过相同的执行单元按时间进行。

SN40L 的空间融合将这些运算映射到通过 RDN 连接的不同的 PCU 上。一个 PCU(或 PCU 集合) 以脉动模式执行矩阵乘法，通过网将结果流式传输到以 SIMD 模式执行偏置加法的第二个 PCU，后者又流式传输到应用 ReLU 激活的第三个 PCU。至关重要的是，这些运算在不同的数据瓦片上并发执行 —— 当第三个 PCU 将 ReLU 应用于瓦片 N 时，第二个 PCU 将偏置添加到瓦片 N+1，第一个 PCU 将瓦片 N+2 相乘。这种粗粒度流水线实现了时间融合范式不可能的操作重叠。



图 4: Monarch FFT 在 SN40L 上的空间融合实现示意图。展示数据流从 W00-W01 输入，经过 G 块变换、T 块处理、乘法运算到最终输出的完整流水线。空间融合将多个运算阶段映射到物理不同的硬件单元，实现粗粒度流水线并行。(来源: MICRO 2024)

SN40L 上可实现的空间融合深度大大超过常规融合能力。已发布的评估展示了将 20 多个运算融合到统一数据流图中，而典型的 GPU 融合限制为 2-5 个运算。这种深度使整个 Transformer 解码器层 —— 甚至完整的多层解码器序列 —— 能够作为统一内核执行，无需中间物化到 HBM。对于自回归解码，其中每个令牌生成需要完整的解码器堆栈前向传递，消除中间 HBM 流量证明对性能具有变革性。

4.3 通过融合消除内存流量

深度空间融合的性能影响主要来自内存流量减少。现代神经网络执行经常受内存带宽限制：算术强度 (每字节内存流量的运算数) 低于可用计算无法饱和的架构平衡点，因为数据供应限制。

考虑一个简化的 Transformer 解码器层分析。没有融合时，每个子运算 —— 自注意力、前馈网络、层归一化、残差连接 —— 将其输出物化到 HBM 供后续运算读取。对于一个适中的 70 亿参数模型，单个解码器层每个令牌可能产生数百兆字节的中间激活流量。乘以 32-100 层和数千个令牌，此流量主导执行时间。

空间融合通过将中间结果保留在 PMU SRAM 中，通过 RDN 在运算之间直接传递数据来消除此流量。融合计算的算术强度与融合深度成比例增加 —— 将 N 个运算每个具有强度 I 组合产生接近 $N \times I$ 的融合强度，因为中间流量成为融合区域内的内部流量。对于足够深的融合，计

算从内存受限过渡到计算受限，实现 PCU 资源的充分利用。

MICRO 2024 的定量分析说明了这种效果：Monarch FFT 分解在没有融合时表现出 39.5 FLOPs/Byte 的运算强度 —— 远低于约 156 FLOPs/Byte 的 A100 平衡点，表明内存受限执行。部分融合将强度提高到 102.6 FLOPs/Byte 仍然内存受限。SN40L 上的完全空间融合实现 410.4 FLOPs/Byte，将执行转变为计算受限并实现完整的性能利用。

4.4 与 SIMT 执行模型的比较

GPU 采用的单指令多线程 (SIMT) 执行模型代表了当代 AI 加速的主导范式。理解 SN40L 的独特特性需要与这种既定方法进行系统比较。

在 SIMT 执行中，线程被组织为线程束 (通常 32 个线程)，同步执行。线程束调度器向功能单元发出指令，线程在不同的数据元素上执行相同的指令。分支发散 —— 当线程束内的线程采取不同的控制路径时 —— 导致线程束以适当的线程掩码执行每个路径时的序列化。内存访问合并尝试在线程访问相邻地址时将单个线程访问组合成更宽的内存事务。

SIMT 执行的若干特性限制了推理工作负载的效率。首先，微秒级的内核启动开销 —— 当内核执行时间较短时产生实质性延迟惩罚，如在自回归解码中，每个令牌生成包括适度计算。其次，两级内存层次结构 (SRAM/L2 作为缓存，HBM 作为主存) 依赖硬件缓存管理，可能无法最佳利用神经网络推理的规则、可预测访问模式。第三，分支发散和内存合并要求使不规则访问模式 (如高级注意力机制中发生的) 的实现复杂化。

SN40L 的数据流模型通过根本不同的机制解决了这些限制。内核边界通过空间融合被消除 —— 一旦数据流图被配置和启动，执行通过完整的运算序列进行，无需主机参与或显式内核转换。内存层次管理通过显式 PMU 分配进行软件控制，而不是硬件缓存，能够对已知访问模式进行精确优化。不规则访问模式通过 PMU 地址生成能力和 RDN 路由灵活性得到支持，而不是受合并要求约束。

这些优势的成本是生态系统成熟度：SIMT 模型受益于 15 年以上的编译器优化、库开发和程序员教育。数据流编程需要不同的思维模型和工具链支持，这些仍然不够发达。尽管特定工作负载具有引人注目的架构优势，此生态系统差距代表了 SN40L 采用面临的重大挑战。

5 专家组合优化

SN40L 的架构特性最有效地围绕专家组合 (CoE) 推理场景 —— 一种暴露常规加速器架构局限性同时从 SN40L 的特定优化中不成比例受益的工作负载模式。本节考察在 SN40L 上部署的万亿参数 CoE 系统 Samba-CoE，作为架构专业化的案例研究。

5.1 Samba-CoE 系统架构

Samba-CoE 包括 150 个专家模型，每个基于 Llama2-7B 架构，约 70 亿参数，与同样源自 Llama2-7B 的路由模型组合。总系统参数计数超过 1 万亿，尽管对于任何单个推理请求只有一小部分是活跃的。此规模大大超过仅 HBM 加速器系统的实际部署容量。

CoE 执行流程涉及三个主要阶段。在接收到输入提示时，路由模型处理输入以确定特定查询最合适的专家。此路由决策涉及 70 亿参数模型的完整前向传递，产生非平凡延迟，必须在后

续专家执行中摊销。路由之后，系统必须确保所选专家的参数驻留在高带宽内存中 —— 如有必要从 DDR 加载 —— 然后执行专家推理以生成响应。

此执行模式根本不同于所有请求都服务相同模型参数的单体模型服务。动态模型选择引入了与模型大小成比例的内存流量，产生与路由开销复合的延迟惩罚。对于 CoE 系统实现竞争性延迟，路由和切换都必须积极优化。

5.2 内存层优化

SN40L 的三级内存系统通过跨存储层次的显式数据放置为高效的 CoE 执行提供了架构支持。无论专家选择如何都为每个推理请求访问的路由模型永久驻留在 HBM 中以最小化延迟。专家模型参数驻留在 DDR 中，具有高时间局部性的专家子集缓存在 HBM 中以实现快速访问。KV 缓存 —— 存储自回归生成的中间注意力计算 —— 保持 HBM 驻留，因其高访问频率。

多插槽 SN40L 系统的聚合 DDR 到 HBM 带宽超过 1 TB/s，使专家模型加载的延迟以毫秒度量，而非主机连接 GPU 系统所需的数百毫秒。定量比较显示，与 DGX H100(64 GB/s 主机-GPU 带宽) 相比模型切换快 15 倍，与 DGX A100(32 GB/s 带宽) 相比快 31 倍。这些切换延迟，虽然非平凡，在多令牌生成序列中变得可摊销。

软件运行时通过 LRU(最近最少使用) 驱逐策略管理此分层内存系统，识别当需要空间给新选专家时从 HBM 中移除哪个专家。只读参数权重被丢弃而非写回 DDR，避免不必要的流量。编译器的静态生命周期分析实现单内核执行中的积极内存重用，最大化有效 HBM 容量。

5.3 性能特征

已发布的评估展示了 Samba-CoE 在 SN40L 相对于 DGX 系统的引人注目的性能优势。对于批量大小为 8 生成 20 个输出令牌 —— 代表性的聊天机器人场景 —— SN40L 节点实现 3.7 倍加速相对于 DGX H100 和 6.6 倍加速相对于 DGX A100。对于单请求 (批量大小为 1) 场景，优势分别为 2.8 倍和 4.8 倍。

分解这些结果揭示了促成整体性能的不同架构因素。专家执行加速 (1.5 倍 vs H100, 2.0 倍 vs A100) 反映了 SN40L 通过空间融合和数据流执行的有效利用。模型切换加速 (15 倍 vs H100, 31 倍 vs A100) 直接测量了 DDR 连接容量和高带宽的益处。这些因素的复合产生了实质性的整体优势。

系统占用空间比较进一步突出了 SN40L 的架构优势。托管 850 个专家 —— SN40L 节点的展示容量 —— 需要 19 DGX 系统 (152 GPUs) 如果所有专家必须驻留在 HBM 中。此 19 倍减少在机器占用空间转化为基础设施成本的成比例降低，包括不仅仅是加速器采购还有电力输送、冷却和数据中心空间。

6 性能评估

本节综合了跨多样工作负载的 SN40L 已发布性能评估，考察了性能优势的大小和这些改进背后的架构机制。



图 5: SN40L-8 与 H100-8 在多类 AI 工作负载上的性能对比，包括 VIT 训练与推理、150 专家组合、Llama 3.1 8B/70B 推理等场景。评估指标涵盖吞吐量 (tokens/s)、延迟和能效比，展示了 SN40L 在多模型推理场景中的显著优势。(来源: SambaNova 官方基准测试)

6.1 算子融合基准测试

对涵盖语言模型推理和训练任务的八个基准工作负载进行了算子融合益处的系统评估。MICRO 2024 引用的图 4 展示了相对于将每个 PyTorch 算子作为独立内核执行的未融合基线的加速。

FlashFFTConv 实现了基于 FFT 的长序列建模卷积，展示了最显著的融合效益，加速 13 倍。此基准在其未融合形式中表现出特别低的运算强度，使其在传统架构上严重内存受限。SN40L 的空间融合通过激进地流水线化分解的矩阵运算，将这种内存受限执行转变为计算受限执行。

自回归解码场景显示了从 1 倍到 13 倍的实质性但可变的融合效益。Mistral 7B 解码实现了最高效益，反映了模型的架构特征与 SN40L 融合能力的良好对齐。跨模型的变化表明融合效果取决于特定的运算序列和张量形状，表明架构优势是工作负载依赖的而非普遍的。

硬件编排 (HO) 内核启动提供了特别对解码工作负载显著的补充效益。在核心执行持续时间短暂的地方 —— 自回归模型中每令牌生成步骤的特征 —— 消除软件启动开销证明是实质性的。HO 对解码实现 1.4-8 倍额外加速，而对预填充和训练工作负载只有最大 1.1 倍，其中内核持续时间较长，相应地分摊了启动开销。

6.2 大规模推理性能

在 16 插槽 SN40L 配置上对 Llama3.1 模型 —— 8B、70B 和 405B 参数 —— 的评估展示了世界领先的推理性能在发布时。405B 模型实现 129 令牌每秒每用户以 BF16 权重和混合 BF16/FP32

激活，声称是此类模型发布的最快性能。值得注意的是，此性能以完整的 16 位精度实现，而竞争性 GPU 实现通常采用 INT8 或 FP8 量化以实现可比吞吐量。

性能优势源于两个架构因素：通过深度空间融合消除内核启动开销，以及超过 85%的卓越 HBM 带宽利用率 (与约 50%的优化 GPU 实现相比)。后者反映了 SN40L 的数据流执行模型，该模型构建内存访问模式以比 GPU 架构的复杂内存层次结构和缓存管理更有效地饱和可用带宽。

6.3 能效

系统级能效比较 favor SN40L 由约 3 倍 vs H100 为 Llama3.1 推理工作负载。此优势源于减少的数据移动 —— 中间结果保留在 SRAM 中而非写入 HBM —— 以及消除消耗功率而不直接贡献于神经网络计算的投机性硬件机制 (分支预测、指令缓存、复杂缓存一致性)。

功耗估算单元的动态管理通过在有利操作条件期间实现激进的频率设置，同时在热或电气约束期间约束功率，为实际效率做出贡献。已发布的评估表明，相对于静态最坏情况设置，推理工作负载通过动态功率限制有 39%性能改进 —— 反映了自回归生成的与工作负载相关的功耗特征的实质性效率增益。

7 架构分析与讨论

在更广阔的加速器景观中对 SN40L 进行批判性考察需要分析其独特优势和基本局限性。本节将架构置于竞争产品的背景下，并考察其设计选择中固有的权衡。

7.1 AI 加速器格局中的定位

SN40L 在当前 AI 加速器生态系统中占据独特位置。相对于 GPU，它通过架构专业化为推理工作负载提供卓越效率，代价是生态系统成熟度和工作负载通用性。相对于其他专用推理加速器如 Groq 的张量流处理器，SN40L 的 DDR 层为 SRAM-only 设计无法容纳的多模型场景提供容量。相对于以训练为重点的系统如 Cerebras 的晶圆规模引擎，SN40L 针对强调推理服务而非训练吞吐量的部署场景。

此定位建议一种战略分割，其中 SN40L 在特定场景 —— 多模型推理服务，特别是 CoE 架构 —— 表现出色，同时对于通用 AI 工作负载保持与 GPU 生态系统互补而非直接竞争。这种专业化策略使目标场景的激进优化成为可能，但限制了可寻址市场范围。

7.2 架构权衡

PCU 的可重构设计体现了加速器架构中的基本权衡。支持脉动阵列和 SIMD 执行模式提供了处理多样运算类型效率的灵活性，但这种灵活性消耗了单模设计可专用于峰值吞吐量优化的面积和功率。灵活性效益是否证明其成本取决于工作负载多样性：对于同质工作负载，专用单元是优选的；对于现代多模态模型等异构工作负载，灵活性提供了基本覆盖。

类似地，三级内存系统代表了显式认识，即没有单一内存技术满足所有要求。HBM 提供带宽但有限容量和高成本；DDR 提供容量但有限带宽；SRAM 提供带宽和低延迟但每比特成本极高。此层次的显式软件管理，虽然需要额外的程序员或编译器复杂性，但使优化成为可能，这些优化是硬件管理缓存不可能的，后者必须服务通用访问模式。

7.3 软件生态系统挑战

SN40L 面临的最重大限制是生态系统成熟度相对于 CUDA。十五年的持续投资为 NVIDIA GPU 产生了全面的软件栈，包括优化的库 (cuDNN, cuBLAS, cuML)、调试和分析工具、教育资源，以及大型开发者社区。SambaFlow，SN40L 的软件栈，虽然功能上能够，缺乏这种工具和社区支持的深度。

数据流编程模型呈现了额外的采用摩擦。熟悉命令式 CUDA 编程的程序员必须适应数据流图语义和显式内存管理。这种学习曲线，结合较小的知识共享和问题解决社区，创建了采用的障碍，尽管适当的工作负载具有引人注目的性能优势。

7.4 未来研究方向

从 SN40L 架构的分析出现了几个研究方向。数据流图的编译器优化仍然是一个活跃的挑战 —— 运算到物理资源的映射、路由配置和瓦片调度代表了复杂的优化问题，对实现性能有实质性影响。利用机器学习进行优化策略选择的自动化方法显示了减少有效 SN40L 编程所需专业知识的希望。

新兴内存技术的整合呈现了架构演进的机会。Compute Express Link(CXL) 使缓存相干内存扩展超越常规 DDR 接口成为可能，潜在地扩展容量层同时保持可接受的带宽。处理中内存 (PIM) 和近内存计算 (NMC) 技术可以进一步减少特定访问模式的数据移动。

8 结论

SambaNova SN40L 代表了 AI 加速器设计中的重大架构创新，证明了推理工作负载的领域特定专业化可以产生超越峰值计算吞吐量边际收益的质性改进。流式数据流执行模型由粗粒度可重构阵列和三级内存系统实现，实现了激进的算子融合，消除了约束传统架构的内存流量瓶颈。对于专家组合推理场景，SN40L 交付 3.7-6.6 倍性能改进和 19 倍机器占用空间减少，表明特定部署场景的引人注目的价值主张。

然而，该架构也阐明了加速器设计中的基本权衡。支持多样工作负载所需的灵活性与专业化带来的效率增益相竞争。软件生态系统成熟度实质上影响实际可部署性，无论原始性能优势如何。数据流模型的编程复杂性创建了必须通过工具和抽象开发解决的采用障碍。

随着 AI 模型继续扩展和部署场景多样化，SN40L 所体现的原则 —— 空间计算、激进融合和显式内存层次管理 —— 可能影响更广泛的加速器演进。特定的实现选择反映了将随工艺技术和内存子系统发展而演变的当代技术约束，但从时间到空间执行模型的推理工作负载架构范式转变在基本工作负载特征中似乎有良好基础。编译、编程模型和架构扩展的未来研究将决定这些原则可以成功应用的场景的广度。

参考文献

[1] R. Prabhakar 等, “SambaNova SN40L: A 5nm 2.5D Dataflow Accelerator with Three Memory Tiers for Trillion Parameter AI,” *IEEE Int. Solid-State Circuits Conf. (ISSCC)*, 2025.

[2] R. Prabhakar 等, “SambaNova SN40L: Scaling the AI Memory Wall with Dataflow and Composition of Experts,” *IEEE/ACM Int. Symp. Microarchitecture (MICRO)*, 2024.

[3] R. Prabhakar, “SambaNova SN40L RDU: Breaking the Barrier of Trillion+ Parameter Scale Gen AI Computing,” *IEEE Hot Chips 36 Symp.*, Aug. 2024.

[4] R. Prabhakar 和 S. Jairath, “SambaNova SN10 RDU: Accelerating Software 2.0 with Dataflow,” *IEEE Hot Chips 33 Symp.*, 2021.

[5] A. Podobas, K. Sano 和 S. Matsuoka, “A survey on coarse-grained reconfigurable architectures from a performance perspective,” *IEEE Access*, vol. 8, pp. 146719–146743, 2020.

[6] N. P. Jouppi 等, “TPU v4: An Optically Reconfigurable Supercomputer for Machine Learning with Hardware Support for Embeddings,” *Proc. ACM/IEEE ISCA*, 2023.

[7] A. Gholami 等, “AI and Memory Wall,” RiseLab, UC Berkeley, 2024.

[8] T. Dao 等, “FlashAttention: Fast and Memory-Efficient Exact Attention with IO-Awareness,” *NeurIPS*, 2022.

[9] S. Williams, A. Waterman 和 D. Patterson, “Roofline: An Insightful Visual Performance Model for Multicore Architectures,” *Commun. ACM*, vol. 52, no. 4, pp. 65–76, 2009.

[10] M. Li 等, “Branch-Train-Merge: Embarrassingly Parallel Training of Expert Language Models,” arXiv:2208.03306, 2022.

[11] M. Zaharia 等, “The Shift from Models to Compound AI Systems,” Berkeley AI Research, 2024.

[12] L. Liu 等, “A survey of coarse-grained reconfigurable architecture and design: Taxonomy, challenges, and applications,” *ACM Comput. Surv.*, vol. 52, no. 6, 2019.

[13] J. K. Kim 等, “Groq: A Unique Architecture for High-Performance AI Inference,” *IEEE Micro*, 2022.

[14] S. Lie, “Cerebras Architecture Deep Dive: First Look Inside the HW/SW Codesign for Deep Learning,” *IEEE Hot Chips 34 Symp.*, 2022.

[15] J. Choquette, “NVIDIA Hopper GPU: Scaling Performance,” *IEEE Hot Chips 34 Symp.*, 2022.

[16] V. Sze 等, “Efficient Processing of Deep Neural Networks: A Tutorial and Survey,” *Proc. IEEE*, vol. 105, no. 12, pp. 2295–2329, 2017.

[17] W. Thies, E. Bez 和 S. Amarasinghe, “A Practical Approach to Exploiting Course-Grained Pipeline Parallelism in C Programs,” *Proc. MICRO*, 2007.

[18] J. B. Dennis, “First Version of a Data Flow Procedure Language,” *Lecture Notes in Computer Science*, vol. 19, pp. 362–376, 1974.

[19] A. V. Veidenbaum 等, “Dataflow Machine for High-Performance Computing: A Survey,” *J. Supercomputing*, vol. 3, no. 4, pp. 325–349, 1990.