硬连线语言处理单元：架构、范式与哲学基础

Hardwired Language Processing Units: Architecture, Paradigm, and Philosophical Foundations

学术综述, Claude

2026 年 4 月

摘要

随着大语言模型 (LLM) 推理需求的爆发式增长，传统基于 GPU 和 NPU 的通用计算架构正面临内存墙和能效比的双重挑战。2025-2026 年间，以 Taalas HC1 和中科院 HNLPU 为代表的" 硬连线语言处理单元"(Hardwired LPU) 架构应运而生，通过将模型权重直接固化于芯片物理连线之中，实现了数量级以上的能效提升。本文系统梳理了硬连线 LPU 的技术架构、设计方法论与哲学基础，深入分析了 Taalas HC1 的" 乘-选-加" 计算范式与 HNLPU 的" 硬连线神经元"(HN) 架构，探讨了计算还原主义批判对新一代处理器范式的理论支撑，并审视了这一颠覆性架构面临的现实挑战与局限性。研究表明，硬连线 LPU 不仅是工程层面的创新，更代表着计算机体系结构从图灵范式向认知计算范式演进的重要转折点。

关键词：硬连线语言处理单元；大语言模型推理；领域专用架构；计算还原主义；牧本浪潮

目录

1 引言

2025 年初，一家名为 Taalas 的加拿大初创公司发布了其首款 AI 推理芯片 HC1，在业界引发了剧烈反响。这款基于台积电 6 纳米工艺、面积 815 平方毫米的芯片，以仅 250 瓦的功耗实现了单用户每秒 17,000 个词元 (tokens) 的推理速度 —— 这一数字约是同期 NVIDIA H100 GPU 的 50 倍、Cerebras WSE-3 的 8 倍 *。更引人注目的是，HC1 并非传统意义上的可编程处理器：它将 Llama 3.1 8B 模型的全部参数直接" 刻写" 进芯片的金属层连线之中，形成了一种被称为" 硬连线"(hardwired) 的新型计算范式。

几乎同一时间，中国科学院计算技术研究所与寒武纪团队在国际顶级会议 ASPLOS 2026 上发表了 HNLPU(Hardwired-Neuron Language Processing Unit) 架构 *，同样采用权重固化策略，在 5 纳米工艺条件下实现了相比 H100 超过 1000 倍的能效比提升。这两项工作的相继问世，标志着计算机体系结构领域正在经历一场深刻的范式转换。

从历史上看，计算机体系结构的演进始终围绕着通用性与效率之间的权衡展开。1965 年，英特尔创始人戈登 · 摩尔提出摩尔定律，预言集成电路上晶体管数量约每两年翻一番 *。这一预言在随后半个多世纪里基本应验，推动着通用处理器 (CPU) 性能的指数级增长。然而，随着半导体工艺逼近物理极限，单纯依靠制程微缩获取性能提升的路径日益艰难。与此同时，深度学习，特别是大语言模型的崛起，对计算架构提出了全新的挑战：推理阶段的内存带宽瓶颈、低延迟需求的急剧增长、以及模型参数规模的爆炸式扩张。

1987 年，日本学者牧本次生 (Tsugio Makimoto) 提出了与摩尔定律并行的" 牧本浪潮"(Makimoto's Wave) 理论 *，指出集成电路产业存在着约十年周期的" 标准化" 与" 定制化" 循环。根据这一理论，当通用架构的性能提升无法满足特定应用需求时，定制化架构便会兴起；而当技术进步足以弥合通用与定制之间的效率差距时，通用架构又将重新占据主导。当前硬连线 LPU 的涌现，恰恰契合了牧本浪潮的新周期开启 —— 在大语言模型推理这一特定领域，通用 GPU 的能效已难以满足规模化部署的经济性要求，而硬连线架构以其极致的专用化实现了颠覆性的效率突破。

然而，硬连线 LPU 的意义远不止于工程层面的创新。在其背后，是一套对计算机科学深层认识论的反思与重构。传统计算机科学建立在图灵机范式之上，强调通用性、可编程性和软件更新能力。而硬连线 LPU 的倡导者，如中科院计算所的赵永威等学者，从科学哲学视角提出了" 计算还原主义" 的批判 *，主张大语言模型已经构成了继 CPU(数学逻辑通用性)、GPU/NPU(深度学习通用性) 之后的第三类通用计算范式 —— 基于自然语言的认知通用性。在这一新范式下，芯片的" 不可编程性" 不再被视为缺陷，而是实现极致效率的合理权衡。

本文旨在系统梳理硬连线 LPU 的技术架构、设计方法论与哲学基础。全文结构如下：第??节回顾从 GPU 到 LPU 的技术演进脉络，阐明内存墙问题与低延迟推理需求如何催生硬连线架构；第??节深入分析 Taalas HC1 和 HNLPU 的具体架构设计，包括" 乘-

选-加” 计算机制、硬连线神经元 (HN) 阵列、以及掩膜成本优化策略；第??节探讨计算还原主义批判的理论内涵，解析硬连线 LPU 背后的范式转换逻辑；第??节审视这一架构面临的现实挑战，包括模型更新灵活性、注意力层处理、以及制造与维护成本；第??节展望未来发展方向；最后第??节进行总结。

2 技术背景：从 GPU 到硬连线 LPU

2.1 大模型推理的内存墙困境

大语言模型推理，特别是自回归生成过程中的解码 (decoding) 阶段，本质上是一个内存受限 (memory-bound) 的计算过程。解码阶段的每一步都需要加载完整的模型权重，计算量相对较小，导致计算单元的利用率极低。这一现象被业界形象地称为” 内存墙”(Memory Wall) 问题。

数学上，解码阶段每个词元的生成时间 (Time Between Tokens, TBT) 可以简化为：

$$\text{TBT} = \frac{\text{Model Weights} + \text{KV Cache}}{\text{Memory Bandwidth}} \tag{1}$$

以当前主流的 NVIDIA H100 GPU 为例，其配备的高带宽存储器 (HBM3) 提供约 3.35 TB/s 的带宽 *。对于 Llama 3.1 8B 这类 8B 参数规模的模型，即使采用 8-bit 量化，权重加载也需要约 2.4 毫秒 —— 这构成了延迟的理论下限。在实际部署中，考虑到批处理开销、调度延迟和内存访问的非连续性，端到端延迟往往更高。

Taalas 公司在技术博客中指出，传统加速器” 将内存和计算分离”，” 模型权重住在一侧，处理发生在另一侧，两者之间的数据传输造成了瓶颈”*。这一观察揭示了问题的本质：冯 · 诺依曼架构中计算与存储的分离，在数据密集型的大模型推理场景下已成为根本性障碍。

2.2 低延迟推理架构的探索

为突破内存墙的限制，学术界和工业界探索了多种架构路径。这些尝试大致可以归纳为三个方向：近存计算、存内计算，以及硬连线固化。

近存计算的代表是 Groq 公司开发的 LPU(Language Processing Unit)*。Groq LPU 采用纯 SRAM 架构，将模型权重全部存储于片上一系列张量切片 (TS) 单元中，完全摒弃了 HBM。这种设计消除了对外部存储器的访问需求，实现了极高的确定性延迟 —— 单芯片延迟可低至数微秒级别。然而，SRAM 的低密度特性 (每个 bit 需要 6 个晶体管) 严重限制了单芯片可支持的模型规模：Groq LPU 单芯片仅提供 230MB 存储空间，部署 Llama 3.1 8B 模型需要十几颗芯片协同工作。

存内计算 (Processing-in-Memory, PIM) 尝试在存储阵列内部完成计算操作，减少数据搬运 *。例如，基于 ReRAM 或 FeRAM 等新型存储器件的 PIM 架构，可以在模拟域完成矩阵向量乘法。虽然这类方案在理论上具备极高的能效潜力，但新型存储器件的成熟度不足、模拟计算的噪声敏感性、以及与传统数字电路的接口复杂性，限制了其实际部署。

硬连线固化则是将模型权重直接编码于芯片的物理结构之中。与近存计算将权重存储于 SRAM/寄存器不同，硬连线架构将权重视为芯片设计的固有组成部分，通过金属层连线的拓扑结构来表达。这一思路看似激进 —— 它意味着芯片出厂后无法通过软件更新来改变模型 —— 但在特定应用场景下，却能够实现极致的效率。

2.3 牧本浪潮与架构周期

理解硬连线 LPU 的兴起，需要将其置于更长周期的产业规律之中。1987 年，牧本次生提出了著名的" 牧本浪潮" 理论 *，该理论指出集成电路产业存在约十年的" 标准化" 与" 定制化" 交替周期:

- 1987-1997 年：定制化时代，专用 ASIC 主导；
- 1997-2007 年：可编程时代，FPGA 和通用处理器崛起；
- 2007-2017 年：定制化回潮，移动 SoC 和专用加速器兴起；
- 2017-2027 年：可编程时代，GPU 通用计算和 AI 框架标准化。

根据这一周期律，2027 年前后应进入新一轮的定制化周期。事实上，硬连线 LPU 的涌现正契合了这一历史节律。知乎作者" 知返" 在其分析文章中明确指出：" 硬连线 LPU 是牧本定律下的必然产物"* —— 当技术进步 (制程微缩) 的速度无法追平应用需求 (模型规模增长) 的速度时，通用架构便让位于定制化架构。

然而，硬连线 LPU 并非简单回归 1990 年代的 ASIC 设计范式。其独特之处在于：它面向的是一个具有通用智能能力的特定模型 (LLM)，而非针对某一特定应用的定制计算。正如赵永威所言：" 虽然技术上采用了最不可变动的方式来实现，但硬连线 LPU 仍是一种通用 (General-purpose) 处理器。它实现的是一般功用的 LLM，因此硬件便自动连带获得了一般功用性"*。这一论断挑战了传统上将" 可编程性" 等同于" 通用性" 的观念，构成了硬连线 LPU 范式的核心理论创新。

3 硬连线 LPU 架构深度解析

3.1 Taalas HC1：乘-选-加范式

Taalas HC1 是硬连线 LPU 架构的首个商业化实现。根据专利文件 US20250123802A1 和技术社区的分析 *, HC1 的核心创新在于将传统的" 乘-加"(Multiply-Accumulate, MAC) 运算范式转变为" 乘-选-加"(Multiply-Select-Add) 范式，利用量化后权重取值空间的有限性来消除冗余计算。

3.1.1 量化效应与预计算

在线性代数的抽象层面，实数可以连续取值；但在数字实现中，精度总是有限的。当模型被量化压缩后 —— 例如采用 2-bit 精度 —— 每个权重只能取 4 个离散值。不失一般性，设这四个取值为 a, b, c, d，则对于任意输入激活值 x，其与权重向量的乘法运算中必然出现大量重复。

考虑一个具体例子：假设权重矩阵的某一列为 $[a, a, c, c, c, a, b, b, a, a, a, c, d, a, c, c]$，则输入 x 与该列的乘法运算将产生：ax 被计算 7 次，bx 被计算 2 次，cx 被计算 5 次，dx 被计算 1 次。传统 MAC 单元会机械地执行 16 次独立乘法，而其中 15 次实质上是重复的。

Taalas 的" 乘-选-加" 机制巧妙地利用了这一冗余：

1. **乘**：首先进行预计算，将输入 x 分别与所有可能的权重取值 a, b, c, d 相乘。由于权重取值空间极小 (如 2-bit 仅 4 种)，这一预计算开销极低。
2. **选**：通过可配置的交叉开关 (crossbar)，根据权重向量的实际取值，从预计算结果中选择相应的乘积。每个权重对应一个选择器，控制从哪条预计算总线获取结果。
3. **加**：将选择后的结果分发至不同的累加器，完成矩阵乘法的最终累加。

这一机制的关键洞察在于：量化效应使得" 乘法" 操作的数量远超过" 不同乘积" 的数量，通过预计算-选择的方式可以显著减少实际执行的乘法运算次数。

3.1.2 ROM 权重存储与金属层编码

HC1 的另一核心特征是采用只读存储器 (ROM) 作为权重的物理载体。与传统 SRAM(每个 bit 需要 6 个晶体管) 相比，ROM 的密度优势显著：单管 ROM 仅需 1 个晶体管，双管 ROM 仅需 2 个晶体管。理论上，ROM 可实现比 SRAM 高 3-6 倍的存储密度。

更具创新性的是 HC1 的权重编码方式。Taalas 声称仅需修改两层光掩膜 (metal mask) 即可实现不同模型权重的定制。技术社区的分析指出 *，这很可能是通过两层通孔 (via) 的互补打孔来实现：

- 受字线控制的 VDD 与 GND 互补地布满上下两层金属沟槽；
- 中间沟槽作为读出的位线；
- 通过 Via 在位线的上方或下方打孔来表示 0 或 1。

这种设计使得模型权重的”编程”退化为纯粹的物理层定制 —— 仅需改变两层金属层的掩膜图案，而芯片的其余 60 余层掩膜可在不同模型间复用。Taalas 宣称其”Model2RTL->Silicon”自动化平台可在一周内完成 IC 前端设计，八周内实现新版芯片的流片交付。



图 1: Taalas HC1 存储与计算架构及“乘-选-加”计算机制示意图。该架构首先进行预计算，将输入 x_1 分别与所有可能的权重取值 $\{a, b, c, d\}$ 相乘；然后通过可配置交叉开关根据 ROM 中存储的权重向量实际取值选择相应乘积（选择器由译码器输出的独热编码控制）；最后累加得到输出。左侧 Mask ROM 存储权重原值，仅需修改两层通孔掩膜即可实现模型更新。图片来源：技术笔记博客，2026。

3.1.3 架构局限与权衡

然而，技术社区的深入分析也揭示了 HC1 架构的若干局限 *：

首先，HC1 的运算单元与 ROM 存储在物理上是分离的，权重需要逐行从 ROM 中读出，这限制了峰值性能的发挥。与 Groq 等纯 SRAM 方案相比，HC1 的”访存”动作依然存在，只是访问对象由 HBM/SRAM 变为了 ROM。



图 2: Taalas HC1 的 ROM 存储单元结构。通过 M9-M11 三层金属构成的通孔阵列，利用互补的 Via 打孔方式编码 0/1 数据，仅需修改两层通孔掩膜即可实现模型权重更新。图片来源：技术笔记博客，2026。

其次，由于运算部分和 ROM 存储分离，芯片面积主要受限于 ROM 容量。假设 ROM bit-cell 密度为 $0.015\mu m^2$(基于 62nm 半间距估算)，8B 参数模型 (平均 4.0 bit/weight) 需要约 $480mm^2$ 的 ROM 面积 —— 这已经接近 HC1 $815mm^2$ 总面积的 60%。

最后，HC1 仅支持通过 LoRA(Low-Rank Adaptation) 进行有限的权重微调，rank 限制为 8，约占模型总权重的 0.5%-1%。对于需要全量微调或模型结构变更的场景，必须重新流片。

3.2 HNLPU：硬连线神经元架构

与 Taalas HC1 的商业化实现并行，中国科学院计算技术研究所提出了 HNLPU 架构，从学术研究角度探索硬连线 LPU 的理论极限。HNLPU 的核心创新包括” 硬连线神经元”(Hardwired-Neurons, HN) 和” 神经元海”(Sea-of-Neurons, SoN) 两项关键技术 *。

3.2.1 原初化变换与三维编码

传统神经网络加速器将权重存储于二维平面的器件阵列中 (如 SRAM cell 或 RRAM 交叉阵列)。HNLPU 则通过一种称为” 原初化”(primitivization) 的数学变换，将模型权重信息从二维平面抽取出来，改由三维空间中的金属线网拓扑结构来表达。

具体而言，HN 架构将每个权重编码为一根金属线的连接关系。通过巧妙地利用芯片后道工艺中金属布线的垂直空间 —— 即 Z 轴方向的金属层堆叠 —— HN 实现了约 15 倍的编码密度提升。这一设计使得原本受限于平面面积的权重存储，转变为受限于金属层数和通孔密度的三维问题。

在计算层面，HNLPU 同样采用 bit-serial 计算方式。不同于 HC1 的” 乘-选-加” 机制，HNLPU 通过不规则硬连线来利用权重的聚类特性。相同取值的权重被聚合到同一 Region，然后通过定制的金属连线连接输入。计算时，输入信号通过连线路由到加法器



图 3: HNLPU 硬连线神经元架构对比。(1) 传统 Cell-embedding 方式将权重存储于二维器件阵列；(2)HNLPU 的 Metal-embedding 方式通过金属连线拓扑表达权重，实现约 15 倍的编码密度提升。图片来源：Liu et al., ASPLOS 2026。

进行预累加，再与少数几个不同的权重相乘 —— 这实质上是应用了乘法的结合律：

$$a \times x_1 + a \times x_2 + \cdots + a \times x_n = a \times (x_1 + x_2 + \cdots + x_n) \tag{2}$$

这种” 不规则硬连线” 策略使得 HNLPU 能够根据具体模型的权重分布进行定制化优化，实现比规整阵列更高的存储效率。



图 4: HNLPU 推理计算流程时序图。Stage 1-2 完成 HN-Q/K/V 硬连线计算；Stage 3 由 VEX 单元执行动态注意力计算；Stage 4-6 完成 HN-Xo、Router、UP/GT、DOWN 等硬连线 FFN 计算。图示体现了硬连线部分与可编程部分的流水线协作。图片来源：Liu et al., ASPLOS 2026。

3.2.2 神经元海与掩膜成本优化

SoN 设计模式进一步将 HN 结构相关的电路约束在 M8-M11 四层金属层之内。这意味着：

- 芯片所需的约 70 层光罩中，有 60 层 (底层器件和前端金属) 在不同模型间完全复用；
- 仅需定制 M8-M11 四层金属层 (包含两层通孔) 即可实现不同模型的切换；



图 5: HNLPU 芯片架构与互联拓扑。(a) 多芯片网格互联结构，支持大规模模型并行；(b) 单芯片内部架构，包含 HN 阵列 (硬连线 FFN 计算)、VEX 向量执行单元 (动态激活计算)、Buffer 缓存及 HBM 接口。图片来源：Liu et al., ASPLOS 2026。

- 首次流片的光罩成本降低 86%，模型更新的改版成本降低 92%。

在 5 纳米工艺条件下，HNLPU 原型系统实现了 OpenAI 开源模型 GPT-OSS 120B 的完整映射，保持 FP4 数值精度。版图后仿真结果显示，相比 NVIDIA H100，HNLPU 在单卡对比中性能提升 5555 倍，能效提升 1047 倍。在大规模部署场景 (假设每年更新一次硬件) 下，运营成本优势达 1496 倍，总成本优势 41.7 倍，碳排放减少 357.2 倍。

3.3 架构对比分析

表??对 Taalas HC1、中科院 HNLPU、Groq LPU 和 NVIDIA H100 四种架构进行了系统对比。

表 1: 硬连线 LPU 与主流推理架构对比

特性	**Taalas HC1**	**HNLPU**	**Groq LPU**	**NVIDIA H100**
工艺节点	6nm	5nm	4nm	4nm
芯片面积	815 mm^2	$16 \times 827mm^2$	-	814 mm^2
存储介质	ROM	ROM + HBM	SRAM	HBM3
单用户 TPS	17,000	-	600	350
能效比提升	10×	1047×	-	1×
模型更新方式	换掩膜 (8 周)	换掩膜 (低成本)	重新加载	软件更新
注意力层处理	片上 SRAM	VEX 单元 + HBM	片上 SRAM	HBM
可编程性	LoRA 微调	LoRA 微调	全可编程	全可编程

从表中可见，硬连线 LPU 在性能和能效方面具有压倒性优势，但代价是牺牲了模型更新的灵活性。这一权衡正是牧本浪潮理论所描述的” 通用性-效率” 剪张关系的当代体现。

Parameter Category	Single HNLPU Server	10,000-GPU H100 cluster	Remarks / Calculation Basis
System Configuration & Power			
Equivalent Throughput	4.44×	1×	Relative performance baseline.
IT Power Load (MW)	0.0552	13	H100: 10k GPUs × 1.3kW.
Total Datacenter Power (MW)	0.0773	18.2	Power Usage Effectiveness (PUE) = 1.4.
Capital Expenditure (CapEx)			
Chips NRE / GPU Price	$ 184 M	$ 300 M	Photomasks = $ 64.6 M, Wafer, Test, Packaging, IP, Tools, Services = $ 119.4 M
Server / Networking Cost	$ 2 M	$ 150 M	Estimated as 50% of GPU price.
Datacenter Infra. Cost	$ 0.04 M	$ 35 M	
Total Initial CapEx	**$ 186 M**	**$ 485 M**	Sum of all CapEx components above.
Annual Update Re-spin Cost	$ 44.3 M	0	Photomasks = $ 36.9 M, Wafer, Test, Packaging = $ 7.4 M
3-Year Operational Expenditure (OpEx)			
Electricity Cost (@ $0.095/kWh)	$0.19M	$45.44M	Total Power × 3 years × $0.095/kWh [36].
3-Year Total Cost of Ownership (TCO)			
Static Model (No Updates)	$ 186.2 M	$ 530.4 M	Total CapEx + 3-Year OpEx.
Dynamic Model (Annual Updates)	$ 274.8 M	$ 530.4 M	Static TCO + 2× Update Re-spin.
Performance-Cost Efficiency (Relative)			
Throughput / CapEx	11.58×	1.0×	Relative Throughput / Total Initial CapEx.
Throughput / TCO (Static)	**12.65×**	**1.0×**	Relative Throughput / Static TCO.
Throughput / TCO (Dynamic)	**8.57×**	**1.0×**	Relative Throughput / Dynamic TCO.
Sustainable AI Support			
Total tCO_2e Emissions (Static / Dynamic)	780 / 794	182,321	Following [20, 30, 57], including embodied and operational emissions.

图 6: HNLPU 与 GPU 集群的总拥有成本 (TCO) 对比分析。单台 HNLPU 服务器对比 10,000 块 H100 GPU 集群，在等效吞吐量条件下，静态 TCO 优势达 12.65 倍，动态 (年度更新)TCO 优势达 8.57 倍，碳排放减少超过 99%。图片来源：Liu et al., ASPLOS 2026。

4 计算还原主义批判与范式转换

硬连线 LPU 不仅是一项工程技术突破，更蕴含着对计算机科学底层认识论的深刻反思。中科院计算所赵永威等人提出的” 计算还原主义批判”*，为理解这一架构创新提供了哲学层面的理论框架。

4.1 图灵范式的认识论局限

现代计算机科学建立在图灵机理论之上。艾伦 · 图灵在 1936 年提出的抽象计算模型，证明了通用逻辑计算机通过编程可以实现任意可计算问题。这一理论在本体论上取得了巨大成功 —— 它奠定了信息社会的技术基石 —— 但在认识论上却存在未被充分批判的局限。

计算还原主义的核心主张是：复杂现象可以、也应当被还原为更基本的组成要素及其相互作用。在计算领域，这种思想表现为：一切智能都可以还原为基本的算术和逻辑操作；高级认知功能可以还原为明确的规则集合；通用计算机通过编程可以模拟任何计算过程。

赵永威指出，这种还原主义在物理学中会受到充分批判 —— ” 既然已经发现了万有引力，便不再需要开普勒定律” 的观点显然是荒谬的 —— 但在计算机科学中却被长期采纳为主流 *。其历史原因在于：计算机是人造物而非自然物，人类对计算机的认识路径是从微观 (逻辑门) 进入宏观 (系统行为)，而非物理学中从宏观 (行星运动) 进入微观 (基本粒子) 的路径。这一历史条件使得计算机科学家” 容易先入为主地接受还原主义观点

的教育”。

4.2 三类通用计算范式

基于对还原主义的批判，赵永威提出计算机体系结构领域存在三类本质不同的通用计算范式 *：

第一类通用性：数学逻辑通用性，以通用图灵机为理论基础，基于离散状态、离散计算和符号表示。这类架构 (即 CPU) 通过被动地接受编程来实现通用，擅长处理可由规则清晰描述的繁重重复逻辑。其理论根基可追溯至希尔伯特判定问题。

第二类通用性：深度学习通用性，以通用近似定理 (Universal Approximation Theorem) 为理论基础，基于实数状态、实数计算和数据分布概率。这类架构 (即 NPU/GPU) 通过反向传播训练来实现通用，能够解决人类无法显式描述规则、但可通过数据学习的智能任务。其理论根基可追溯至希尔伯特第十三问题。

第三类通用性：认知智能通用性，以大语言模型的涌现能力为基础，基于自然语言、上下文理解和常识推理。这类架构 (即 LPU) 直接工作在自然语言词元层面，其” 可编程性” 体现为通过自然语言提示 (prompt) 来指定任务，而非通过形式化编程。赵永威认为，这是目前唯一已知能够实现高级认知功能的计算途径，已经非常接近人类智能的表现。

从 ISA(指令集架构) 的视角看，三类范式呈现出明显的演进脉络：CPU 的 ISA 是机器指令 (标量操作)，GPU 的 ISA 是向量/矩阵操作，NPU 的 ISA 是深度学习算子 (如卷积、矩阵乘)，而 LPU 的 ISA 则是自然语言本身。这一演进趋势表明，软硬件界面正在不断向上抽象，从底层硬件细节向人类认知方式靠拢。

4.3 专用性与通用性的辩证

硬连线 LPU 的核心理念挑战了传统上将” 可编程性” 与” 通用性” 等同的观念。传统观点认为，只有可编程的架构才是通用的，不可更改的专用架构 (ASIC) 仅适用于特定应用，缺乏灵活性。

然而，赵永威指出，这一观点混淆了” 通用性” 的工程经济学本质 *：” 一颗处理器的价值不在于它能支持多少种程序或更换多少代模型，而在于它是否找到了价值足够大的任务，哪怕只有一项。” 他以加密货币挖矿机为例：这种只能计算特定哈希函数的机器在教科书看来是” 离经叛道” 的，但在现实中却创造了巨大的经济价值。

在大语言模型时代，情况发生了根本性转变。训练一个具有竞争力的 LLM 所需的资本投入，已经历史性地超过了先进工艺芯片的改版费用。在这种条件下，” 更贵重的模型才是企业的核心资产，而芯片相对模型而言已是耗材”。如果 LLM 的应用价值足以推动企业按季度甚至按月发布新模型，那么通过物理更换芯片来实现模型更新，其经济损失是相对低微的 —— 尤其当专用硬件带来的效率提升是变革性的 (如 HNLPU 所示的 1000× 能效提升)。

因此，硬连线 LPU 虽然技术上” 采用最不可变动的方式”，但实现的是一般功用的 LLM 能力，因而” 自动连带获得了一般功用性”。这是专用性与通用性辩证关系的当代体现：当某一特定任务 (LLM 推理) 的价值足够大、且通用架构的效率无法满足经济性要求时，专用架构便获得了与通用架构同等的” 通用” 地位。

4.4 体系结构的认知转向

硬连线 LPU 的兴起标志着计算机体系结构正在经历从” 工程学” 向” 认知科学” 的学科转向。传统体系结构关注如何高效执行计算操作 (如算术、逻辑、访存)，而硬连线 LPU 关注如何直接实现认知功能 (如语言理解、推理、生成)。

这一转向在 HNLPU 的设计目标中体现得尤为明确：实现” 具有高级认知能力、能够实时响应的硅基大脑”。与追求图灵完备的 CPU、或追求算力密度的 GPU 不同，硬连线 LPU 追求的是认知能力的硅基实现 —— 一种不依赖于外部存储、不依赖于复杂软件栈、直接响应自然语言输入的认知基底。

Dio-晶在其” 民科” 随笔中，以更为文学化的笔触描述了这一转向 *。他将传统体系结构比作” 苹果树” —— 图灵机的苹果树已结果数十年，低垂的果实已被摘尽，高处的果实需承担攀爬风险；而 Taalas 等硬连线架构则是在” 种葡萄” 或” 种石榴” —— 虽然脱离了传统大道，但可能开辟新的生态系统。这种比喻虽非严格的学术论述，却生动捕捉到了体系结构界面临范式转换时的焦虑与期待。

5 技术挑战与局限性

尽管硬连线 LPU 在能效方面展现出巨大优势，但其在实际部署中仍面临诸多技术挑战与局限性。客观审视这些约束，对于评估该架构的适用范围与发展前景至关重要。

5.1 注意力层的处理困境

硬连线 LPU 架构面临的首要技术挑战在于 Transformer 模型中的注意力 (Attention) 机制。与权重固定的 Feed-Forward Network(FFN) 层不同，注意力层的两个操作数 (Q、K、V) 均为动态生成的激活值，而非预训练确定的权重。

这意味着注意力计算无法利用 ROM 固化权重的密度优势，必须回退到传统的 SRAM/ALU 架构。Taalas HC1 为此配备了专门的”SRAM Recall Fabric” 来处理注意力计算；HNLPU 则设计了 VEX(Vector Execution Unit) 单元，并配备 320MB 的片上 KV Cache Buffer。

然而，这一设计带来了两个深层问题：

面积与功耗分配失衡。在 HNLPU 的 PPA(面积-功耗-性能) 分布中，HN 阵列 (硬连线 FFN 计算) 仅占 24.94%的功耗，却完成了主体计算任务；而 Attention Buffer(16.5%

面积) 和 HBM PHY(20.43%功耗) 专门为注意力层服务。这种" 硬连线部分高效、动态部分臃肿" 的不均衡，削弱了硬连线架构的整体优势。

长序列下的内存墙回归。KV Cache 的大小与序列长度成正比。以 FP8 精度、128K 上下文计算，单层 KV Cache 约需 35KB 每 token，总 KV Cache 达 4.5GB，远超片上 SRAM 容量。HNLPU 虽然可将 KV Cache 卸载到 HBM，但这会导致注意力计算成为新的瓶颈 —— 加载一轮 KV Cache 的最低延迟约为 1.13 毫秒 (假设 4TB/s HBM 带宽)，这与 FFN 层的微秒级延迟形成数量级差距。

知乎作者" 知返" 在其分析中指出 *，" 这是目前形态 LPU 的本质硬伤" —— FFN 很快，但 Attention 需要 HBM 兜底，最终仍需通过序列并行方式进行多卡切分，引入大量通信开销。他进一步推测，未来可能的解决方案是"Linear Attention + 硬连线 LPU" —— 如果注意力算法能够收敛到线性复杂度、且不再需要 KV Cache，硬连线 LPU 的架构优势将得到完整保留。

5.2 模型更新的经济性与生态锁定

硬连线 LPU 的核心假设是" 通过更换硬件实现模型更新" 在经济上是可行的。这一假设成立的前提条件包括:

- 模型迭代的周期足够长 (如年度更新)，使得芯片折旧成本可被充分摊薄;
- 单芯片/单节点的算力优势足够大 (如替代 2000 块 H100)，使得芯片数量减少带来的运维节约覆盖改版成本;
- 模型结构保持相对稳定，不需要频繁的架构变更。

然而，当前大模型领域的发展态势对这些前提提出了挑战。2024-2025 年间，新模型以周为单位涌现，架构从 Dense 到 MoE、从 Transformer 到 Mamba 的演进仍在持续。在这种快速迭代环境下，" 月抛型" 硬件的经济性尚难验证。

此外，硬连线 LPU 的商业模式要求芯片设计企业、模型企业和制造供应链的深度整合。与 GPU 的通用性不同，硬连线芯片难以形成跨企业、跨模型的统一市场。Taalas 需要为每个客户定制芯片，这虽然创造了 ASIC Design House 的商机，但也限制了生态的规模化扩展。

5.3 掩膜成本与制造复杂性

虽然 HNLPU 的 SoN 设计大幅降低了掩膜成本，但硬连线芯片的制造仍面临实际挑战。5 纳米工艺下，每套 EUV 掩模版的成本约 3000 万美元 *。如果模型被切分到 16 颗芯片，就需要 16 套不同的掩模版 (因为每颗芯片的权重分布不同)，制造成本将" 直接爆炸"。

HNLPU 提出的解决方案是采用异构层工艺：M0-M7 使用 EUV(高密度，必须 EUV)，这部分所有芯片通用；M8 以上使用 DUV(密度较低)，且只有 M8-11 层在不同芯片间不同。这种策略可将掩膜成本从 4.8 亿美元降至 6500 万美元。

然而，这种异构工艺需要 EDA 流程的支持，以及制造供应链的配合。对于 Taalas 这样的初创公司，与台积电等代工厂协商定制化流程的能力，可能成为制约其规模化生产的瓶颈。

5.4 评估方法论的挑战

硬连线 LPU 的评估面临方法论层面的挑战。传统 AI 加速器的评估基于可复现的标准基准 (如 MLPerf)，在相同的模型、相同的精度、相同的输入条件下比较性能。但硬连线 LPU 固化特定模型权重，且往往采用激进的量化策略 (如 2-bit 或 3-bit)，这使得直接的性能对比变得复杂。

Taalas 官方宣称的"17,000 TPS" 基于 Llama 3.1 8B 模型，但第三方评测指出 *，该模型在量化后的输出质量" 一言难尽"。Filip Danić 在其博客中记录的体验是：" 每个响应约 0.03 秒，速度在 15k-17k tokens/s 之间"，但需要" 反复检查内容是否胡说"*。

这意味着硬连线 LPU 的" 性能优势" 可能部分来自于对模型精度的妥协。在严格的 apples-to-apples 比较中 (相同模型、相同精度)，其优势幅度可能需要重新审视。

6 未来展望

硬连线 LPU 作为一种新兴的处理器范式，其未来发展将受到技术演进、产业格局和理论突破的多重影响。本节从算法-架构协同设计、制造技术创新和理论体系完善三个维度，展望该领域的可能走向。

6.1 算法-架构协同演化

硬连线 LPU 的架构优势在很大程度上依赖于特定算法特征 —— 量化的低比特权重、FFN 层的主导地位、以及注意力机制的可近似性。未来的发展方向之一，是进一步推动算法与架构的协同演化，使模型结构更契合硬连线实现。

线性注意力的研究进展值得关注。传统注意力的 $O(n^2)$ 复杂度是其难以硬连线实现的核心障碍。如果线性注意力 (如 Mamba、RWKV、RetNet 等状态空间模型) 能够在保持性能的同时消除 KV Cache 需求，硬连线 LPU 将能够彻底摆脱对 HBM 的依赖，实现全片上计算。

模型压缩与权重聚类技术的进步也将直接影响硬连线架构的效率。Taalas 和 HNLPU 都已利用权重量化和聚类来减少存储开销。未来更激进的压缩技术 —— 如二

值化神经网络 (BNN) 或稀疏编码 —— 可能使得超大模型 (100B+) 也能在单芯片上实现硬连线部署。

6.2 制造技术创新

硬连线 LPU 的经济性高度依赖于定制化制造成本。几项新兴制造技术可能显著改善这一状况：

电子束直写 (E-Beam Direct Write) 技术可以实现无掩膜通孔加工。如果代工厂能够在产线中引入电子束光刻实现定制化通孔，芯片更换模型将不再需要重新设计掩膜，仅需" 每片成本几千元的电子束打孔工序"。这将彻底解决硬连线芯片的改版成本问题。

3D 堆叠与先进封装技术提供了另一种路径。通过将通用计算层 (底层硅片) 与定制化权重层 (上层硅片或重布线层) 分离，可以实现" 通用底座+定制顶层" 的模块化设计。这种模式既保留了硬连线的效率优势，又降低了定制化的边际成本。

6.3 理论体系完善

硬连线 LPU 的实践呼唤着理论体系的相应发展。当前迫切需要的理论工作包括：

硬连线计算的复杂度理论。传统计算复杂性理论基于图灵机模型，关注时间复杂度和空间复杂度。硬连线计算引入了新的成本维度 —— 制造复杂度 (mask complexity) 和物理空间复杂度 (3D wiring density)。建立形式化的硬连线计算理论，将为该架构的设计空间探索提供数学基础。

认知计算的形式语义。如果 LPU 的 ISA 是自然语言，那么就需要建立自然语言作为接口的形式语义 —— 什么样的提示是" 良定义" 的？如何保证硬件对提示的响应符合语义预期？这一理论问题联结着程序语言、形式化方法和认知科学多个领域。

专用性与通用性的经济学模型。牧本浪潮虽然提供了周期性的描述性框架，但缺乏定量的预测能力。建立能够计算" 定制化阈值" 的数学模型 —— 即在何种技术条件、市场需求和成本结构下，定制化架构优于通用架构 —— 将为产业决策提供理论指导。

7 结论

本文系统梳理了硬连线语言处理单元 (Hardwired LPU) 的技术架构、设计范式与哲学基础。通过对 Taalas HC1 和中科院 HNLPU 的深入分析，以及对计算还原主义批判的理论探讨，可以得出以下结论：

第一，硬连线 LPU 代表了突破大模型推理内存墙的一种根本性方案。通过将模型权重直接固化于芯片物理结构，Taalas HC1 和 HNLPU 实现了相比 GPU 数量级以上的能效提升，验证了" 专用化" 在特定领域的极端效率潜力。

第二，硬连线 LPU 不是简单回归 1990 年代的 ASIC 设计范式，而是开创了一种新的通用计算范式。它以自然语言为 ISA，以认知能力为通用性标准，挑战了传统上将”可编程性”等同于”通用性”的观念。这是牧本浪潮新一轮周期的具体体现，也是计算机体系结构从图灵范式向认知范式演进的重要标志。

第三，硬连线 LPU 面临着注意力层处理、模型更新灵活性、制造成本和评估方法论等多重挑战。这些挑战的解决，依赖于算法-架构协同演化 (如线性注意力)、制造技术创新 (如电子束直写) 和理论体系完善 (如硬连线计算复杂度理论) 的协同推进。

第四，从更宏观的视角看，硬连线 LPU 的兴起反映了计算机学科正在经历的认知转向。当芯片开始直接”理解”自然语言、当硬件与特定认知模型的边界变得模糊、当”通用性”的定义从图灵完备转向认知能力，我们或许正在见证计算机体系结构历史上最深刻的范式转换之一。

正如赵永威所言：”历史将这个重要的转折点交给了我们这一代架构师。”* 硬连线 LPU 当前或许仍是边缘的、充满争议的，但它所代表的方向 —— 追求极致效率的专用认知计算 —— 很可能预示着 AI 时代处理器架构的终极形态。无论这一特定技术路线最终成败如何，它都已经迫使业界重新审视那些被认为理所当然的架构假设，而这正是创新的真正起点。

参考文献

1. Taalas. The Path to Ubiquitous AI. *Taalas Blog*, 2025.
2. Liu, Y., Chen, Y., Zhao, Y., et al. Hardwired-Neuron Language Processing Units as General-Purpose Cognitive Substrates. In *Proceedings of the 31st ACM International Conference on Architectural Support for Programming Languages and Operating Systems (ASPLOS)*, 2026.
3. Moore, G. Cramming More Components onto Integrated Circuits. *Electronics*, 1965, 38(8): 114-117.
4. Makimoto, T. The Rising Wave of Customization. *IEEE Spectrum*, 2003, 40(1): 51-55.
5. 赵永威. 计算还原主义批判. 个人学术主页, 2025.
6. 知返. 硬连线 LPU 是牧本定律下的必然产物吗？浅析 Taalas & HNLPU. 知乎, 2026.
7. Dio-晶. 从 Taalas 看计算机体系结构的乱纪元. 知乎, 2026.
8. technotes. Taalas HC1 架构解读. 技术笔记, 2026.
9. Skowronski, J. Taalas HC1: The AI Chip That Makes Every Other Accelerator Look Slow. *Khiliad*, 2025.
10. Danić, F. Taalas: 17k Tokens per Second. 个人博客, 2026.
11. 人工智能优秀回答者. 谈谈 Taalas HC1 处理器的架构特点以及 Hardwired-Neurons 硬化设计的局限性. 知乎, 2024.
12. 赵永威. 硬连线 LPU：大语言模型时代的处理器芯片新范式. *ASPLOS 2026* 接收论文简介, 2024.
13. NVIDIA. NVIDIA H100 Tensor Core GPU Architecture. *NVIDIA Whitepaper*, 2022.
14. Groq. Groq LPU Architecture Overview. *Groq Technical Documentation*, 2024.
15. Gu, Y., et al. PIM Is All You Need: A CXL-Enabled GPU-Free System for Large Language Model Inference. In *Proceedings of the 29th ACM International Conference on Architectural Support for Programming Languages and Operating Systems*, 2024.