Groq Tensor Streaming Processor 专利技术综述：确定性计算的体系结构创新与专利布局

Claude (AI Assistant)

2026 年 4 月

摘要

Groq 公司的 Tensor Streaming Processor (TSP) 架构代表了一种根本不同于传统 CPU/GPU 的 AI 加速器设计范式。本文基于 48 项已授权或公开的 Groq 核心专利，系统性地分析了其在核心架构、指令集、编译器、内存子系统、多芯片扩展、电源管理、算术电路以及模型压缩八个技术领域的专利布局与技术创新。研究表明，Groq 通过“软件定义硬件”与“确定性执行”两大核心思想，将传统硬件中的动态调度、缓存管理、网络路由等复杂逻辑完全迁移至编译器静态处理，从而实现了从单芯片到万卡集群的完全可预测性能。本文在技术分析中嵌入了来自专利原始说明书的架构图与电路图，以期为 AI 加速器领域的研究人员和工程师提供一份详实的技术参考。

关键词： Groq TSP；确定性计算；软件定义硬件；功能切片；软件调度网络；专利分析；AI 加速器

目录

1 引言 **4**

1.1 背景与动机 4

1.2 专利来源与分析方法 4

1.3 核心设计哲学：确定性计算与软件定义硬件 4

2 核心架构与指令集 **5**

2.1 功能切片架构的专利起源 5

2.2 STREAM 寄存器与地址生成表 5

2.3 VLIW 指令格式与 ISA 演进 7

2.4 指令分发单元 (IDU) 与代码密度 7

2.5 Die-to-Die 扩展与封装 7

3 编译器与静态调度 **9**
3.1 从预测模型到静态调度二进制 9
3.2 时延感知的指令调度优化 9
3.3 针对 TSP 的编译器接口 9
3.4 晶格图像与无内核编译 10
3.5 模型探索与架构协同设计 10

4 内存子系统与数据移动 **11**
4.1 近存计算与确定性 DRAM 访问 11
4.2 多维数组操作与数据重排 13
4.3 多端口数据结构 13

5 多芯片扩展与互连 **13**
5.1 HAC/SAC 同步机制 13
5.2 软件调度网络 (SSN) 与 Dragonfly 拓扑 14
5.3 容错与负载均衡 16

6 电源管理与可靠性 **16**
6.1 确定性处理器的电源管理策略 16
6.2 时钟周期合成与细粒度 DVFS 16
6.3 热管理与高电流事件响应 17
6.4 电源网络攻击检测 17

7 算术单元与底层电路 **17**
7.1 压缩进位 MAC 单元 17
7.2 多模态乘法器 18
7.3 数值精度与 TruePoint 定点累加 19
7.4 平衡二叉树流归约结构 19
7.5 基于算法的容错 19

8 压缩与模型优化 **21**
8.1 基于累积计数分布的权重解压 21
8.2 多路压缩算法 21
8.3 查找表更新电路 21

9 批判性分析与研究空白 **22**
9.1 专利布局的系统性优势 22
9.2 技术局限性与潜在风险 22
9.3 研究空白与未来方向 23

10 结论 **23**

1 引言

1.1 背景与动机

深度学习工作负载的爆发式增长推动了专用加速器 (Domain-Specific Architecture, DSA) 的蓬勃发展。从 Google 的 TPU 到 NVIDIA 的 Tensor Core，业界持续探索如何以更高效率执行神经网络计算。然而，这些设计大多遵循 GPGPU 的 “硬件中心” 范式：复杂的动态调度逻辑、多层缓存层次结构、分支预测与乱序执行——这些机制虽提高了平均性能，却也引入了不可预测的执行延迟和显著的面积/功耗开销 [1]。

Groq 公司于 2020 年在 ISCA 发表的 TSP 架构论文 [1] 提出了一个根本性质疑：如果编译器能够在编译时精确知道程序的执行路径，为何还要在硬件中保留复杂的动态调度逻辑？基于这一洞察，TSP 架构采用了 “软件定义硬件” 的设计理念——将控制和调度操作完全交由软件 (编译器) 完成，硬件仅负责执行。本文通过系统分析 Groq 公开的 48 项核心专利，深入剖析这一设计理念如何在芯片架构、编译器、内存、互连、电源、算术单元和压缩算法等层面得到具体实现与法律保护。

1.2 专利来源与分析方法

本文分析的 48 项专利均来自美国专利商标局 (USPTO) 公开数据库，涵盖 2018 年至 2025 年间 Groq 公司及其发明人提交的专利申请。这些专利按技术主题可划分为七大类：核心架构与 ISA (6 项)、编译器与静态调度 (8 项)、内存与数据移动 (6 项)、多芯片扩展与互连 (7 项)、电源管理与可靠性 (10 项)、算术单元与电路 (8 项)、以及压缩与优化 (3 项)。

分析方法上，本文对每项专利进行了全文细读，提取其权利要求中的核心创新点，并对专利附图中的关键架构图、流程图和电路图进行了内容识别与描述。所有非原创论述均以上标数字标注来源，技术插图直接引用自专利原始说明书。

1.3 核心设计哲学：确定性计算与软件定义硬件

Groq 专利体系的核心设计哲学可以概括为两个相互支撑的原则：**确定性计算** (Deterministic Execution) 和 **软件定义硬件** (Software-Defined Hardware)。

确定性计算意味着硬件摒弃了所有引入执行时间不确定性的元件：没有缓存 (Cache)，因此不存在缓存未命中；没有乱序执行 (OOO) 和分支预测器，因此不存在推测失败与流水线冲刷；没有动态仲裁器，因此不存在资源竞争导致的延迟抖动。取而代之的是，编译器在编译时精确计算每条指令的执行周期、每个数据的到达时间、每次通信的传输延迟，生成一个周期精确的执行计划 [2]。

软件定义硬件则意味着将传统由硬件动态完成的控制功能——包括指令调度、内存分配、数据路由、同步管理等——全部上移至编译器。硬件被极度简化：指令控制单元

(ICU) 仅占芯片面积不到 3%[3]，而节省下来的晶体管被重新用于计算单元，从而实现了极高的计算密度。

2 核心架构与指令集

2.1 功能切片架构的专利起源

Groq TSP 的功能切片 (Functional Slice) 架构最早可追溯至 Ross 等人于 2018 年申请、2022 年授权的美国专利 US11,263,129B1[4]。该专利首次系统地提出了一种 “正交数据/指令流” 的处理器组织方式：数据沿水平方向 (SuperLane) 流动，而指令沿垂直方向 (Slice) 流动，两者在功能切片 (Tile) 处以预定的时序关系交汇。

如图 1 所示，处理器被划分为东西两个半球：内存区域 (Memory Region) 由 44 个独立的内存切片 (MEM slice) 组成，分列两侧；功能区域 (Functional Region) 则包含向量运算 (VXM)、矩阵运算 (MXM) 和数据重排 (SXM) 切片。数据从东侧 MEM 切片读出后，向西穿过 VXM、MXM、SXM 等计算切片，处理后的结果再流回西侧 MEM 切片。这种布局充分利用了深度学习工作负载中固有的空间局部性，消除了传统层次化缓存带来的数据搬运开销。

该专利的权利要求 1 独立地主张了一种处理器结构：包含沿第一方向排列的数据通信通道、由内存切片组成的内存区域、以及由功能切片组成的功能区域；数据沿第一方向流动，而处理后的数据沿反方向返回；功能切片根据沿独立指令流到达的指令对操作数进行处理，且指令与操作数之间具有预定的时间关系。这一权利要求覆盖了 TSP 最基础的正交流架构，构成了 Groq 后续所有专利的法律基础。

2.2 STREAM 寄存器与地址生成表

Ross 2022 专利的另一项重要贡献是引入了 **STREAM 寄存器文件**和**地址生成表** (Address Generation Table, AGT)。STREAM 寄存器是架构上可见的操作数管道，分布于数据通信通道上，用于缓冲在不同功能切片间传递的操作数。由于编译器精确知道数据在每个 STREAM 寄存器中的停留时间，因此不需要在操作数上附加元数据标签 (如操作码或目标地址)；各功能切片仅根据操作数到达的预定周期即可判断应执行何种操作 [4]。

AGT 则为多维度张量访问提供了硬件支持。深度学习中的矩阵和张量运算通常涉及多达四维的嵌套循环索引。AGT 通过基地址 (Base Address) 和步长 (Stride) 参数自动生成下一地址，最多支持四层嵌套循环 (Claim 33-36)。这使得编译器可以将复杂的张量遍历操作映射为简单的 AGT 配置，而无需在每个循环迭代中重新计算地址，显著减少了控制开销。



图 1: Ross 2022 专利 US11,263,129B1 中的 TSP 处理器布局 (FIG. 4A)。图示展示了内存系统被划分为东西两个半球 (MEM EAST/WEST)，以及内存切片中的 SRAM 存储单元结构。

2.3 VLIW 指令格式与 ISA 演进

Abts 等人在 2022 年 (授权) 和 2025 年 (授权) 的两项专利 US11,360,934B1 和 US12,271,339B2[5, 6] 进一步将功能切片架构形式化为一套完整的 144 路 VLIW(甚长指令字) 指令集架构。每条 VLIW 指令由多个子指令组成，每个子指令精确对应一个功能切片 (ICU、MEM、VXM、MXM、SXM 或 C2C)。

如图 2 所示，指令队列 (Instruction Queue) 与功能切片一一对应，指令沿垂直方向逐周期向下传播，而数据沿水平 SuperLane 流动。关键创新在于**功能延迟** (functional delay) 和**指令-操作数偏斜** (instruction-operand skew) 两个时序参数：编译器通过调整这些参数，确保指令和操作数在特定 Tile 处以精确到周期的时序交汇 (Claim 12-13)。

US12,271,339B2 在 ISA 层面的权利要求进一步细化了各子指令的功能：VXM 子指令支持设置向量长度 (SVL) 和定点/浮点转换；MXM 子指令包含激活缓冲区控制 (ABC) 和累加 (ACC)；SXM 子指令执行 lane 内和 lane 间的数据重排；MEM 子指令则根据地址和流向在指定周期执行读写。这些 ISA 级权利要求构成了 Groq 编译器工具链与硬件之间的法律接口，对于保护其软件生态具有重要意义。

2.4 指令分发单元 (IDU) 与代码密度

Kurtz 等人于 2024 年授权的专利 US12,175,287B2[7] 解决了 VLIW 指令的代码密度问题。由于 TSP 的每条 VLIW 指令需要同时控制上百个独立信号，直接存储完整指令字将消耗大量 SRAM 空间。Kurtz 专利的创新在于引入了一个**指令分发单元** (Instruction Dispatch Unit, IDU) 处理器，嵌入在指令分发电路中。

IDU 接收 “原始指令”(raw instructions)——这些原始指令可能是压缩的、加密的或元指令形式的——然后执行解包、解压、解密和展开 (unroll) 操作，将其扩展为更多的 “处理后指令”(processed instructions) 再分发至计算阵列。处理后指令的数量可以与原始指令数量不同，从而在保证执行灵活性的同时大幅提升了代码密度。该专利的权利要求覆盖了 IDU 在正交指令/数据分发网络中的位置及其操作流程，是 TSP 控制平面的关键补充。

2.5 Die-to-Die 扩展与封装

随着模型规模的扩大，单芯片 220MB SRAM 的容量逐渐成为瓶颈。Abts 等人在 2025 年公开的专利申请 US2025/0173309A1[8] 将 TSP 架构扩展至多芯片 Die-to-Die (D2D) 系统。该专利披露了一种通过 D2D 接口桥接 SuperLane 的集成结构：数据可以像在同一芯片内一样沿 SuperLane 水平流动，即使需要跨越芯片边界。

关键封装创新包括：面对面 (Face-to-Face, F2F) 键合、背对背 (Back-to-Back, B2B) 键合、以及 Tile-to-Tile (T2T) 桥接。多个 TSP 裸片可以进一步组织成立方体 (Cuboid) 结构、折叠网格 (Folded Mesh) 或环面 (Torus) 拓扑，形成一个 “单一核心处理器” 用于模型并行 (Claim 10-13)。编译器将固定的 D2D 延迟 (约 18 周期/9 纳秒) 纳入调度计划，



FIG. 3

图 2: Abts 2022 专利 US11,360,934B1 中的功能切片与数据流示意图 (FIG. 3)。图示展示了 MEM、VXM、MXM、SXM 等切片在网格中的正交排列，以及数据沿 SuperLane 水平流动、指令垂直分发的路径。

从而在整个多芯片系统中维持确定性执行。这一专利是 Groq LPU(Language Processing Unit) 集群的物理基础。

3 编译器与静态调度

3.1 从预测模型到静态调度二进制

Ross 等人于 2021 年授权的专利 US11,170,307B1[9] 奠定了 Groq 编译器的理论基础。该专利描述了一种 “预测模型编译器”，其输入是一个计算图 (如神经网络模型)，输出是一个在给定资源约束下静态调度的二进制程序。编译流程包括：将模型转换为有向无环图 (DAG)；通过图重写优化算子融合与常量折叠；基于 DAG 进行资源约束调度；最后生成汇编代码。

由于 TSP 硬件消除了动态调度的不确定性，编译器的调度可以直接精确到单个时钟周期。调度器需要确保：每个功能切片在任意时刻只执行一个操作；数据依赖被正确满足 (生产者先于消费者)；内存访问不冲突 (同一 SRAM bank 同时只服务一个请求)；网络链路不冲突 (对于多芯片程序)。这本质上是一个资源约束的列表调度问题，Groq 采用了启发式算法结合整数线性规划 (ILP) 来求解 [9]。

3.2 时延感知的指令调度优化

Ross 在 2025 年授权的专利 US12,223,436B2[10] 进一步优化了指令调度策略，以减少因数据依赖导致的执行延迟。在传统 VLIW 架构中，如果一条指令依赖于前一条指令的结果，编译器通常需要插入 NOP(空操作) 来等待结果到达。Ross 2025 专利提出了一种延迟感知的调度方法：调度器在分配指令到功能单元时，不仅考虑资源可用性，还显式计算每个操作数从生产者到消费者的传输延迟，并尝试通过重排无关指令来填充这些延迟槽。

该专利的另一贡献是支持**运行时二进制切换**：针对不同的资源可用性场景 (如不同的可用芯片数量或 SRAM 容量)，编译器可以生成多个优化后的二进制版本；运行时系统根据当前硬件配置选择最合适的版本执行。这为 TSP 在动态云环境中的部署提供了灵活性。

3.3 针对 TSP 的编译器接口

Abts 2025 年的另一项专利 US12,222,894B2[11] 专门定义了编译器与 TSP 硬件之间的接口规范。该专利强调了 “模块特定指令集”(Module-Specific ISA) 的概念：每个功能切片 (MEM, VXM, MXM, SXM, C2C) 拥有各自独立的指令集，而编译器生成的 VLIW 字由这些模块特定指令组合而成。

更重要的是，该专利引入了时序参数 d_{func} 和 d_{skew} 的显式声明。d_{func} 表示指令在

到达目标 Tile 后触发功能操作所需的延迟；d_{skew} 表示指令相对于操作数提前或延后到达的时间偏移。编译器通过设置这两个参数，使得指令和操作数在目标 Tile 处“恰好相遇”。由于这一机制完全由编译器控制，硬件无需解析操作数上的任何元数据标签，从而简化了数据路径并提高了能效。

3.4 晶格图像与无内核编译

Jindel 在 2025 年公开的专利申请 US2025/0085943A1[12] 代表了 Groq 编译器技术的前沿探索。传统编译器通常采用“内核库”(kernel library) 方法：将神经网络中的算子组合匹配到预定义的高性能内核中。这种方法虽然能获得较高吞吐量，但存在两个根本问题：一是内核开发需要大量手工优化，难以快速支持新模型架构；二是内核之间的同步和数据交换引入了显著延迟，损害了延迟敏感型应用的性能 [12]。

Jindel 专利提出了一种基于“晶格图像”(Lattice Image) 和“核特征化算法”(Kernel Characterization Algorithm, KCA) 的无内核 (kernel-less) 编译框架。该框架将张量程序中的操作链表示为整数集上的晶格图像，通过 KCA 算法在组合这些关系的同时最小化隐藏维度 (hidden dimensions) 的数量。相比传统多面体 (polyhedral) 方法中 Presburger 关系组合可能导致变量数量指数爆炸的问题，KCA 能够将变量维度降低数个数量级，从而使跨长操作链的循环融合、内存分配和指令调度在计算上变得可行。

这一技术对于部署像大型语言模型 (LLM) 这样包含大量简单操作链的网络尤为重要，因为它允许编译器在整个模型范围内进行全局优化，而不是被限制在预定义内核的边界内。

3.5 模型探索与架构协同设计

Ling 在 2024 年公开的两项专利申请 US2024/0020536A1 和 US2024/0020537A1[13, 14] 将编译器的角色从“为固定硬件生成代码”扩展为“与硬件架构协同设计”。这些专利描述了一个“硬件组合器”(Hardware Composer) 和“软件组合器”(Software Composer) 组成的迭代探索系统：硬件组合器通过组合不同的功能切片配置来生成候选 TSP 架构；软件组合器将目标 AI 模型映射到候选架构上；性能计算器估算执行延迟和能耗；编译器则根据反馈调整模型或架构参数。

这种协同设计方法使得 Groq 能够在第一块硅片流片之前，就通过编译器仿真确定最优的芯片 floorplan 和 SRAM 容量配置。专利还引入了“通用芯片模型”(General Chip Model, GCM) 和“操作信息表”(Op Info Table) 的概念，使得同一编译器后端可以无需重写即可适配不同的 TSP 变体，加速了产品迭代周期。

4 内存子系统与数据移动

4.1 近存计算与确定性 DRAM 访问

Maheshwari 在 2025 年授权的专利 US12,260,118B2[15] 是 Groq 内存子系统专利中最具野心的一项。该专利的核心主张是：由于 TSP 架构的完全确定性，它可以绕过传统 CPU/GPU 必需的缓存层次结构，直接将 DRAM、MRAM 或 NOR 闪存作为 “近存计算内存”(Near-Compute Memory) 使用。

如图 3 所示，TSP 的 SuperLane 布局中，内存切片 (MEM) 与计算切片 (VXM, MXM, SXM) 在空间上紧邻排列。每个 MEM 切片包含多个独立的 DRAM bank，拥有独立的控制总线、数据输入总线和数据输出总线。处理器通过控制总线发起数据读取，选中的整行数据通过数据输出总线直接传输到处理器的 STREAM 寄存器中。由于编译器在编译时已经知道每次访问的确切周期，因此可以像调度 SRAM 访问一样调度 DRAM 访问，只需在计算开始前预留足够的提前量 (lead time) 即可。



图 3: Maheshwari 2025 专利 US12,260,118B2 中的 SuperLane 与内存组织。MEM 切片对称分布于计算切片两侧，每个 bank 独立并发寻址。

该专利特别指出，传统 CPU/GPU 无法直接使用 DRAM 作为计算内存的根本原因在于其非确定性执行模型：由于存在乱序执行、推测执行和缓存未命中，处理器无法保证在 DRAM 的慢速随机事务率 (RTR，20 MHz) 下获得可预测的性能，因此必须依赖多

级缓存来提供足够的事务率。而 TSP 的确定性执行消除了这一需求，使得高容量、低成本的 DRAM 可以直接与计算单元耦合，从而在保持高带宽的同时大幅扩展可用内存容量。

图 4 进一步展示了通过硅通孔 (TSV) 和面对面 (F2F) 键合技术将 DRAM 裸片堆叠在 TSP 逻辑裸片之上的封装方案。这种 3D 堆叠结构进一步缩短了内存与计算单元之间的物理距离，与 TSP 的扁平化内存哲学高度一致。



图 4: Maheshwari 2025 专利中的 DRAM-for-TSP 3D 堆叠架构。TSP 逻辑裸片与 DRAM 裸片通过有源中介层垂直集成，实现高容量近存计算。

4.2 多维数组操作与数据重排

Ross 在 2021 至 2024 年间申请的多项专利聚焦于如何在 TSP 的功能切片架构中高效实现深度学习所需的多维数组操作。US11,392,535B2[16] 披露了一种 “仅从单侧加载操作数并输出结果” 的方法，用于处理多维数组。在传统架构中，矩阵乘法的两个操作数通常需要从两侧同时输入；而 Ross 专利利用 TSP 正交数据流的特点，通过 SXM 切片在内部重排数据，使得两个操作数可以从同一侧 (如东侧 MEM) 依次输入，简化了数据通路设计。

US11,455,370B2[17] 和 US11,809,514B2[18] 则针对卷积运算中的数据展开 (flattening) 和核扩展 (kernel expansion) 进行了优化。卷积操作需要将高维输入张量展开为适合矩阵乘法的二维形式 (im2col)。在传统 GPU 中，这一展开通常需要额外的内存访问和中间缓存；而在 TSP 中，数据从 MEM 切片流出后，经过 SXM 切片的重排即可直接以展开后的形式进入 MXM 切片，无需写回 SRAM。这不仅节省了内存带宽，也减少了延迟。

4.3 多端口数据结构

US11,875,874B2[19] 进一步改进了 STREAM 寄存器的设计，提出了一种支持多读取端口的数据结构。在某些神经网络层 (如注意力机制) 中，同一个中间结果需要被多个后续操作同时读取。传统的单端口 STREAM 寄存器在这种情况下会造成读取冲突，迫使编译器插入额外的复制操作和延迟。Ross 2024 专利通过为关键 STREAM 寄存器增加多个物理读取端口，允许同一数据在同一周期被多个下游切片消费，从而提升了并行度和调度灵活性。

5 多芯片扩展与互连

5.1 HAC/SAC 同步机制

Thorson 在 2022 年授权的专利 US11,474,557B2[20] 是 Groq 多芯片扩展技术的基石。该专利首次系统披露了**硬件对齐计数器** (Hardware Aligned Counter, HAC) 和**软件对齐计数器** (Software Aligned Counter, SAC) 的同步机制，解决了分布式系统中时钟漂移的经典难题。

如图 5 所示，系统包含主芯片 (Master) 和从芯片 (Slave)，各自拥有本地 HAC 和 SAC。主芯片周期性地通过 C2C 链路向从芯片发送时序参考 (如 8 位计数器值)。从芯片在接收到时序参考后，根据已知的链路延迟 t_1 调整本地 HAC，使其与主芯片 HAC 对齐。软件计数器 SAC 的对齐则通过编译器在程序中插入的 “时序标记”(Timing Marker) 实现：当从芯片程序执行到某个时序标记时，本地 SAC 暂停一个固定延迟，并根据本地 SAC 与 HAC 的差值 Δt 动态调整该延迟的长短，从而将 SAC 拉回与主芯片同步的状态。



图 5: Thorson 2022 专利 US11,474,557B2 中的 HAC/SAC 同步机制。主芯片发送时序参考，从芯片根据链路延迟调整本地硬件计数器；软件计数器则通过时序标记和动态延迟偏移实现同步。

该专利还提出了粗同步 (Coarse Tune) 和细同步 (Fine Tune) 两阶段策略。在系统启动或复位后，首先通过粗同步将各芯片的时基拉近到可接受范围内；然后在正常运行期间，通过周期性的细同步维持长期稳定性。对于树状拓扑，同步可以逐层级联：一个芯片在与其上游主芯片同步后，可以作为下游芯片的主芯片继续分发时序参考 (图 6)。

5.2 软件调度网络 (SSN) 与 Dragonfly 拓扑

Abts 在 2025 年授权的专利 US12,277,444B2[21] 是 Groq 多芯片系统的另一项核心专利，它披露了**软件调度网络** (Software-Scheduled Networking, SSN)。与传统动态路由网络 (如 InfiniBand、NVLink) 不同，SSN 的所有路由决策都在编译时确定，运行时无需任何路由计算。

SSN 采用 Dragonfly 拓扑进行多芯片互联。Dragonfly 拓扑具有高基数 (每个交换机连接多个节点)、短直径 (任意两节点间最多 3 跳) 和模块化 (芯片分组内全连接、组间通过全局链路连接) 的特点。在最大配置中，TSP 系统可以扩展到 10,440 个芯片，提供超过 2 TB 的全局聚合内存，端到端延迟小于 3 微秒。

SSN 的关键运行方式是：编译器为每个数据包预先计算好其在每个链路上的精确出发时间和到达时间；运行时，网络链路按时间片分配给不同的流量；由于同一链路不会被多个流量同时占用，因此从根本上消除了网络拥塞和尾延迟。该专利还引入了虚拟直通 (Virtual Cut-Through) 技术：数据包在中间芯片无需缓冲，直接穿过，进一步降低了延迟。



图 6: Thorson 2022 专利中的多级同步树拓扑。芯片 900 作为芯片 901 和 903 的主芯片，芯片 901 再作为芯片 902 和 904 的主芯片，同步过程逐层级联扩展。

5.3 容错与负载均衡

Baker 在 2021 年授权的专利 US11,115,147B2[22] 披露了多芯片系统中的容错管理架构。系统采用双环 (内环/外环) 故障遥测架构，通过芯片控制单元 (CCU) 收集各芯片的健康状态，并将故障信息路由至主机。主机可以基于遥测数据隔离故障芯片或链路，而编译器则可以在重新编译时生成避开故障组件的新调度方案。由于 TSP 执行的完全确定性，这种基于软件重放的恢复机制比传统动态系统中的复杂容错协议简单得多。

Ross 在 2023 年公开的专利申请 US2023/0333900A1[23] 则从数据中心层面解决了负载均衡问题。该专利提出了一种 “友好布谷鸟哈希”(Friendly Cuckoo Hashing) 方案：与传统布谷鸟哈希可能因驱逐 (eviction) 导致不稳定不同，“友好” 变体保证不发生驱逐，而是通过 Horton 池 (Horton Pool) 作为后备存储来处理冲突。这种负载均衡机制结合 SLA 感知的服务质量调整，使得大规模 TSP 集群能够高效地分配推理请求。

Dai 在 2025 年公开的专利申请 US12,210,642B2[24] 则关注多租户环境中的数据隔离。该专利提出了一种基于数据冗余的权限控制方法：通过 ECC 编码，同一物理数据在不同租户使用不同的位位置寄存器配置时，解码结果会变成不可读的乱码。这种硬件级隔离机制为 TSP 在云环境中的多租户部署提供了安全保障。

6 电源管理与可靠性

6.1 确定性处理器的电源管理策略

Ahmad 在 2025 年授权的专利 US12,248,357B1[25] 专门讨论了确定性处理器的电源管理。传统处理器的 DVFS(动态电压频率调整) 依赖于运行时性能计数器和工作负载启发式算法，这些方法在 TSP 的确定性环境中并不适用，因为 TSP 的工作负载特性在编译时就已经完全可知。Ahmad 专利的创新在于将电源状态转换与编译器生成的确定性执行计划对齐：编译器在生成指令流时，会标记出哪些周期哪些功能切片处于空闲状态 (如 NOP 周期)，电源管理单元则在这些预知的空闲窗口内执行时钟门控、电源门控或电压切换，而不会干扰正在进行的计算。

这种 “编译器协同电源管理” 比传统方法的粒度更细。例如，在一个 LLM 解码层的执行过程中，MXM 切片可能在某些周期忙于矩阵乘法，而 VXM 切片在同一周期处于等待状态；传统方法难以在如此细的时间尺度上单独控制各个切片的电源，而 TSP 的编译器协同方法可以做到每个切片独立的电源门控。

6.2 时钟周期合成与细粒度 DVFS

Sproch 在 2024 年公开的专利申请 US2024/0385671A1[26] 披露了一种 “时钟周期合成” 技术，使 TSP 能够摆脱传统锁相环 (PLL) 的固定频率限制。该技术使用数字控制延迟线 (DCDL) 来合成任意时钟周期：通过 digitally 控制相邻时钟边沿之间的延迟，可以在逐周期基础上改变时钟频率，而无需等待 PLL 的锁定时间。

这意味着 TSP 不仅可以像传统处理器那样在“高性能模式”和“低功耗模式”之间切换，还可以为每个功能切片、甚至每个操作分配最小所需的时钟频率。例如，对于带宽受限的操作，可以降低 MEM 切片和相关数据路径的频率；对于计算密集的操作，则保持 MXM 切片的高频。由于编译器预先知道每个操作的资源需求和关键路径长度，它可以生成与时钟周期合成器配合的调频计划，实现真正的细粒度、跨切片的自适应电源管理。

6.3 热管理与高电流事件响应

Raghavan 在 2024 年公开了两项专利申请 [27, 28]（US2024/0296069A1 和 US2024/0248524A1），分别从热管理和电源调节器两个角度提升系统可靠性。US2024/0296069A1 提出了一种“主动热管理”方法：通过在芯片上分布的温度传感器网络，预测热点的形成趋势，并在热点实际出现之前主动降低相关区域的功耗或频率。由于 TSP 的确定性执行模型，系统可以精确知道未来若干周期内哪些切片会产热，从而进行前瞻性的热控制。

US2024/0248524A1 则关注电源调节器在高电流事件 (如大型矩阵乘法启动时所有 MAC 单元同时激活) 中的响应。传统电源网络在这种瞬态电流冲击下可能出现电压跌落 (voltage droop)，导致逻辑错误。Raghavan 专利提出了一种预补偿机制：电源管理单元在预知高电流事件即将到来时 (同样得益于编译器的确定性调度)，提前提升调节器输出电压，从而抵消随后的电压跌落。

6.4 电源网络攻击检测

Sproch 在 2024 年公开的专利申请 US2024/0394418A1[29] 关注了一个容易被忽视的安全问题：针对电源供应的旁道攻击。攻击者可能通过精确控制芯片的功耗模式来推断正在执行的指令或处理的数据。Sproch 专利提出了一种基于双移位寄存器比较的攻击检测电路：两个移位寄存器以不同的时钟域采样电源信号，如果它们的结果出现不一致 (表明存在异常的高速功率波动)，则触发安全警报。这种硬件级保护为 TSP 在敏感应用 (如金融、医疗 AI) 中的部署增加了安全层。

7 算术单元与底层电路

7.1 压缩进位 MAC 单元

Clark 在 2020 年授权的专利 US10,853,037B1[30] 是 TSP 矩阵运算单元 (MXM) 的底层电路基础。该专利提出了一种“压缩进位”(Compressed Carry) 的乘加 (MAC) 单元设计。在传统的融合乘加阵列中，每个 MAC 单元产生和 (Sum) 与进位 (Carry) 两个输出，这两个输出都需要传递给下一个 MAC 单元，导致单元间的连线数量随阵列深度超线性

增长。

Clark 的创新在于在两个 MAC 级之间插入一个进位压缩器：将前一级传递来的和与进位进行分段加法，生成一个新的和以及一个“压缩进位”(每个段仅保留 1 位进位信息)。这个压缩进位在传递到下一级之前，通过零填充 (zero-padding) 解压缩恢复为完整格式。由于级间传递的进位信息被大幅压缩，整个 MAC 阵列的布线复杂度从超线性降低为近似线性，使得在芯片面积受限的情况下构建更深、更宽的乘法阵列成为可能。图 7 展示了该专利中描述的 S/CC MAC 级联结构。



图 7: Clark 2020 专利 US10,853,037B1 中的压缩进位 MAC 示例 (Fig. 4)。通过将进位信号分段压缩为单个比特，再在下一级通过零填充解压缩，显著减少了级间布线。

7.2 多模态乘法器

Clark 在 2020-2022 年间申请的多项专利 (US10,776,078B1、US11,042,360B1、US11,301,212B1)[31–33] 进一步解决了 MXM/VXM 切片中支持多种数值格式 (FP16、INT8、定点等) 的问题。传统方法通常为每种数据类型配置独立的乘法器阵列，导致面积浪费。Clark 的“多模态乘法器”通过可控反相器 (controlled inverters) 和选择电路 (select circuits)，使同一组物理乘法器硬件能够根据模式信号处理所有有符号/无符号组合。

更进一步，Clark 2021 专利提出了一种“共享累加”架构：在进行宽格式乘法 (如 FP16) 时使用整个乘法器阵列；在进行窄格式乘法 (如 INT8) 时，将阵列划分为多个独立的子乘法器，通过移位和拼接 (shift/concatenation) 将子结果组合到同一累加器中。这

种设计使 TSP 能够在不显著增加面积的情况下灵活支持混合精度推理，这对于现代神经网络中权重和激活值常常采用不同精度表示的场景至关重要。

7.3 数值精度与 TruePoint 定点累加

Werner 在 2022 年公开的专利申请 US2022/0075598A1[34] 提出了一种名为 TruePoint (TP) 的定点累加方案，用于提升 TSP 矩阵乘法的数值精度。传统 FP32 累加在每个乘加步骤后都进行浮点舍入，导致误差在长点积中累积。Werner 专利的方法是在一个宽位宽的定点累加器 (80-128 位) 中以定点格式累加所有部分积，仅在最终结果输出时才执行一次截断/格式转换。

该专利还结合了 Toom-Cook 分解技术来减少部分积的数量，进一步降低了硬件复杂度和延迟。由于 MXM 阵列中的点积长度可能达到 320 或更多，这种 “单点舍入” 策略相比传统的 “每步舍入” 能够显著提升数值稳定性，对于需要高精度推理的科学计算和金融应用具有重要意义。

7.4 平衡二叉树流归约结构

Candler 在 2025 年公开的专利申请 US2025/0103679A1[35] 改进了跨 SuperLane 的流归约 (Stream Reducing) 操作。在 TSP 中，部分聚合操作 (如 Softmax 中的求和、LayerNorm 中的均值计算) 需要将多个 SuperLane 的结果汇总到一个最终值。传统的 “菊花链”(daisy-chain) 结构虽然简单，但存在一个问题：越靠近链末端的节点，需要等待前面所有节点的聚合延迟累积，导致编译器必须为下游节点插入越来越多的延迟缓冲。

Candler 专利将菊花链替换为**平衡二叉树**结构 (图 8)。在二叉树中，聚合逻辑的延迟在每一层相互抵消，因此所有叶子节点所需的延迟对齐仅取决于树的深度 (对数级)，而非链长度 (线性级)。编译器只需插入固定周期的延迟缓冲 (1, 2, 4, 8 周期对应树的每一层)，即可实现所有 SuperLane 的同步归约。该结构被集成在 MXM 切片内部，简化了编译器调度并支持统一的标准化 SuperLane 单元设计。

7.5 基于算法的容错

Ross 在 2022 年授权的专利 US11,461,433B2[36] 为 TSP 引入了一种 “基于算法的容错”(Algorithm-Based Fault Tolerance, ABFT) 机制。该机制针对 MXM 中的矩阵乘法操作：在输入矩阵的行/列上计算子集校验和 (checksum)，然后在输出矩阵上验证这些校验和的关系。如果检测到单个元素错误，系统不仅可以发现错误，还可以定位到具体是哪个元素出错，并采取补救措施 (如提高电压重新计算或触发软件重放)。

ABFT 的优势在于它不依赖于传统的冗余硬件 (如三模冗余)，而是通过算法层面的少量额外计算实现容错。这使得 TSP 可以在保证可靠性的同时，将节省下来的晶体管用于提升峰值性能。该专利与 Ahmad 的热管理专利和 Baker 的故障管理专利共同构成了 TSP 的可靠性体系。



图 8: Candler 2025 专利 US2025/0103679A1 中的平衡二叉树流归约结构。相比菊花链基线，二叉树结构将对齐延迟从线性降至对数级。

8 压缩与模型优化

8.1 基于累积计数分布的权重解压

Ross 在 2021 年授权的专利 US10,938,412B2[37] 提出了一种硬件友好的神经网络权重解压方案。传统模型压缩方法 (如量化、剪枝、哈夫曼编码) 虽然能有效减小模型体积，但其解压逻辑往往过于复杂，难以在加速器的数据路径中实时完成。Ross 专利的方法使用 “累积计数分布”(Cumulative Count Distribution, CCD) 对权重进行编码，解压时只需通过查找表或简单的插值函数即可恢复原始权重值。

关键优势在于解压电路的极简性：CCD 函数可以通过小容量的 LUT(查找表) 或分段线性插值器实现，功耗和面积开销极低。因此，TSP 可以在从 SRAM 读取权重的同时实时完成解压，将压缩后的权重直接存储在有限的 SRAM 中，等效提升了可用内存容量。对于以权重存储为主要瓶颈的大语言模型 (LLM) 推理而言，这项技术具有直接的经济价值。

8.2 多路压缩算法

Ross 在 2023 年授权的专利 US11,856,226B2[38] 进一步提出了一种 “多路压缩” 方案，用于处理未压缩的激活值数据。该方案通过多轮迭代来逐步优化编码：第一轮收集数据统计并构建初始码本；后续轮次利用更精细的分布信息对数据进行重新编码，从而获得比单轮压缩更高的压缩率。解压路径仍然保持硬件简单性，使用小型查找表和基本算术运算即可在流水线中完成实时解压。

这种多路压缩特别适用于激活值这类统计特性随层变化的数据：编译器可以为模型的不同层选择不同的压缩码本，从而在全局范围内最大化压缩率。结合权重解压技术，TSP 系统可以在不增加物理 SRAM 的情况下支持更大规模的模型或更大的批处理尺寸。

8.3 查找表更新电路

Ross 在 2021 年授权的专利 US11,165,428B1[39] 关注了解压和激活函数计算中查找表 (LUT) 的更新机制。深度学习中的某些操作 (如 GELU、Swish 等激活函数) 最适合通过 LUT 实现，但 LUT 的内容可能需要在模型更新或精度调整时进行修改。Ross 专利披露了一种高效的 LUT 更新电路，支持在不中断正常计算的情况下对部分 LUT 条目进行热更新。这为 TSP 支持动态模型切换和在线学习提供了底层硬件基础。

9 批判性分析与研究空白

9.1 专利布局的系统性优势

通过对 48 项 Groq 专利的系统分析，可以清晰地识别出该公司在 AI 加速器领域的系统性知识产权布局。其专利战略呈现出三个显著特征：

首先，**层次分明、环环相扣**。从 Ross 2018 年的基础架构专利 (US11,263,129B1) 到 Abts 2025 年的 D2D 封装专利 (US2025/0173309A1)，Groq 构建了一个从晶体管级电路 (Clark 的 MAC 专利) 到机架级系统 (Abts 的 SSN 专利) 的完整专利金字塔。底层专利覆盖了正交数据/指令流、STREAM 寄存器、AGT 等核心机制；中间层专利覆盖了编译器调度、内存组织、多芯片同步；顶层专利则涵盖了封装、电源管理、负载均衡和系统软件。这种层次化布局使得竞争对手难以通过局部绕过设计来规避侵权。

其次，**软硬件协同保护**。Groq 不仅在硬件结构上申请了专利，还在 ISA 指令格式 (Abts 2025)、编译器调度算法 (Ross 系列、Jindel 2025)、以及软硬件接口规范 (Abts 2025) 上进行了广泛的知识产权覆盖。这意味着即使竞争对手能够设计出功能类似的硬件，也很可能因使用相同的编译器优化技术或 ISA 编码方式而落入 Groq 的专利网。

第三，**确定性计算作为统一主题**。几乎所有专利都围绕 “确定性” 这一核心概念展开：确定性执行使得编译器静态调度成为可能；确定性时序使得 HAC/SAC 同步和 SSN 无拥塞路由成为可能；确定性内存访问使得 DRAM 无需缓存即可作为近存计算内存成为可能。这种高度一致的技术叙事不仅增强了专利之间的相互支撑性，也向市场传递了 Groq 品牌的独特技术定位。

9.2 技术局限性与潜在风险

尽管 Groq 的专利组合令人印象深刻，但也存在值得注意的局限性和风险：

适用域限制。TSP 架构及其专利体系高度针对深度学习推理优化，尤其是大语言模型的解码 (Decoding) 阶段。对于训练任务 (需要频繁的权重更新和大规模的梯度同步)、稀疏计算 (如推荐系统中的嵌入查找)、以及动态计算图 (如存在数据依赖控制流的模型)，TSP 的确定性假设可能不再成立，专利价值也会相应降低。

SRAM 容量天花板。即使 Maheshwari 2025 专利将 DRAM 引入为近存计算内存，TSP 仍然面临一个根本性的物理约束：DRAM 的随机事务率远低于 SRAM，因此它只能用于存储访问模式高度规则且可预测的数据结构 (如权重)。对于访问模式不规则的 KV Cache 或动态张量，DRAM 的延迟将成为瓶颈。US12,260,118B2 专利虽然创造性地绕过了缓存层次，但并未从根本上解决容量-带宽-延迟之间的三角权衡。

编译复杂度的可扩展性。Jindel 2025 的晶格图像/KCA 框架在理论上解决了跨长操作链的全局优化问题，但随着模型规模继续增长 (万亿参数级别)，编译时间本身可能成为部署瓶颈。专利中虽然提到可以将操作链优化到 “10 或 20 层深”，但对于现代 LLM 中动辄数百层的 Transformer 结构，KCA 是否仍然能够保持多项式复杂度，专利并未提供

明确的实验证据。

多芯片扩展的物理极限。Abts 2025 的 SSN 专利声称可以扩展到 10,440 个芯片，但 Dragonfly 拓扑在超过一定规模后，全局链路的数量和长度将迅速增加，导致物理封装和信号完整性成为新的瓶颈。专利中对 10,440 芯片规模的描述更像是一种理论上限，而非已验证的工程实现。此外，随着芯片数量增加，HAC/SAC 同步的累积误差也可能成为长期稳定性的隐患，尽管 Thorson 专利通过多级树结构缓解了这一问题。

9.3 研究空白与未来方向

基于上述分析，以下几个方向可能成为学术界和工业界未来研究的重点：

混合确定性/非确定性架构。如何在保持 TSP 核心优势 (低延迟、可预测性) 的同时，有限度地支持动态行为 (如动态批处理、PagedAttention)？这需要在硬件中引入受控的轻量级动态调度机制，同时不破坏编译器的主导地位。

稀疏计算支持。当前 Groq 专利体系对稀疏矩阵运算的支持有限。对于具有高度稀疏性的图神经网络 (GNN) 或推荐模型，如何设计适合 TSP 功能切片架构的稀疏数据格式和稀疏矩阵-向量乘法 (SpMV) 加速器，是一个尚未充分探索的方向。

编译器-硬件协同的自动扩展。Ling 2024 的模型探索专利迈出了协同设计的第一步，但目前仍然需要大量人工参与。未来的研究方向可能是将神经网络架构搜索 (NAS) 与硬件架构搜索 (HAS) 进一步融合，实现从目标应用场景到最优 TSP 变体的端到端自动生成。

开放的编译器中间表示。Groq 的专利在 ISA 和编译器接口层面进行了广泛覆盖，但一个健康的生态系统需要开放的中间表示 (IR) 标准。类似于 CUDA 的 PTX 或 AMD 的 ROCm，TSP 生态是否需要一个公开文档化的、不侵犯核心专利的编译器 IR，是值得产业界讨论的问题。

10 结论

本文对 Groq 公司 48 项核心专利进行了系统性的技术分析与综述。研究表明，Groq 通过 “确定性计算” 和 “软件定义硬件” 两大设计哲学，构建了一套从晶体管到数据中心的完整专利护城河。在核心架构层面，功能切片、正交数据/指令流、STREAM 寄存器和 144 路 VLIW ISA 共同构成了 TSP 的物理基础；在编译器层面，静态调度、晶格图像/KCA 无内核编译、以及模型-硬件协同探索释放了确定性硬件的编程潜力；在系统层面，HAC/SAC 同步、软件调度网络 (SSN) 和 D2D 封装技术将 TSP 从单芯片扩展为可规模化的 AI 推理平台。

这些专利不仅在法律上保护了 Groq 的技术投资，也为计算机体系结构社区提供了一个珍贵的 “思想实验”：如果我们不受既有 CPU/GPU 范式的约束，重新设计一个专门面向深度学习推理的处理器，会做出怎样的选择？Groq 的答案——将复杂度从硬件

迁移到编译器、以确定性换取可预测性、以专用化换取极致效率——已经为 AI 加速器设计提供了重要的参考范式。

当然，TSP 架构并非没有局限。SRAM 容量的物理约束、编译复杂度的可扩展性、以及对非规则工作负载的适应能力，都是其未来演进中需要面对的挑战。随着 NVIDIA 等行业巨头开始将 Groq 的技术元素融入下一代产品中，DSA 与 GPGPU 架构的融合趋势将进一步加速。无论 Groq 作为独立公司的商业命运如何，其专利文献中所蕴含的体系结构创新，都将在 AI 计算的历史中留下深刻印记。

参考文献

[1] Dennis Abts, Jonathan Ross, et al. Think Fast: A Tensor Streaming Processor (TSP) for Accelerating Deep Learning Workloads. In *ISCA*, 2020.

[2] Dennis Abts, Garrin Kimmell, Andrew Ling, et al. A Software-Defined Tensor Streaming Multiprocessor for Large-Scale Machine Learning. In *ISCA*, pp. 567-580, 2022.

[3] Dennis Abts. The Groq Tensor Streaming Processor: Software-defined Scale-out Architecture. In *HotChips 34*, 2024.

[4] Jonathan Ross et al. Processor Architecture. US Patent 11,263,129 B1, Mar. 2022.

[5] Dennis Abts et al. Tensor Streaming Processor Architecture. US Patent 11,360,934 B1, Jun. 2022.

[6] Dennis Abts et al. Instruction Format and Instruction Set Architecture for Tensor Streaming Processor. US Patent 12,271,339 B2, Apr. 2025.

[7] Daniel Kurtz et al. Processor Instruction Dispatch Configuration. US Patent 12,175,287 B2, Dec. 2024.

[8] Dennis Abts et al. Die-to-Die Dense Packaging of Deterministic Streaming Processors. US Pub. 2025/0173309 A1, May 2025.

[9] Jonathan Ross et al. Predictive Model Compiler for Generating a Statically Scheduled Binary with Known Resource Constraints. US Patent 11,170,307 B1, Oct. 2021.

[10] Jonathan Ross et al. Processor Compiler for Scheduling Instructions to Reduce Execution Delay Due to Dependencies. US Patent 12,223,436 B2, Feb. 2025.

[11] Dennis Abts et al. Compiler Operations for Tensor Streaming Processor. US Patent 12,222,894 B2, Feb. 2025.

[12] Samir Jindel. Optimizing Instruction Scheduling and Memory Allocation Using Lattice Image Data Structure Optimizations. US Pub. 2025/0085943 A1, Mar. 2025.

[13] Andrew Ling et al. Processor Architecture and Model Exploration System for Deep Learning. US Pub. 2024/0020536 A1, Jan. 2024.

[14] Andrew Ling et al. Methodology to Generate Efficient Models and Architectures for Deep Learning. US Pub. 2024/0020537 A1, Jan. 2024.

[15] Dinesh Maheshwari. Deterministic Near-Compute Memory for Deterministic Processor and Enhanced Data Movement. US Patent 12,260,118 B2, Mar. 2025.

[16] Jonathan Ross. Loading Operands and Outputting Results from a Multi-Dimensional Array Using Only a Single Side. US Patent 11,392,535 B2, Sep. 2022.

[17] Jonathan Ross. Flattened Input Stream Generation for Convolution with Expanded Kernel. US Patent 11,455,370 B2, Sep. 2022.

[18] Jonathan Ross. Expanded Kernel Generation. US Patent 11,809,514 B2, Nov. 2023.

[19] Jonathan Ross. Data Structures with Multiple Read Ports. US Patent 11,875,874 B2, Jan. 2024.

[20] Gregory Thorson, Srivathsa Dhruvanarayan. Multichip Timing Synchronization Circuits and Methods. US Patent 11,474,557 B2, Oct. 2022.

[21] Dennis Abts et al. Software-Defined Tensor Streaming Multiprocessor for Large-Scale Machine Learning. US Patent 12,277,444 B2, Apr. 2025.

[22] Max Baker. Multichip Fault Management. US Patent 11,115,147 B2, Sep. 2021.

[23] Jonathan Ross. Friendly Cuckoo Hashing Scheme for Accelerator Cluster Load Balancing. US Pub. 2023/0333900 A1, Oct. 2023.

[24] Steven Dai. Permission Control via Data Redundancy in Deterministic Streaming System. US Patent 12,210,642 B2, Feb. 2025.

[25] Omar Ahmad. Power Management in Deterministic Tensor Streaming Processors. US Patent 12,248,357 B1, Mar. 2025.

[26] James Sproch. Clock Period Synthesis for Fine-Grain Power Management. US Pub. 2024/0385671 A1, Nov. 2024.

[27] Srinivasan Raghavan. Proactive Thermal Management of a Deterministic Processor. US Pub. 2024/0296069 A1, Sep. 2024.

[28] Srinivasan Raghavan. Power Management of a Power Regulator in a Processor During High-Current Events. US Pub. 2024/0248524 A1, Jul. 2024.

[29] James Sproch. Detecting Attacks on Power Supplies by Comparing Two Shift Registers. US Pub. 2024/0394418 A1, Nov. 2024.

[30] Michael Clark. Digital Circuit with Compressed Carry. US Patent 10,853,037 B1, Dec. 2020.

[31] Michael Clark. Multimodal Multiplier Systems and Methods. US Patent 10,776,078 B1, Sep. 2020.

[32] Michael Clark. Multiplier Circuitry for Multiplying Operands of Multiple Data Types. US Patent 11,042,360 B1, Jun. 2021.

[33] Michael Clark. Multimodal Digital Multiplication Circuits and Methods. US Patent 11,301,212 B1, May 2022.

[34] Patrick Werner. Systems and Methods for Numerical Precision in Digital Multiplier Circuitry. US Pub. 2022/0075598 A1, Mar. 2022.

[35] Forrest Candler. Balanced Binary Tree Structures for Stream Reducing Operations. US Pub. 2025/0103679 A1, Mar. 2025.

[36] Jonathan Ross. Error Correction in Computation. US Patent 11,461,433 B2, Oct. 2022.

[37] Jonathan Ross. Decompression of Model Parameters Using Functions Based Upon Cumulative Count Distributions. US Patent 10,938,412 B2, Mar. 2021.

[38] Jonathan Ross. Multi-Pass Compression of Uncompressed Data. US Patent 11,856,226 B2, Jan. 2023.

[39] Jonathan Ross. Circuits and Methods for Updating Lookup Tables. US Patent 11,165,428 B1, Oct. 2021.