Google Tensor Processing Unit 架构演进与生态分析：从脉动推理到光互连超算系统

Claude (AI Assistant)

2026 年 4 月 15 日

摘要

Google Tensor Processing Unit (TPU) 是近十年来最具影响力的领域专用架构 (DSA) 实例之一。自 2015 年第一代 TPU 在 Google 数据中心部署以来，其演进经历了从推理专精 (v1) 到训练扩展 (v2/v3) 再到超算级光互联 (v4) 的跃迁，并在 2024 至 2025 年以 Trillium (v6) 与 Ironwood (v7) 将规模与推理性能推向新高度。本文以 Jouppi 等人在 ISCA 2017 与 ISCA 2023 发表的官方披露、Norrie 等人在 IEEE Micro 2021 对 v2/v3 设计过程的回顾为核心资料，辅以 MLPerf 提交结果、Google 白皮书、第三方深度分析以及专利文献，系统梳理 TPU 各代的核心架构决策与性能数据，深入剖析 XLA 编译器协同设计、光路交换 (OCS) 拓扑重构、SparseCore 嵌入加速等关键创新，并批判性地审视其封闭生态对学术验证带来的方法论挑战。

1 引言

2013 年前后，深度学习推理任务在 Google 数据中心的计算需求呈指数级增长。Hennessy 与 Patterson 在 2019 年图灵奖演讲中提出的 “DSA 黄金时代” 论断，很大程度上正是以 TPU v1 所开启的大规模产业实践为背书的 [1]。与通用 CPU 和 GPU 相比，TPU v1 通过激进的领域裁剪 —— 移除缓存、分支预测、乱序执行与多线程等通用机制 —— 在 28 nm 工艺下以不到 331 mm^2 的裸片面积实现了 92 TOPS 的 INT8 峰值算力，并在实际生产负载中取得了相对 GPU 达 13 至 29 倍的性能优势。

然而，TPU 的故事并未停留在 “为一个固定负载打造一款 ASIC” 的层面。随后的 v2/v3 需要将架构扩展至训练场景，v4 则需要应对从卷积神经网络 (CNN) 到大规模语言模型 (LLM) 和深度推荐模型 (DLRM) 的负载剧变。这一演进过程恰好构成了一个天然实验：当 DSA 面对快速演变的上层算法时，它是通过 “硬改芯片” 还是 “软调系统” 来适应？TPU 的答案是两者并用 —— bfloat16、脉动阵列与 SparseCore 是芯片层面的硬决策，而光路交换拓扑、平台感知神经架构搜索 (PA-NAS) 与 Pathways 运行时则是系统层面的软适应。

本文的核心资料来源以三篇经过同行评审的论文为主轴：Jouppi 等人 [1] 在 ISCA 2017 首次系统披露了 TPU v1 的架构与实测性能；Norrie 等人 [2] 在 IEEE Micro 2021 从设计团队第一视角回顾了 v2/v3 的决策过程与取舍；Jouppi 等人 [3] 在 ISCA 2023 完整介绍了 TPU v4 的光路交换机 (OCS) 互联与 SparseCore。对于 2024 至 2025 年的 Trillium 与 Ironwood，目前仅有 Google 官方白皮书与博客文章 [4, 5]，本文将以审慎态度处理其性能宣称，并在第 7 节专门讨论这种 “资料不对称” 对学术综述的方法论影响。

2 TPU v1：面向推理的脉动阵列加速器

2.1 设计动机与极简主义哲学

TPU v1 的设计目标极为狭窄：加速已训练好的神经网络在数据中心的推理 (inference)。正是这一狭窄的目标使得架构师可以采取极端的极简主义。Jouppi 等人 [1] 明确指出，TPU v1 没有缓存、没有分支预测、没有乱序执行、没有多线程、没有地址合并。这些在通用处理器中被视为 “理所当然” 的特性，在 TPU v1 中被悉数剔除，原因在于它们消耗晶体管与能量以改善平均性能，但对于推理任务的第 99 百分位响应时间 (99th-percentile latency) 并无贡献，甚至会因非确定性行为而有害。

这种极简主义直接反映在裸片面积分布上。TPU v1 的数据路径占据了裸片面积的 67%，I/O 占 10%，而控制逻辑仅占 2%。相较之下，CPU 或 GPU 中的控制逻辑面积要大得多，设计复杂度也显著更高。这一设计哲学被称为 “用软件管理的确定性执行替代硬件动态调度”。

2.2 脉动阵列与矩阵乘法引擎

TPU v1 的核心计算单元是一片 256×256 的二维脉动阵列 (systolic array)，共 65536 个 8 位整数乘加单元 (MAC)。如图 1 所示，脉动阵列的基本原理是通过空间上的数据复用来减少内存访问：权重矩阵被预加载到阵列各单元后，激活向量从左侧逐列流入，部分和从上侧流入；每个单元执行乘加后将结果传递给下方单元。经过 256 个时钟周期，结果矩阵从底部依次流出。

这种数据流模式的核心优势在于极致的内存带宽效率：一旦权重被加载，整个矩阵乘法过程仅需从外部内存读取激活向量和写回结果向量，中间计算完全不依赖外部内存访问。这与 GPU 中频繁访问寄存器文件和共享内存的细粒度 SIMT 执行模型形成了鲜明对比。

在物理实现层面，TPU v1 采用 28 nm 工艺，芯片面积约 331 mm^2，功耗约 75 W。芯片上还包括 28 MiB 的软件管理片上 SRAM（称为 Unified Buffer）以及 PCIe Gen3 x8 接口。值得注意的是，片上内存采用编译器显式管理而非硬件缓存，这进一步消除了缓存未命中的不确定性。



图 1: 脉动阵列执行矩阵乘法的时空数据流示意图。权重沿对角线预分布，激活值从左向右流动，部分和从上向下累加。来源：June2, 2025

2.3 性能评估与 Roofline 分析

根据 Jouppi 等人 [1] 在 Google 数据中心六种生产级神经网络负载上的实测，TPU v1 展现出显著的性能与能效优势。如表 1 所示，与同期的 Intel Haswell CPU 和 NVIDIA K80 GPU 相比，TPU v1 在性能和能效方面均有数量级优势。

表 1: TPU v1 与同期 CPU/GPU 的性能与能效对比（相对 K80 GPU）

指标	**Haswell CPU**	**K80 GPU**	**TPU v1**
峰值算力 (INT8/FP32)	baseline	baseline	15–30× faster
性能/Watt	1/83×	1/29×	29× better
片上内存	8 MiB	8 MiB	28 MiB
MAC 单元数	baseline	2,496 (FP32)	65,536 (INT8)

Roofline 模型分析进一步揭示，TPU v1 的 ridge point（即计算受限与内存受限的分界点）约为 1350 MACs/byte，远高于同期通用处理器。这意味着 TPU v1 在大量工作负载上能够更充分地利用其峰值算力。Jouppi 等人还提出了一个有趣的 “丰饶推论” (Cornucopia Corollary) 来修正 Amdahl 定律：即便对巨大资源的利用率不高，只要该资源足够廉价，仍然可以获得高性价比的性能。

然而，TPU v1 也存在显著局限。首先是能耗的比例性 (proportional power) 较差：在仅 10% 负载时，TPU v1 仍消耗峰值功率的 88%。其次是训练场景完全不支持（无反

向传播所需的读写能力），扩展性也受限于 PCIe 协处理器的形态。这些局限直接催生了 v2/v3 的设计需求。

3 TPU v2/v3：从推理到训练的惊险一跃

3.1 设计约束与“快速上市”策略

TPU v2 和 v3 的设计面临与 v1 截然不同的约束。Norrie 等人 [2] 回顾道，设计团队将目标明确分为“必须做好” (first bucket) 和“足够好” (second bucket) 两档：

- 必须做好：快速构建、高性能、可扩展、对新负载开箱即用、成本可控；
- 足够好：芯片面积效率、双核共享 HBM 的优雅性、版图利用率等。

这一策略反映了实际工程中的时间与人员约束。例如，为了加速设计进度，团队故意简化了双核共享 HBM 的控制器，容忍了不够高效的芯片版图，并使用 FIFO 来简化 XLA 编译器的调度。这种“先上市后优化”的工程哲学，与学术研究中常见的“追求最优解”形成了有趣的对照。

3.2 关键架构变革

从 v1 到 v2/v3 的核心改造包括四个方面：

1. 精度格式：bfloat16 的首次大规模部署

TPU v2 引入了 bfloat16 (BF16) 格式，其指数位与 FP32 相同（8 位），但尾数减少至 7 位。这一决策的关键优势在于无需 loss scaling 即可直接替代 FP32 训练，同时硬件面积和能耗均优于 IEEE FP16。Norrie 等人指出，bfloat16 的决策后来被 v4 及整个业界广泛继承，是影响最深远的单一格式选择。

2. 内存系统：DDR3 到 HBM 的跃迁

TPU v1 使用低带宽的 DDR3，而 v2/v3 引入了高带宽内存 (HBM)。以 v3 为例，HBM 带宽相比 v1 提升了约 20 倍，这极大缓解了大规模训练中的内存墙问题。每颗 v2/v3 芯片包含两个 TensorCore，共享 32 GiB（v2）或 32 GiB（v3，但 HBM 提速 30%）的 HBM。

3. 可编程向量单元 (VPU)

TPU v1 使用固定功能的数据通路来执行激活函数，而 v2/v3 将其替换为可编程的向量处理单元 (VPU)。这使得新出现的神经网络操作（如各种归一化层、注意力机制）可以通过软件更新获得支持，而无需修改硬件。

4. 芯片间互联 (ICI) 与 2D Torus 拓扑

TPU v2 引入了 Inter-Core Interconnect (ICI)，v3 将其扩展并形成了二维环面 (2D torus) 拓扑。v3 的 pod 规模可达 1024 颗芯片，在多个生产应用上实现了近线性的加速比。这一扩展能力使 TPU 首次具备了训练大型语言模型的潜力。

3.3 TPU v3 作为“中期增强版”

TPU v3 被团队称为“mid-life kicker”：在同为 16 nm 工艺下，通过翻倍 MXU 规模、提频 30%、HBM 提速 30%、扩展 pod 至 1024 芯片，实现了约 2 倍的峰值性能提升。这种在一代工艺内通过架构微调获得显著增益的策略，后来在半导体行业中并不罕见，但 Google 的坦诚披露 —— 特别是承认部分设计妥协是为了赶进度 —— 在学术论文中较为少见。

4 TPU v4：光路交换重构超算互联

4.1 从静态 Torus 到动态光互连

TPU v4 是 Google 第五代 DSA、第三代超算系统，其最引人注目的创新是引入了光路交换机 (Optical Circuit Switch, OCS)。Jouppi 等人 [3] 指出，OCS 的成本仅占整个系统的 $< 5\%$，功耗仅占 $< 3\%$，却带来了八项关键优势：可扩展性、可用性、模块化、更高性能、更低功耗、简化调度、更快部署和增强安全性。

如图 2 所示，TPU v4 的一个机架 (rack) 由 $4 \times 4 \times 4 = 64$ 颗芯片组成三维环面立方体；64 个这样的机架通过 OCS 互联，构成一个包含 4096 颗芯片的完整 pod。OCS 可以在毫秒级动态重构互联拓扑，允许用户根据应用需求选择标准 3D torus、twisted torus 或其他新颖形状。



图 2: TPU v4 的 $4 \times 4 \times 4$ 三维环面机架拓扑。64 颗芯片在一个立方体内通过 ICI 互联，形成超算系统的基本物理单元。来源：Jouppi et al., ISCA 2023

OCS 相比传统电子分组交换（如 Infiniband）的优势在于：MEMS 微镜的光路切换能耗远低于电子开关，且无需复杂的分组路由逻辑。Jouppi 等人明确指出，若将 TPU v4 的 OCS 和 ICI 替换为 Infiniband，不仅会增加成本和功耗，还会降低性能。

4.2 SparseCore：嵌入层的专用加速器

TPU v4 的裸片上集成了一颗 SparseCore，这是一颗专门用于加速嵌入 (embedding) 操作的数据流处理器。如图 3 所示，SparseCore 包含一个序列器、分发单元、16 个 scVPU tile、本地 SPMem bank、以及 DMA/Sort/Sparse Reduce/Fork/Concat 等专用功能单元。



图 3: TPU v4 SparseCore 架构框图。红色为控制流，紫色为数据流，黑色为数据通路。来源：Jouppi et al., ISCA 2023

SparseCore 的惊人之处在于其投入产出比：仅占裸片面积和功耗的约 5%，却能在 DLRM 等嵌入密集型负载上带来 5× 至 7× 的加速。这使得嵌入表可以放置在 128 TiB 的物理内存中的任意位置，从根本上解决了大规模推荐系统中的嵌入瓶颈。TPU v4 的 bisection bandwidth 按 $N^{2/3}$ 增长，相比 v3 的 $N^{1/2}$ 显著改善了大规模扩展时的通信效率。

4.3 性能、能效与碳足迹

部署于 2020 年的 TPU v4 相比 v3 单芯片性能提升 2.1 倍，能效提升 2.7 倍。完整 pod（4096 芯片）的整体速度提升近 10 倍。在 LLM 训练任务上，TPU v4 能够实现约 60% 的峰值 FLOPS 利用率。

更具争议性的是能效和碳足迹的比较。Jouppi 等人宣称，部署在 Google 高能效数据中心中的 TPU v4，相比部署在典型本地数据中心中的同类 DSA，可节约 2× 至 6× 的能耗，运营期 CO_2e 排放降低约 20×。然而，这一比较混合了加速器能效与数据中心 PUE 及电力结构（Google 数据中心约 90% 无碳电力）两个变量，难以单独归因于 TPU 架构本身。我们应在第 7 节对此保持批判性审视。

5 TPU v6 (Trillium) 与 v7 (Ironwood)：推理时代的回归与放大

5.1 Trillium：训练与推理的双重飞跃

2024 年 12 月发布的 Trillium (TPU v6) 是 Google 宣称的 “迄今最强 AI 加速器”，被用于训练 Gemini 2.0 [4]。根据 Google 官方白皮书，Trillium 相比前代 v5e 的主要提升包括：

- 训练性能提升 $> 4\times$，推理吞吐提升最高 $3\times$；
- 能效提升 67%，单芯片峰值算力提升 $4.7\times$；
- HBM 容量翻倍，支持 host offloading；
- 第三代 SparseCore，嵌入密集型模型性能提升 $2\times$。

Trillium 在大规模扩展上表现突出：在 12 个 pod（3072 芯片）的部署中实现了 99% 的弱扩展效率，在 24 个 pod（6144 芯片）上预训练 GPT-3 175B 模型时仍保持 94% 的扩展效率。此外，Trillium 可借助 Jupiter 网络结构扩展至超过 10 万颗芯片。

然而，这些数据全部来自 Google 内部基准测试，缺乏独立第三方（如 MLPerf 提交中完整的可比配置）的验证。特别是在 “每美元训练性能提升 2.5 倍” 这一宣称中，价格因素与硬件性能被紧密耦合，难以剥离分析。

5.2 Ironwood：专为推理而生的第七代 TPU

2025 年 3 月发布的 Ironwood (TPU v7) 标志着 TPU 战略向推理的明确回归。Google 将其定位为首款 “purpose-built for inference” 的 TPU，面向 “会思考的 AI 模型”（如 Gemini 2.5 的 reasoning 任务）[5]。

Ironwood 的关键规格令人印象深刻：

- 单芯片 192 GB HBM（前代的 6 倍），带宽 7.37 TB/s；
- 片间互联 1.2 TBps；
- Pod 规模可达 9216 液冷芯片，整体 FP8 算力 42.5 Exaflops；
- 能效为 Trillium 的 2 倍。

从架构演进的角度看，Ironwood 代表了在 v4 超算互联能力基础上的 “推理放大”：巨大的单芯片内存容量使其能够容纳更大规模的模型或更长的上下文，而液冷和超高密度的 pod 配置则针对大规模在线推理服务进行了优化。这与 Anthropic 在 2025 年与 Google 签署的史上最大 TPU 采购协议 —— 计划 2027 年扩展至 100 万颗 Trillium/Ironwood —— 形成了战略呼应 [6]。

5.3 规模部署与 Jupiter 网络

Trillium 和 Ironwood 的规模化离不开 Google 的 Jupiter 数据中心网络结构。Jupiter 提供 13 Petabits/s 的对分带宽，使得单一分布式训练作业可以跨越数十万颗加速器。这一“超算即服务”的模式，与 NVIDIA 的 DGX SuperPOD 形成了直接竞争。

6 软件栈、专利布局与横向对比

6.1 XLA、JAX 与 Pathways：编译器-硬件协同设计

TPU 的高能效不仅来自硬件，更来自软硬件协同设计。XLA (Accelerated Linear Algebra) 编译器在 TPU 生态中扮演核心角色：它在编译阶段静态分析计算图，将操作映射到脉动阵列的特定数据流模式，并显式管理 CMEM/VMEM/SMEM 等片上内存的分配与调度。

如图 4 所示，现代 TPU 芯片（以 v4 为例）包含两个 TensorCore，每个 TensorCore 内有四个 MXU（脉动阵列）、VPU、VMEM、Scalar Unit 和 SMEM。XLA 编译器需要精确地将矩阵乘法映射到 MXU，将逐元素操作映射到 VPU，并安排 DMA 在 HBM 与片上内存之间的数据搬运。



图 4: TPU v4 单芯片与单 TensorCore 架构框图。芯片级包含 HBM 和两个共享 CMEM 的 TensorCore；TensorCore 级包含 MXU、VPU、Scalar Unit 和各级片上内存。来源：June2, 2025

June2 的分析 [7] 指出，TPU 的设计哲学依赖一个关键假设：绝大多数运算都可以被表达为适配脉动阵列的形式。在深度学习领域，矩阵乘法确实占据了计算主体，因此

这一假设基本成立。然而，这也意味着 TPU 对动态形状、稀疏结构和自定义算子的支持天然弱于 GPU。当输入张量形状变化时，JAX 的 JIT 函数需要重新编译并缓存，这在处理动态填充或变长序列时会造成显著开销。

Pathways 是 Google 为超大规模分布式计算设计的运行时系统，它支持跨数十万颗芯片的单一计算图执行。Ironwood 的发布进一步强调了 Pathways 与 TPU 硬件的深度集成。

6.2 专利布局：开放论文与收敛专利的反差

与大量公开的顶会论文形成鲜明对比的是，Google 在核心 TPU 硬件架构上的美国专利布局相对稀疏，呈现出 "论文开放、专利收敛" 的策略。根据最新的专利分析，七项高相关度专利的分布如下：

- **脉动阵列旋转数据**（US20160342893A1，Google）：Ross 等人提出的卷积核旋转机制，将 CNN 计算映射到脉动阵列；
- **神经架构搜索控制器**（US20230368024A1，Google）：Zoph 等人的 NAS 控制器专利；
- **分层分解搜索空间的 NAS**（US12293276B2，Google）：Tan 等人的 MobileNet 搜索空间专利；
- **MEMS 光电路交换开关**（US11506884B2，Molex）：Hu 等人的 MEMS OCS 专利，是 TPU v4 光互连的物理基础；
- **BFLOAT16 算术指令**（US20230069000A1，Intel）：Intel 主导的 bfloat16 指令集专利；
- **可重构脉动阵列编译器优化**（US20250028786A1，SambaNova）：SambaNova 在数据流 stationary 模式选择上的编译器专利。

这一专利分布揭示了两个重要事实：首先，Google 直接持有的核心硬件专利仅覆盖脉动阵列数据旋转和 NAS 算法，而 bfloat16 和 OCS 等关键技术分别由 Intel 和 Molex 掌控；其次，编译器层面的数据流调度专利开始被 SambaNova 等新兴厂商补充，预示着 DSA 竞争的战场正在从硬件向软件-编译器栈转移。

6.3 与 NVIDIA GPU 的批判性对比

TPU 与 NVIDIA GPU 代表了 AI 加速器的两种根本不同的设计哲学。表 2 总结了当前代产品（Trillium v6e vs H100）的关键规格对比。

Crosley 的决策框架 [6] 指出，TPU 在以下场景具有明显经济优势：大规模 LLM 训练、高批量推理、推荐系统、JAX/TensorFlow 原生工作负载。而 GPU 在以下场景仍不可替代：需要 CUDA 定制内核的研究实验、PyTorch 原生且依赖大量第三方库的项目、多云部署需求、以及小规模原型开发。

值得注意的是，2025 年已有多个实际迁移案例支持 TPU 的经济性：Midjourney 将

表 2: TPU v6e 与 NVIDIA H100 的关键规格对比（基于公开资料）

指标	TPU v6e (8-chip)	NVIDIA H100 NVL (4-GPU)
峰值算力	7,344 TFLOPS	6,682 TFLOPS
HBM 容量	256 GB	376 GB
TDP (估算)	∼300W/芯片	700W/GPU
扩展规模	4,096+ 芯片 (pod)	256 GPU (SuperPOD)
编程模型	JAX/TensorFlow/XLA	CUDA/PyTorch/TensorFlow
云上可用性	GCP 独占	多云/本地

图像生成推理从 GPU 迁移至 TPU v6e 后，月度支出从 210 万美元降至 70 万美元（降幅 65%）; Anthropic 签署了 Google 史上最大 TPU 采购协议。然而，这些案例大多来自与 Google 有战略合作的客户，独立第三方的大规模基准对比仍然稀缺。

7 批判性讨论：成就、代价与未解张力

7.1 资料不对称与方法论的局限

撰写 TPU 综述面临的最大挑战是学术验证的 “资料不对称”。Jouppi 2017、Norrie 2021 和 Jouppi 2023 三篇论文经过了严格的同行评审，是可靠的学术来源。然而，对于 2024 年后的 Trillium 和 Ironwood，目前仅有 Google 官方博客和白皮书，缺乏独立的第三方基准测试、详细的微架构披露和完整的功耗数据。

这意味着我们对 TPU 最新代际的讨论，不可避免地带有 “基于宣称” 的色彩。作为学术综述，我们必须在每个结论前标注其证据强度：是经过同行评审的实测数据，还是厂商的市场宣称？本文已尽量区分这两类来源，但读者在引用最新数据时应保持审慎。

7.2 封闭生态的长短期权衡

TPU 的封闭性是另一把双刃剑。一方面，Google 通过控制从芯片设计、制造、数据中心、网络结构到编译器、框架、模型的全栈，实现了极致的垂直优化。这种 “端到端控制” 是 TPU 能够在特定负载上超越通用 GPU 的关键原因。另一方面，TPU 仅在 Google Cloud 上可用（on-premise 销售仍处于早期阶段），这意味着：

- 用户面临严重的供应商锁定风险；
- 研究者难以在 Google 生态系统之外独立复现 TPU 上的结果；
- 框架支持上，JAX 虽与 TPU 深度整合，但 PyTorch/XLA 的成熟度仍落后于原生 CUDA。

Wongpanich 等人 [8] 提出的 ML Productivity Goodput (MPG) 指标，虽然是评估大规模 ML 集群效率的重要方法论贡献，但其基于 Google 内部 TPU 舰队的实证数据

同样无法被外部独立验证。

7.3 脉动阵列与稀疏性、动态性的张力

TPU 的脉动阵列架构在稠密矩阵乘法上表现出色，但对稀疏矩阵和不规则数据流的支持天然受限。随着混合专家模型 (MoE) 和动态推理（如 chain-of-thought reasoning）的兴起，如何在脉动阵列上高效支持稀疏性和动态形状，成为 TPU 面临的长期架构挑战。Ironwood 虽然通过巨大的单芯片内存缓解了部分问题，但并未从根本上改变脉动阵列的计算范式。

7.4 能效宣称的归因问题

Jouppi 2023 中 20× 碳排放降低的宣称，混合了加速器能效、数据中心 PUE 和电力结构三个因素。将这一成就完全归因于 TPU 架构是不严谨的。类似地，Ironwood“能效为 Trillium 2 倍” 的宣称，也未公开具体的测试负载、测量方法和环境条件。在缺乏这些细节的情况下，跨代际、跨厂商的能效比较应被视为初步估算而非定论。

8 结论

Google TPU 从 2015 年部署至今的十年演进，为领域专用架构 (DSA) 的设计提供了宝贵的工程经验与理论启示。本文系统梳理了 TPU 各代的架构演进：

TPU v1 通过极简主义的脉动阵列设计，在数据中心推理场景中实现了相对于同期 CPU/GPU 数量级的性能与能效优势，确立了 “用确定性执行替代动态调度” 的 DSA 设计范式。

TPU v2/v3 在 “快速上市” 的工程约束下，成功将 TPU 从推理加速器扩展为训练平台。bfloat16、HBM、ICI 互联和可编程 VPU 的引入，为后续的大规模模型训练奠定了基础。

TPU v4 代表了 AI 加速器架构的重大飞跃。光路交换 (OCS) 技术使 4096 芯片的超算互联拓扑可以动态重构，SparseCore 以极低的面积代价解决了嵌入密集型负载的瓶颈。这是 “芯片创新 + 系统创新” 协同发力的典范。

TPU v6 (Trillium) 与 v7 (Ironwood) 将规模与推理性能推向新高度，但在学术验证层面面临资料不对称的挑战。其巨大的单芯片内存、液冷高密度 pod 和 Jupiter 网络，标志着 Google 在 “超算即服务” 市场上的全力竞争。

在软件生态方面，XLA 编译器与 TPU 的协同设计是其实现高能效的关键，但也带来了对动态形状和自定义算子支持不足的问题。专利布局分析揭示了 Google“论文开放、专利收敛” 的策略，以及 AI 加速器竞争正在向编译器-软件栈转移的趋势。

展望未来，TPU 面临的未解张力包括：脉动阵列对稀疏性和动态推理的适应、封闭生态与开放研究之间的平衡、以及厂商宣称与独立验证之间的鸿沟。这些问题不仅关乎

TPU 自身的演进，也将深刻影响整个 AI 加速器领域的发展轨迹。

参考文献

[1] Norman P. Jouppi, Cliff Young, Nishant Patil, David Patterson, Gaurav Agrawal, Raminder Bajwa, Sarah Bates, Suresh Bhatia, Nan Boden, Al Borchers, Rick Boyle, Pierre luc Cantin, Clifford Chao, Chris Clark, Jeremy Coriell, Mike Daley, Matt Dau, Jeffrey Dean, Ben Gelb, Tara Vazir Ghaemmaghami, Rajendra Gottipati, William Gulland, Robert Hagmann, C. Richard Ho, Doug Hogberg, John Hu, Robert Hundt, Dan Hurt, Julian Ibarz, Aaron Jaffey, Alek Jaworski, Alexander Kaplan, Harshit Khaitan, Daniel Killebrew, Andy Koch, Naveen Kumar, Steve Lacy, James Laudon, James Law, Diemthu Le, Chris Leary, Zhuyuan Liu, Kyle Lucke, Alan Lundin, Gordon MacKean, Adriana Maggiore, Maire Mahony, Kieran Miller, Rahul Nagarajan, Ravi Narayanaswami, Ray Ni, Kathy Nix, Thomas Norrie, Mark Omernick, Narayana Penukonda, Andy Phelps, Jonathan Ross, Matt Ross, Amir Salek, Emad Samadiani, Chris Severn, Gregory Sizikov, Matthew Snelham, Jed Souter, Dan Steinberg, Andy Swing, Mercedes Tan, Gregory Thorson, Bo Tian, Horia Toma, Erick Tuttle, Vijay Vasudevan, Richard Walter, Walter Wang, Eric Wilcox, and Doe Hyun Yoon. In-Datacenter Performance Analysis of a Tensor Processing Unit. pages 1–12. ACM, 2017.

[2] Thomas Norrie, Nishant Patil, Doe Hyun Yoon, George Kurian, Sheng Li, James Laudon, Cliff Young, Norman Jouppi, and David Patterson. The Design Process for Google's Training Chips: TPUv2 and TPUv3. *IEEE Micro*, 41(2):56–63, 2021.

[3] Norm Jouppi, George Kurian, Sheng Li, Peter Ma, Rahul Nagarajan, Lifeng Nai, Nishant Patil, Suvinay Subramanian, Andy Swing, Brian Towles, Clifford Young, Xiang Zhou, Zongwei Zhou, and David A Patterson. TPU v4: An Optically Reconfigurable Supercomputer for Machine Learning with Hardware Support for Embeddings. pages 1–14. ACM, 2023.

[4] Google. Google Trillium TPUv6 General Availability, 2024.

[5] Google Cloud. Google Ironwood TPU Inference Architecture. 2025.

[6] Blake Crosley. Google TPU vs NVIDIA GPU Infrastructure Decision Framework, 2025.

[7] 2 June. TPU Deep Dive, 2025.

[8] Arissa Wongpanich. Google TPU Fleet Efficiency ML Productivity Goodput. *arXiv.org*, 2025.