

前 言

本书是为配合华中科技大学电子技术课程组编、康华光任主编的《电子技术基础(数字部分)》(第五版)教材而编写的配套辅导书。书中对教材各章的课后习题作了全面的解答,对教材每章的主要内容、基本公式进行了归纳,并给出了一些具有代表性的经典考题解析。本书将是各大中专院校电子类专业学生的重要参考书,也有助于电子技术基础课程的教师进行教学,同时也有利于相关工程技术人员及各类自学人员学习。

本书在对习题的解答过程中,除了有传统辅导书的解题过程外,还对大部分具有代表性的习题给出了知识点窍、逻辑推理。知识点窍简明扼要的点出了题中涉及的核心知识点,让学生清楚的了解出题者的意图;而逻辑推理则注重引导学生思维,旨在培养学生科学的思维方法,掌握答题的思维技巧。

本书在编写过程中,参考了华中科技大学电子技术课程组编、康华光任主编的《电子技术基础(数字部分)》(第五版)一书,并借鉴了书中部分插图,在此深表感谢。

由于编者水平有限及编写时间仓促,不妥之处在所难免,希望广大读者不吝批评、指正。

编者

2006年8月

目 录

第1章 数字逻辑基础	1
知识点归纳	1
经典考题解析	3
教材同步习题全解	4
第2章 逻辑代数与硬件描述语言基础	12
知识点归纳	12
经典考题解析	14
教材同步习题全解	15
第3章 逻辑门电路	27
知识点归纳	27
经典考题解析	31
教材同步习题全解	33
第4章 组合逻辑电路	54
知识点归纳	54
经典考题解析	55
教材同步习题全解	57
第5章 锁存器和触发器	118
知识点归纳	118
经典考题解析	123
教材同步习题全解	129
第6章 时序逻辑电路的分析与设计	148
知识点归纳	148
经典考题解析	149
教材同步习题全解	167
第7章 存储器、复杂可编程器件和现场可编程门阵列	217
知识点归纳	217



电子技术基础(数字部分)辅导及习题全解

经典考题解析	219
教材同步习题全解	224
第8章 脉冲波形的变换与产生	234
知识点归纳	234
经典考题解析	239
教材同步习题全解	246
第9章 数模与模数转换器	259
知识点归纳	259
经典考题解析	261
教材同步习题全解	268

第1章 数字逻辑基础

知识点归纳

1. 模拟信号和数字信号

(1) 模拟信号

模拟信号是时间连续、幅值也连续的物理量。周期性模拟信号的基本参数有频率 f 或周期 $T=1/f$ 、幅值、有效值等。

(2) 数字信号

在数字电路中常用二进制数字量化连续变化的模拟信号,这种二进制数是用二值数字逻辑中的数字 1 和 0 来表示。

数字信号在时间上和数值上都是离散的,常用逻辑 0 和逻辑 1 表示,即采用二值数字逻辑(数字逻辑)表示。

在电路中常用逻辑电平来表达,数字逻辑与逻辑电平间的关系如表 1.1 表示。

表 1.1 数字逻辑与逻辑电平间的关系

电压/V	二值逻辑	电 平
3.5~5V	1	H(高电平)
0~1.5V	0	L(低电平)

(3) 数字波形

数字波形是逻辑电平对时间的图形表示,其主要参数有周期 T (频率 f)、脉冲宽度 t_w 、占空比 q 、上升时间 t_r 、下降时间 t_f 等。

脉冲波形的脉冲宽度用 t_w 表示,它表示脉冲的作用时间。

占空比表示脉冲宽度 t_w 占整个周期 T 的百分数,常用下式来表示:

$$q(\%) = \frac{t_w}{T} \times 100\%.$$

2. 数制及任意 R 进制数与十进制数之间的转换

(1) 十进制

十进制数用十个数码,“逢十进一”。十进制数的表达式内 $N_{10} = \sum K_i \times 10^i$, 式中 K_i 为基数



“10”的第 i 次幂的系数。

(2) 二进制

二进制数用两个数码“0”和“1”，“逢二进一”。二进制数的表达式为 $N_2 = \sum_{i=-\infty}^{\infty} K_i \times 2^i$ ，式中 K_i 为基数“2”的第 i 次幂的系数。

二进制数常用数字波形表示，波形一般用按时间轴方向画出每位二进制数的波形构成的一串脉冲序列表示。

(3) 八进制

八进制数用 8 个数码：0、1、2、3、4、5、6、7，“逢八进一”。八进制数的表达式为 $N_8 = \sum_{i=-\infty}^{\infty} K_i \times 8^i$ ，式中 K_i 为基数“8”的第 i 次幂的系数。

(4) 十六进制

十六进制数用 16 个数码：0、1、2、3、4、5、6、7、8、9、A(10)、B(11)、C(12)、D(13)、E(14)、F(15)，“逢十六进一”。十六进制数的表达式为 $N_{16} = \sum_{i=-\infty}^{\infty} K_i \times 16^i$ ，式中 K_i 为基数“16”的第 i 次幂的系数。

(5) 不同数制间的相互转换

1) 十、二进制之间的转换

十进制数转换为二进制数：将十进制数的整数部分每除以一次 2，根据余数得到二进制数的一位，如此连续除以 2 直到商为 0，由所有余数可得二进制数的整数部分；将十进制数的小数部分乘以 2，取其个位数为二进制数小数点后一位数，以后将十进制小数每次除去上次所得积中个位数连续乘以 2，直到满足误差要求进行“四舍五入”为止，得到二进制数小数点后各位数，这样即可完成十进制数转换为二进制数。

2) 其他进制转换为十进制

利用进制的定义表达式的求和公式即可得到对应的十进制数。

3) 十六进制、八进制和二进制间的转换

① 二进制转换为十六进制 将二进制数中以小数点为中心向两边每 4 位分组，各组 4 位二进制数用一位十六进制数代替即可得到相应的十六进制数。

② 二进制转换为八进制 将二进制数以小点为中心向两边每 3 位分组，各组 3 位二进制数用一位八进制数代替即可。

③ 十六进制转换为二进制 将每位十六进制数用 4 位二进制数代替即可。

④ 八进制转换为二进制 将每位八进制数用 3 位二进制数代替即可。

3. 常用的编码

BCD 码是一种用 4 位二进制数来表示 0~9 这十个十进制数的编码。常用的 BCD 码有 8421BCD、5421BCD、余 3BCD 码等。注意余 3BCD 码是一种无权码，所有 BCD 码都存在六组禁用码组。

格雷码是一种循环码。所有的格雷码都具有两个特点，一是相邻性，即相邻两码组之间仅有一位不同；另一特点是循环性，即最后的码组与第一码组也相邻。

4. 基本逻辑运算

与、或、非是逻辑代数中三种基本运算,由它们可以组成各种复杂的逻辑运算,如与非、或非、与或非、异或、同或等。表 1.2 中给出了几种常用的逻辑运算图形及其真值表。

表 1.2 常用逻辑运算图形符号及其真值表

逻辑运算 逻辑符号 AB		与运算 $L=A \cdot B$	或运算 $L=A+B$	非运算 $L=\bar{A}$	与非运算 $L=\overline{A \cdot B}$	或非运算 $L=\overline{A+B}$	异或运算 $L=\bar{A}B+\bar{A}\bar{B}$	同或运算 $L=AB+\bar{A}\bar{B}$
0	0	0	0	1	1	1	0	1
0	1	0	1	1	1	0	1	0
1	0	0	1	0	1	0	1	0
1	1	1	1	0	0	0	0	0

经典考题解析

例 把十进制小数 0.39 转换成二进制小数。

- (1) 要求误差不大于 2^{-7} ;
- (2) 要求误差不大于 0.2%。

【解】 (1) 要求误差不大于 2^{-7} , 只需保留至小数点后 7 位, 计算过程如下:

$$\begin{aligned}
 0.39 \times 2 &= 0.78 \cdots 0 \\
 0.78 \times 2 &= 1.56 \cdots 1 \\
 0.56 \times 2 &= 1.12 \cdots 1 \\
 0.12 \times 2 &= 0.24 \cdots 0 \\
 0.24 \times 2 &= 0.48 \cdots 0 \\
 0.48 \times 2 &= 0.96 \cdots 0 \\
 0.96 \times 2 &= 1.92 \cdots 1
 \end{aligned}$$

因此 $(0.39)_{10} \approx (0.0110001)_2$

(2) 由于 $\frac{1}{2^9} = \frac{1}{512} < 0.2\%$, 因此要求误差不大于 0.2%, 只需保留至小数点后 9 位。

接(1)的计算过程有:

$$\begin{aligned}
 0.92 \times 2 &= 1.84 \cdots 1 \\
 0.84 \times 2 &= 1.68 \cdots 1
 \end{aligned}$$



因此 $(0.39)_D \approx (0.011000111)_B$

教材同步习题全解

1.1 数字电路与数字信号

1.1.1 试以表 1.1.1 所列的数字集成电路的分类为依据,指出下列 IC 器件属于何种集成度器件:(1)微处理器;(2)计数器;(3)加法器;(4)逻辑门;(5)4 兆位存储器。

表 1.1.1 数字集成电路的分类

分类	门的个数	典型集成电路
小规模	最多 12 个	逻辑门、触发器
中规模	12~99	计数器、加法器
大规模	100~9 999	小型存储器、门阵列
超大规模	10 000~99 999	大型存储器、微处理器
甚大规模	10^6 以上	可编程逻辑器件、多功能专用集成电路

【解题过程】 (1)、(5)属于超大规模;(2)、(3)属于中规模;(4)属于小规模。

1.1.2 一数字信号的波形如图题 1.1.2 所示,试问该波形所代表的二进制数是什么?



图题 1.1.2


【知识点窍】 数字信号波形低电平表示“0”,高电平表示“1”。

【逻辑推理】 图题 1.1.2 中 1、3、6、8 位为低电平,表示“0”;2、4、5、7 位为高电平,表示“1”。

【解题过程】 该波形代表的二进制数为 0101101。

1.1.3 试绘出下列二进制数的数字波形,设逻辑 1 的电压为 5V,逻辑 0 的电压为 0V。

(1)001100110011 (2)0111010 (3)1111011101



图解 1.1.3

【知识点窍】 数字波形的表示方法。

【逻辑推理】 “0”用低电平表示,“1”用高电平表示,即可得到数字波形。

【解题过程】 根据题目要求,可画出 3 个二进制数波形如图解 1.1.3(a)、(b)、(c),其中高电平为 5V,低电平为 0V。

1.1.4 一周期性数字波形如图题 1.1.4 所示,试计算:(1)周期;(2)频率;(3)占空比。



图题 1.1.4

【知识点窍】 占空比 $q(\%) = \frac{t_w}{T} \times 100\%$


【解题过程】 因为图题 1.1.4 所示为周期性数字波,所以两个相邻的上升沿之间持续的时间为周期, $T = 10 \text{ ms}$

频率为周期的倒数, $f = \frac{1}{T} = \frac{1}{0.01 \text{ s}} = 100 \text{ Hz}$ 。

占空比为高电平脉冲宽度与周期的百分比, $q = \frac{1 \text{ ms}}{10 \text{ ms}} \times 100\% = 10\%$

1.2 数制

1.2.1 一数据波形如图题 1.2.1 所示,时钟频率为 4 kHz,试确定:(1)它所表示的二进制数;(2)串行方式传送 8 位数据所需要的时间;(3)以 8 位并行方式传送数据时需要的时间。



图题 1.2.1

【知识点窍】 二进制数据从一处传输到另一处,可以采用串行的方式或并行的方式。

【解题过程】 该波形所代表的二进制数为 00101100。

时钟周期 $T = \frac{1}{f} = \frac{1}{4 \text{ kHz}} = 2 \text{ ms}$

传送 8 位数据所需要的时间 $t = 0.25 \text{ ms} \times 8 = 2 \text{ ms}$

并行方式需要的时间 $t = 0.25 \text{ ms}$

1.2.2 将下列十进制数转换为二进制数、八进制数、十六进制数和 8421BCD 码(要求转换误差不大于 2^{-4}):

(1)43 (2)127 (3)254.25 (4)2.718

【知识点窍】 十进制-二进制转换:

$(A)_D = (B_H B_{H-1} \cdots B_1 B_0 B_{-1} B_{-2} \cdots B_{-L})_B, B_i = 1 \text{ 或 } 0 (i = -L, \cdots, H)$

$$= B_H \times 2^H + B_{H-1} \times 2^{H-1} + \cdots + B_1 \times 2 + B_0 + B_{-1} \times \frac{1}{2} + B_{-2} \times \left(\frac{1}{2}\right)^2 + \cdots + B_{-L} \times \left(\frac{1}{2}\right)^L$$



电子技术基础(数字部分)辅导及习题全解

此即整数转换法——除基取余法,小数转换法——乘基取整法。

二进制-八进制转换:以小数点为中心,向左、向右每三个二进制位对应一个八进制,位数不够补“0”,则其对应的数即为八进制的值。

二进制-十六进制转换:类似二进制-八进制转换,但是每四个二进制位对应一个十六进制位。

8421BCD码:每四位二进制数表示一个十进制数即可。

【逻辑推理】 先将要求转换数转换成二进制,既有整数又有小数部分的数可分别按“除基取余”和“乘基取整”法转换成相应的二进制数再合并,然后转换成八、十六进制。BCD码可直接由十进制转换。

【解题过程】 (1)十进制-二进制转换:

$(43)_{10} = (101011)_2$,其计算过程如图解 1.2.2(a)。类似地, $(127)_{10} = (1111111)_2$,

(b) $(254.25)_{10} = (11111110.01)_2$,其小数部分计算过程如图解 1.2.2

(c) $(2.718)_{10} = (10.10110111)_2$,其小数部分计算过程如图解 1.2.2

由(1)的结论:

$$(2)(43)_{10} = (\underbrace{101}_5 : \underbrace{011}_3)_2 = (53)_{10}$$

$$(254.25)_{10} = (\underbrace{11}_3 : \underbrace{111}_7 : \underbrace{110}_6 : \underbrace{010}_2)_2 = (376.2)_{10}$$

$$(127)_{10} = (\underbrace{1}_1 : \underbrace{111}_7 : \underbrace{111}_7)_2 = (177)_{10}$$

$$(2.718)_{10} = (\underbrace{10}_2 : \underbrace{101}_5 : \underbrace{101}_5 : \underbrace{110}_6)_2 = (2.56)_{10}$$

$$(3)(43)_{10} = (\underbrace{10}_2 : \underbrace{1011}_B)_2 = (2B)_{16}$$

$$(127)_{10} = (\underbrace{111}_7 : \underbrace{1111}_F)_2 = (7F)_{16}$$

$$(254.25)_{10} = (\underbrace{1111}_F : \underbrace{1110}_E : \underbrace{0100}_4)_2 = (FE.4)_{16}$$

$$(2.718)_{10} = (\underbrace{10}_2 : \underbrace{1011}_B : \underbrace{0111}_7)_2 = (2.B7)_{16}$$

$$(4)(43)_{10} = (\underbrace{0100}_1 : \underbrace{0011}_3)_{BCD}$$

$$(127)_{10} = (\underbrace{0001}_1 : \underbrace{0010}_2 : \underbrace{0111}_7)_{BCD}$$

2	43	 1	↑ 低位
2	21	 1	
2	10	 0	
2	5	 1	
2	2	 0	
2	1	 1	
	0		↑ 高位

(a)

图解 1.2.2

积的整数部分

	0.25		↑ 高位
×	2		
	0.5	 0	
×	2		
	1.0	 1	↓ 低位

(b)

图解 1.2.2(续)

积的整数部分

	0.718		↑ 高位
×	2		
	0.436	 1	
×	2		
	0.872	 0	
×	2		
	0.744	 1	
×	2		
	0.488	 1	
×	2		
	0.976	 0	
×	2		
	0.952	 1	
×	2		
	0.904	 1	
×	2		
	0.808	 1	↓ 低位

(c)

图解 1.2.2(续)

$$(254.25)_D = (\underbrace{0010}_2 : \underbrace{0101}_5 : \underbrace{0100}_4, \underbrace{0010}_2 : \underbrace{0101}_5)_{BCD}$$

$$(2.718)_D = (\underbrace{0010}_2, \underbrace{0111}_7 : \underbrace{0001}_1 : \underbrace{1000}_8)_{BCD}$$

要求转换误差不大于 2^{-4} , 则转换为二进制时, 要保留至小数点后四位之后。因此, 以上转换误差符合要求。

1.2.3 将下列二进制数转换为十六进制数:

(1) $(101001)_B$ (2) $(11.01101)_B$

【知识点窍】 二进制数与十六进制数的对应转换。

【解题过程】

(1) $(10 : 1001)_B = (29)_{16}$ (2) $(11.0110 : 1000)_B = (3.68)_{16}$

1.2.4 将下列十进制数转换为十六进制数:

(1) $(500)_D$ (2) $(59)_D$ (3) $(0.34)_D$ (4) $(1002.45)_D$

【知识点窍】 十进制数与十六进制数的对应转换。

【解题过程】

(1) $(500)_D = (1F4)_{16}$, 其计算过程如图解 1.2.4(a);

(2) $(59)_D = (3B)_{16}$, 其计算过程类似(1);

(3) $(0.34)_D = (0.570A)_{16}$, 计算过程如图解 1.2.4(b)。

16	500	...	$4=(4)_{16}$	↑ 低位 ↓ 高位
16	31	...	$15=(F)_{16}$	
16	1	...	$1=(1)_{16}$	
	0			

(a)

	0.34	积的整数部分		
×	16			
	0.44	 5=(5) ₁₆	↑ 高位 ↓ 低位	
×	16			
	0.04	 7=(7) ₁₆		
×	16			
	0.64	 0=(0) ₁₆		
×	16			
	0.24	 10=(A) ₁₆		

(b)

图解 1.2.4

转换误差校核: $(0.570A)_{16} = 5 \times 16^{-1} + 7 \times 16^{-2} + 10 \times 16^{-3} = 0.3399$

(4) $(1002.45)_D = (1002)_D + (0.45)_D = (3EA)_{16} + (0.7333)_{16} = (3EA.7333)_{16}$

其计算过程如图解 1.2.4(c)和(d)。

16	1002	...	$10=(4)_{16}$	↑ 低位 ↓ 高位
16	62	...	$14=(E)_{16}$	
16	3	...	$3=(3)_{16}$	
	0			

(c)

	0.45	高位		
×	16			
	0.20	 7=(7) ₁₆	↑ 高位 ↓ 低位	
×	16			
	0.20	 3=(3) ₁₆		
×	16			
	0.20	 3=(3) ₁₆		
×	16			
	0.20	 3=(3) ₁₆		

(d)

图解 1.2.4(续)



电子技术基础(数字部分)辅导及习题全解

因此,转换误差校核为整数、小数两部分。又因为整数部分无误差,小数部分误差校核:

$$(0.45)_D = 7 \times 16^{-1} + 3 \times 16^{-2} + 3 \times 16^{-3} + 3 \times 16^{-4} = 0.449997$$

1.2.5 将下列十六进制数转换为二进制数:

$$(1)(23F.45)_H$$

$$(2)(A040.51)_H$$

【知识点窍】 十六进制数与二进制数的对应转换。

$$\text{【解题过程】 } (1)(23F.45)_H = (\underbrace{0010}_2 : \underbrace{0011}_3 : \underbrace{1111}_F : \underbrace{0100}_4 : \underbrace{0101}_5)_B$$

$$(2)(A040.51)_H = (\underbrace{1010}_A : \underbrace{0000}_0 : \underbrace{0100}_4 : \underbrace{0000}_0 : \underbrace{0101}_5 : \underbrace{0001}_1)_B$$

1.2.6 将下列十六进制数转换为十进制数:

$$(1)(103.2)_H$$

$$(2)(A45D.0BC)_H$$

【逻辑推理】 可由十六进制数按权展开的公式来直接求解。

$$\text{【解题过程】 } (1)(103.2)_H = 1 \times 16^2 + 3 \times 16^1 + 2 \times 16^0 = (259.125)_D$$

$$(2)(A45D.0BC)_H = 10 \times 16^3 + 4 \times 16^2 + 5 \times 16^1 + 13 \times 16^0 + 11 \times 16^{-1} + 12 \times 16^{-2} \\ \approx (42077.0459)_D$$

1.3 进制数的算术运算

1.3.1 写出下列二进制数的原码、反码和补码:

$$(1)(+1110)_B \quad (2)(+10110)_B \quad (3)(-1110)_B \quad (4)(-10110)_B$$

【解题过程】 二进制数为正数时,其原码、反码与补码相同;二进制数为负数时,将原码的数值位逐位求反(即得到反码),然后在最低位加1得到补码。所以:

$$(1)A_{\text{原}} = A_{\text{反}} = A_{\text{补}} = 1110$$

$$(2)A_{\text{原}} = A_{\text{反}} = A_{\text{补}} = 10110$$

$$(3)A_{\text{原}} = 11110, A_{\text{反}} = 10001, A_{\text{补}} = 10010$$

$$(4)A_{\text{原}} = 110110, A_{\text{反}} = 101001, A_{\text{补}} = 101010$$

1.3.2 写出下列有符号二进制数补码所表示的十进制数:

$$(1)0010111$$

$$(2)11101000$$

【知识点窍】 带符号二进制数补码或反码的最高位为符号位,正数为0,负数为1

【解题过程】 二进制数的最高位为符号位。最高位为0,为1表示负数。

$$(1)0010111 \text{ 为正数,所以 } (010111)_B = (23)_D。$$

(2)11101000 为负数的补码,首先将其两次求补还原为有符号的二进制数 $(-0011000)_B$,再转换为十进制数为 $(-24)_D$ 。

1.3.3 试用8位二进制补码计算下列各式,并用十进制数表示结果:

$$(1)12+9 \quad (2)11-3 \quad (3)-29-25 \quad (4)-120+30$$

【知识点窍】 进行二进制补码的加法运算时,要让两个二进制数补码的符号位对齐。

【解题过程】

$$(1)(12+9)_{\text{补}} = (12)_{\text{补}} + (9)_{\text{补}} \\ = 00001100 + 00001001 = 00010101$$

求出 $(00010101)_{\text{补}}$ 的十进制数为 21。

$$(2)(11-3)_{\text{补}} = (11)_{\text{补}} + (-3)_{\text{补}}$$

$$=00001011+11111101$$

$$=00001000$$

上述加法过程,将最高位的 1 舍弃。十进制数为 8。

$$(3)(-29)_{\text{补}}+(-25)_{\text{补}}=11001010$$

十进制数为(-54)

$$(4)(-120+30)_{\text{补}}=(-120)_{\text{补}}+(30)_{\text{补}}$$

$$=10001000+00011110$$

$$=10100110$$

将 10100110 求反补得到有符号的二进制数(10110110)_B,再转换成十进制数为(-90)。

1.4 二进制代码

1.4.1 将下列十进制数转换为 8421BCD 码:

$$(1)43 \quad (2)127 \quad (3)254.25 \quad (4)2.718$$

【解题过程】 见题 1.2.2。

1.4.2 将下列数码作为自然二进制数或 8421BCD 码时,分别求出相应的十进制数。

$$(1)10010111 \quad (2)100010010011 \quad (3)00101001001 \quad (4)10000100.10010001$$

【知识点窍】 二进制:把二进制数按权展开成多项式和的形式,再把各位的权与该位上的数码相乘,最后求和即得相应的十进制数。

8421BCD-十进制:由小数点向左、向右,每 4 位二进制数表示 1 位十进制数。

【解题过程】

$$(1)(10010111)_{\text{B}}=1 \times 2^7+1 \times 2^2+1 \times 2^1+1 \times 2^0=(151)_{\text{D}}$$

$$(1001:0111)_{\text{BCD}}=(97)_{\text{D}}$$

$$(2)(100010010011)_{\text{B}}=1 \times 2^{11}+1 \times 2^7+1 \times 2^4+1 \times 2^1+1 \times 2^0=(2195)_{\text{D}}$$

$$(1000:1001:0011)_{\text{BCD}}=(893)_{\text{D}}$$

$$(3)(000101001001)_{\text{B}}=1 \times 2^8+1 \times 2^6+1 \times 2^3+1 \times 2^0=(329)_{\text{D}}$$

$$(0001:0100:1001)_{\text{BCD}}=(149)_{\text{D}}$$

$$(4)(10000100.10010001)_{\text{B}}=1 \times 2^7+1 \times 2^2+1 \times 2^{-1}+1 \times 2^{-4}+1 \times 2^{-8}=(132.56640625)_{\text{D}}$$

$$(10000100.10010001)_{\text{BCD}}=(94.91)_{\text{D}}$$

1.4.3 试用十六进制数写出下列字符的 ASCII 码的表示:

$$(1)+ \quad (2)@ \quad (3)\text{you} \quad (4)43$$

【知识点窍】

表 1.4.3 ASCII 码

$b_3b_2b_1b_0$	$b_7b_6b_5b_4$							
	000	001	001	001	100	101	110	111
0000	NUL	DLE	SP	0	@	P		p
0001	SOH	DC1	!	1	A	Q	a	q
0010	STX	DC2	"	2	B	R	b	r



续表


$b_3b_2b_1b_0$	$b_7b_6b_5$							
	000	001	001	001	100	101	110	111
0011	ETX	DC3	#	3	C	S	c	s
0100	EOT	DC4	\$	4	D	T	d	t
0101	ENQ	NAK	%	5	E	U	e	u
0110	ACK	SYN	&	6	F	V	f	v
0111	BEL	ETB	'	7	G	W	g	w
1000	BS	CAN	(	8	H	X	h	x
1001	HT	EM	)	9	I	Y	i	y
1010	LF	SUB	*	:	J	Z	j	z
1011	VT	ESC	+	;	K	[	k	{
1100	FF	FS	.	<	L	\	l	
1101	CR	GS	-	=	M	]	m	}
1110	SO	RS	.	>	N	^	n	~
1111	SI	US	/	?	O	_	o	DEL

【解题过程】 首先根据表 1.4.3, 查出每个字符所对应的二进制表示 ASCII 码, 然后将二进制码转换为十六进制数表示。

- (1) “+”的 ASCII 码为 0101011, 则对应的十六进制数为 2B;
- (2) @的 ASCII 码为 1000000, 对应的十六进制数为 40H;
- (3) you 的 ASCII 码为 1111001, 1101111, 1110101, 对应的十六进制数分别为 79, 6F, 75;
- (4) 43 的 ASCII 码为 0110100, 011011, 对应的十六进制数分别为 34, 33。

1.6 逻辑函数及其表示方法


1.6.1 在图题 1.6.1 中, 已知输入信号 A、B 的波形, 画出各门电路输出 L 的波形。



图题 1.6.1

【知识点窍】 与、或、非是逻辑运算中的三种基本运算,其他的逻辑运算可以由这三种基本运算构成。

【解题过程】 在图题 1.6.1(a)中,只要与非门的输入有 0,输出就为 0;输入全为 1 时,输出为 1。所以,得到 L 的波形如图解 1.6.1(a)所示。



图解 1.6.1

如图题 1.6.1(b)所示实际是异或门,两个输入信号相同时,输出为 0,否则为 1,得到输出 L 的波形如图解 1.6.1(b)所示。



请读者注意：本书在编写过程中，参考了国内外许多优秀的教材和有关文献，在此一并致谢。

第2章 逻辑代数与硬件描述语言基础

知识点归纳

1. 逻辑代数

逻辑代数是分析和设计逻辑电路的数学工具。一个逻辑问题可用逻辑函数来描述，逻辑函数可用真值表、逻辑表达式、卡诺图和逻辑图表达，这四种表达方式各具特点，可根据需要选用。

(1) 逻辑代数的基本公式(如表 3.1 所示)

表 3.1 常用的逻辑代数基本公式

名称	基本公式	对偶式
0-1 律	$1 \cdot A = A$	$0 + A = A$
	$0 \cdot A = 0$	$1 + A = 1$
	$A + \bar{A} = 1$	$A \cdot \bar{A} = 0$
	$A + A = A$	$A \cdot A = A$
	$\bar{\bar{A}} = A$	
结合律	$A + (B + C) = (A + B) + C$	$A(BC) = (AB)C$
交换律	$A + B = B + A$	$AB = BA$
分配律	$A + BC = (A + B)(A + C)$	$A(B + C) = AB + AC$
吸收律	$A + AB = A$	$A(A + B) = A$
	$A + \bar{A}B = A + B$	$A(\bar{A} + B) = AB$
反演律 (摩根定律)	$\overline{A \cdot B \cdot C} = \bar{A} + \bar{B} + \bar{C}$	$\overline{\bar{A} + \bar{B} + \bar{C}} = A \cdot B \cdot C$
常用 恒等式	$AB + \bar{A}C + BC = AB + \bar{A}C$	$(A + B)(\bar{A} + C)(B + C) = (A + B)(\bar{A} + C)$
	$AB + \bar{A}C + BCD = AB + \bar{A}C$	$(A + B)(\bar{A} + C)(B + C + D) = (A + B)(\bar{A} + C)$

(2) 逻辑代数的基本规则

1) 代入规则。任何一个含有变量 A 的等式，如果将所有出现 A 的位置都代以一个逻辑函数式，则等式仍然成立。

2) 反演规则。对于任何一个逻辑函数式 F ，若将其中所有的与(·)换成或(+)，或(+)换成与

第2章 逻辑代数与硬件描述语言基础

($\cdot$), “1”换成“0”, “0”换成“1”, 原变量换成反变量, 反变量换成原变量, 并保持原先的逻辑优先级, 则得到一个新的函数式为原函数 F 的反函数 $\bar{F}$ (非函数)。

3) 对偶规则。对于任何一个逻辑函数式 F , 若将其中所有的与($\cdot$)换成或($+$), 或($+$)换成与($\cdot$), “1”换成“0”, “0”换成“1”, 并保持原先的逻辑优先级, 则得到一个新的函数式 F' , F' 称为原函数 F 的对偶式, 而 F 与 F' 互为对偶式。当某个逻辑恒等式成立时, 则其对偶式也成立。

(3) 辑函数的表示方法

逻辑函数可以用真值表、卡诺图、逻辑函数表达式、逻辑图等方式表示。这些方法之间可以相互转换。例如若采用不同的器件去实现同一逻辑函数的功能时, 其逻辑电路图不同, 则所对应的逻辑函数表达式也不相同。

同一逻辑函数可以有多种形式的表达式, 常用的有五种:


与或式、或与式、与非-与非(简作与非)式、或非-或非(简称或非)式、与或非式。

最小项表达式也称标准与或式, 是指与或式中每个与项均为每小项; 最大项表达式也称标准或非式, 是指或与式中每个项均为最大项。这两种标准式均与真值表、卡诺图一一相对应, 因此具有唯一性。

(4) 辑函数表达式形式的变换

在同一逻辑函数的多种表达式形式中, 与或式和或与式是两种最基本的形式, 有了这两种基本式, 通过逻辑变换(采用代数法或卡诺图法均可)便可得到形式的表达式。

基本变换过程如下:



(5) 逻辑函数的化简

1) 代数化简法

运用逻辑代数的基本公式、定理消去表达式中的多余项和多余变量, 以求得最简表达式。

主要方法: 并项法、吸收法、消去法和配项法。

2) 卡诺图化简法

适用于五变量以内的逻辑函数, 化简时应注意以下几点:

- ① 任何一个卡诺图只包含 2^n 个方格;
- ② 最简的原则: 用最少的卡诺图覆盖所有的 1 格(或 0 格), 每个选中的卡诺图应最大;
- ③ 合并 0 格的原则与 1 格相同, 但合并 0 格写或项时应注意: 或项由卡诺图所对应的无变化的变量非组成, 即当变量取值为 0 时应写原变量, 取值为 1 时应写反变量;

④ 对于包含无关项的逻辑函数, 化简时应充分利用无关项的灵活性, 使函数式化为最简, 并不是所有的无关项都必须覆盖;

⑤ 卡诺图除了用来化简逻辑函数外, 还可以用来实现两个逻辑函数式之间的逻辑运算, 即只要将两个卡诺图中相应的方格作与或、异或等逻辑运算就可以了。



2. 硬件描述语言基础

HDL 是一种以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示更复杂的数字逻辑系统所完成的逻辑功能(即行为)。计算机对 HDL 的处理包括两个方面:逻辑仿真和逻辑综合。用 HDL 设计数字系统是当今的一种趋势。

经典考题解析

例 分析如图 2.1 所示逻辑电路,其中, A, B 为输入变量, $S_0 \sim S_3$ 为控制变量。写出电路的逻辑函数表达式,列出真值表,并指出电路的逻辑功能。




图 2.1

【解】 (1) 根据给定的逻辑电路,写出输出函数表达式:

$$F = \overline{S_0} \overline{A} \overline{B} \cdot S_1 \overline{A} B \cdot S_2 A \overline{B} \cdot S_3 A B = S_0 \overline{A} \overline{B} + S_1 \overline{A} B + S_2 A \overline{B} + S_3 A B$$

(2) 列出真值表。将控制变量 $S_3 S_2 S_1 S_0$ 的 16 种取值组合代入 F 的函数表达式中,可得到 16 种输出函数,如表 2.1 所示。

表 2.1 函数输出表

$S_3 S_2 S_1 S_0$	F	功 能	$S_3 S_2 S_1 S_0$	F	功 能
0 0 0 0	1	常 1 函数	1 0 0 0	$A+B$	或函数
0 0 0 1	$\overline{A} \overline{B}$	与非函数	1 0 0 1	$A \oplus B$	异或函数
0 0 1 0	$A + \overline{B}$	比较函数	1 0 1 0	A	等 A 函数
0 0 1 1	$\overline{B}$	否 B 函数	1 0 1 1	$\overline{A} \overline{B}$	禁止 A 函数
0 1 0 0	$\overline{A} + B$	比较函数	1 1 0 0	B	等 B 函数
0 1 0 1	$\overline{A}$	否 A 函数	1 1 0 1	$\overline{A} B$	禁止 B 函数
0 1 1 0	$A \oplus B$	同或函数	1 1 1 0	AB	与函数
0 1 1 1	$\overline{A + B}$	或非函数	1 1 1 1	0	常 0 函数

教材同步习题全解

2.1 逻辑代数

2.1.1 用真值表证明下列恒等式:

(a) $(A \oplus B) \oplus C = A \oplus (B \oplus C)$

(b) $(A+B)(A+C) = A+BC$

(c) $\overline{A \oplus B} = \overline{A} \overline{B} + AB$

【知识点窍】二逻辑函数 $F=G \Leftrightarrow F, G$ 的真值表相同。

【逻辑推理】按题意,分别作出等式两边的逻辑并系式的真值表,并观察它们是否相同,相同则意味着等式成立。

【解题过程】(a)将逻辑恒等式 $(A \oplus B) \oplus C = A \oplus (B \oplus C)$ 列出真值表,如表解 2.1.1(a)所示。

表解 2.1.1(a)

A	B	C	$(A \oplus B)$	$(B \oplus C)$	$(A \oplus B) \oplus C$	$A \oplus (B \oplus C)$
0	0	0	0	0	0	0
0	0	1	0	1	1	1
0	1	0	1	1	1	1
0	1	1	1	0	0	0
1	0	0	1	0	1	1
1	0	1	1	1	0	0
1	1	0	0	1	0	0
1	1	1	0	0	1	1

则 $(A \oplus B) \oplus C = A \oplus (B \oplus C)$ 得证。

(b)将逻辑恒等式 $(A+B)(A+C) = A+BC$ 列写真值表,如表解 2.1.1(b)所示。

表解 2.1.1(b)

A	B	C	$A+B$	$A+C$	BC	$(A+B)(A+C)$	$A+BC$
0	0	0	0	0	0	0	0
0	0	1	0	1	0	0	0
0	1	0	1	0	0	0	0
0	1	1	1	1	1	1	1
1	0	0	1	1	0	1	1
1	0	1	1	1	0	1	1
1	1	0	1	1	0	1	1
1	1	1	1	1	1	1	1



则 $(A+B)(A+C)=A+BC$ 得证。

(c) 将逻辑恒等式 $A \oplus B = \overline{A}B + A\overline{B}$ 列写真值表, 如表解 2.1.1(c) 所示。

表解 2.1.1(c)

A	B	$A \oplus B$	$\overline{A}B$	AB	$\overline{A} \oplus \overline{B}$	$\overline{A}B + AB$
0	0	0	1	0	1	1
0	1	1	0	0	0	0
1	0	1	0	0	0	0
1	1	0	0	1	1	1

则 $\overline{A} \oplus \overline{B} = \overline{A}B + AB$ 得证。

2.1.2 写出三变量的摩根定理表达式, 并用真值表验证其正确性。

【知识点窍】 三变量的摩根定理表达式为: $\overline{A+B+C} = \overline{A} \cdot \overline{B} \cdot \overline{C}$, $\overline{ABC} = \overline{A} + \overline{B} + \overline{C}$

【解题过程】 按 A、B、C 所有可能的取值情况列出真值表, 如表解 2.1.2 所示。将表中第 3 列和第 4 列进行比较、第 5 列和第 6 列进行比较, 可见等式两边的真值表完全相同, 故等式成立。

表解 2.1.2 摩根定理的证明

A	B	C	$\overline{A}$	$\overline{B}$	$\overline{C}$	$\overline{A+B+C}$	$\overline{A} \cdot \overline{B} \cdot \overline{C}$	ABC	$\overline{A} + \overline{B} + \overline{C}$
0	0	0	1	1	1	$\overline{0+0+0}=1$	1	$\overline{0 \cdot 0 \cdot 0}=1$	1
0	0	1	1	1	0	$\overline{0+0+1}=0$	0	$\overline{0 \cdot 0 \cdot 1}=1$	1
0	1	0	1	0	1	$\overline{0+1+0}=0$	0	$\overline{0 \cdot 1 \cdot 0}=1$	1
0	1	1	1	0	0	$\overline{0+1+1}=0$	0	$\overline{0 \cdot 1 \cdot 1}=1$	1
1	0	0	0	1	1	$\overline{1+0+0}=0$	0	$\overline{1 \cdot 0 \cdot 0}=1$	1
1	0	1	0	1	0	$\overline{1+0+1}=0$	0	$\overline{1 \cdot 0 \cdot 1}=1$	1
1	1	0	0	0	1	$\overline{1+1+0}=0$	0	$\overline{1 \cdot 1 \cdot 0}=1$	1
1	1	1	0	0	0	$\overline{1+1+1}=0$	0	$\overline{1 \cdot 1 \cdot 1}=0$	0

2.1.3 用逻辑代数定律证明下列等式:

(1) $A + \overline{A}B = A + B$

(2) $ABC + A\overline{B}C + AB\overline{C} = AB + AC$

(3) $A + A\overline{B}\overline{C} + \overline{A}CD + (\overline{C} + \overline{D})E = A + CD + E$

【知识点窍】 常用的逻辑代数的基本公式和以下常用公式:

$$A + AB = A$$

$$AB + A\overline{B} = A$$

$$AB + \overline{A}C + BC = AB + \overline{A}C$$

【逻辑推理】 可利用上述公式简化等式左边得到右边的结果, 则实现证明过程。

【解题过程】 (1) $A + \overline{A}B = A(1+B) + \overline{A}B$

$$= A + AB + \overline{A}B$$

$$= A + B(A + \overline{A})$$

第2章 逻辑代数与硬件描述语言基础

$$=A+B$$

$$\begin{aligned}(2) ABC + A\bar{B}C + AB\bar{C} &= AB(C + \bar{C}) + A\bar{B}C \\ &= AB + A\bar{B}C \\ &= A(B + \bar{B}C) \\ &= A(B + C) \\ &= AB + AC\end{aligned}$$

$$(3) A + A\bar{B}\bar{C} + \bar{A}CD + (\bar{C} + \bar{D})E = A(1 + \bar{B}\bar{C}) + \bar{A}CD + \bar{C}\bar{D} \cdot E$$

$$\text{由于} \quad 1 + \bar{B}\bar{C} = 1,$$

因此

$$\text{上式} = A + \bar{A}CD + \bar{C}\bar{D} \cdot E$$

由于

$$A + \bar{A}CD = A + CD$$

因此

$$\text{上式} = A + CD + \bar{C}\bar{D} \cdot E$$

因此

$$CD + \bar{C}\bar{D} \cdot E = CD + E$$

因此

$$\text{上式} = A + CD + E$$

2.1.4 用代数法化简下列各式:

$$(1) AB(BC + A)$$

$$(2) (A + B)(A\bar{B})$$

$$(3) \overline{ABC}(B + \bar{C})$$

$$(4) \overline{A\bar{B} + ABC + A(B + A\bar{B})}$$

$$(5) \overline{AB + A\bar{B} + \bar{A}B + A\bar{B}}$$

$$(6) \overline{(A + B) + (\bar{A} + \bar{B}) + (\bar{A}\bar{B})(A\bar{B})}$$

$$(7) \overline{\bar{B} + ABC + \bar{A}\bar{C} + \bar{A}\bar{B}}$$

$$(8) \overline{\bar{A}\bar{B}\bar{C} + A\bar{B}C + ABC + A + B\bar{C}}$$

$$(9) \overline{ABC\bar{D} + ABD + BC\bar{D} + ABCD + B\bar{C}}$$

$$(10) \overline{AC + \bar{A}BC + \bar{B}C + AB\bar{C}}$$

【知识点窍】 逻辑代数的基本公式。

【逻辑推理】 运用基本公式,逐步化简直至最简形式。

【解题过程】 (1) $AB(BC + A) = ABC + AB = AB$

$$(2) (A + B)(A\bar{B}) = AA\bar{B} + BA\bar{B} = A\bar{B}$$

$$\begin{aligned}(3) \overline{ABC}(B + \bar{C}) &= (A + \bar{B} + \bar{C})(B + \bar{C}) \\ &= AB + AC + B\bar{B} + \bar{C}\bar{B} + \bar{C}B + \bar{C} \\ &= AB + AC + B\bar{B} + \bar{C}\end{aligned}$$

$$\text{由于} \quad \bar{C} + \bar{C}A = \bar{C}, B\bar{B} = 0$$

于是

$$\text{上式} = AB + \bar{C}$$

$$(4) \overline{A\bar{B} + ABC + A(B + A\bar{B})} = \overline{A(\bar{B} + BC) + A(B + A)}$$



由于
于是

$$A + \overline{A}B = A + B$$

$$\text{上式} = \overline{A(B+C)} + AB + A$$

由于
于是

$$A + \overline{A}B = A + B$$

$$\text{上式} = \overline{A + \overline{B}C} + A$$

由于
于是

$$\overline{A \cdot B} = \overline{A} + \overline{B}$$

$$\text{上式} = 1 + B\overline{C} = 0$$

$$\begin{aligned} (5) \overline{AB} + A\overline{B} + \overline{AB} + \overline{AB} &= \overline{A(B+B)} + \overline{A(B+B)} \\ &= \overline{A+A} = \overline{1} = 0 \end{aligned}$$

$$\begin{aligned} (6) (\overline{A+B}) + \overline{A+B} + (\overline{AB})(\overline{AB}) &= \overline{AB} + \overline{A\overline{B}} + (A+B) \cdot (\overline{A+B}) \\ &= \overline{B} + A\overline{A} + \overline{A\overline{B}} + AB + \overline{BB} \end{aligned}$$

由于
于是

$$A\overline{A} = B\overline{B} = 0, \overline{B} + \overline{A\overline{B}} = \overline{B}(1 + \overline{A}) = \overline{B}$$

$$\text{上式} = \overline{B} + AB$$

由于

$$\text{上式} = \overline{A+B} = \overline{AB}$$

$$\begin{aligned} (7) \overline{B} + ABC + \overline{AC} + \overline{AB} &= \overline{B} + AC + \overline{AC} + \overline{AB} \\ &= \overline{B} + 1 + \overline{AB} \\ &= 1 \end{aligned}$$

$$\begin{aligned} (8) \overline{ABC} + A\overline{BC} + ABC + A + B\overline{C} &= \overline{ABC} + ABC + A\overline{BC} + A + B\overline{C} \\ &= 1 + A(\overline{BC} + 1) + B\overline{C} \\ &= 1 + A + B\overline{C} = 1 \end{aligned}$$

由于 $A + \overline{A}B\overline{C} = A + \overline{B}\overline{C}$
于是

$$\text{上式} = A + \overline{B}\overline{C} + \overline{B}\overline{C} = A + \overline{B} + \overline{C}$$

$$\begin{aligned} (9) ABC\overline{D} + ABD + BC\overline{D} + ABCD + B\overline{C} \\ = ABC(\overline{D} + D) + ABD + B(\overline{C}D + \overline{C}) \end{aligned}$$

由于 $A + \overline{A}B = AB$
于是

$$\begin{aligned} \text{上式} &= B(A + \overline{C} + A + \overline{D}) \\ &= B(A + \overline{C} + \overline{D}) \\ &= AB + B\overline{C} + B\overline{D} \end{aligned}$$

$$(10) AC + \overline{ABC} + \overline{BC} + AB\overline{C} = \overline{C(A + \overline{AB})} + \overline{BC} + AB\overline{C}$$

由于
于是

$$A + \overline{A}B = A + B$$

第2章 逻辑代数与硬件描述语言基础

$$\text{上式} = (A+B)C + \overline{BC} + \overline{ABC}$$

由于

$$\overline{AB} = \overline{A} + \overline{B}$$

于是

$$\text{上式} = \overline{A+B+C} + \overline{BC} + \overline{ABC}$$

由于

$$\overline{A+B} = \overline{AB}$$

于是

$$\text{上式} = \overline{AB} + \overline{C} + \overline{B} = \overline{B+C} = BC$$

2.1.5 将下列各式转换成与-或形式:

(1) $\overline{A \oplus B \oplus C \oplus D}$

(2) $\overline{A+B+C+D+D+C+A+D}$

(3) $\overline{AC \cdot BD \cdot BC \cdot AB}$

【知识点窍】 同 2.1.3 题。

【逻辑推理】 与-或形式,即各项均为与形式,项与项之间则是用或即“+”相连。

【解题过程】

(1) $\overline{A \oplus B \oplus C \oplus D} = \overline{A \oplus B} \oplus \overline{C \oplus D}$

$$= (\overline{A \oplus B}) \cdot (\overline{C \oplus D}) + (\overline{A \oplus B}) \cdot (\overline{C \oplus D})$$

$$= (\overline{A \oplus B}) \cdot (\overline{C \oplus D}) + (\overline{A \oplus B}) \cdot (\overline{C \oplus D})$$

$$= (\overline{A \oplus B}) \cdot (\overline{C \oplus D}) + (\overline{A \oplus B}) \cdot (\overline{C \oplus D})$$

继续展开得

$$= \overline{A \oplus B} \cdot \overline{C \oplus D} + \overline{A \oplus B} \cdot \overline{C \oplus D} + \overline{A \oplus B} \cdot \overline{C \oplus D} + \overline{A \oplus B} \cdot \overline{C \oplus D}$$

(2) $\overline{A+B+C+D+D+C+A+D}$

$$= (A+B)(C+D) + (C+D)(A+D)$$

$$= (A+B+D)(C+D)$$

$$= AC + BC + DC + AD + BD + D$$

$$= AC + BC + D(A+B+C) + D$$

$$= AC + BC + D$$

(3) $\overline{AC \cdot BD \cdot BC \cdot AB}$

$$= \overline{(AC+BD) \cdot (BC+AB)}$$

$$= \overline{AC+BD} + \overline{BC+AB}$$

$$= (\overline{A+C})(\overline{B+D}) + (\overline{B+C})(\overline{A+B})$$

$$= \overline{A \oplus B} + \overline{B \oplus C} + \overline{A \oplus D} + \overline{C \oplus D} + \overline{A \oplus B} + \overline{A \oplus C} + \overline{B \oplus C}$$

$$= \overline{A \oplus B} + \overline{B \oplus C} + \overline{A \oplus D} + \overline{C \oplus D} + \overline{A \oplus C} + \overline{B}$$

$$= \overline{B} + \overline{A \oplus C} + \overline{C \oplus D} + \overline{A \oplus D}$$

2.1.6 已知逻辑函数表达式为 $L = \overline{A}BC\overline{D}$,画出实现该式的逻辑电路,即使用非门和二输入与非门。

【知识点窍】 与非门逻辑: $F = \overline{AB}$

反演律(摩根定律): $A+B = \overline{\overline{A} \cdot \overline{B}}$


反相器逻辑: $F = \overline{A}$



电子技术基础(数字部分)辅导及习题全解

【逻辑推理】 $F_1 = \overline{AB}$ 即为一个与非门的输出, $F_2 = \overline{CD}$ 为另一个与非门输出。由于 $L = \overline{F_1} \cdot \overline{F_2}$, 所以 F_1 、 F_2 必须接反相器, L 用与非门实现: $L = \overline{\overline{F_1} \cdot \overline{F_2}}$, 所以对 $\overline{F_1}$ 和 $\overline{F_2}$ 取与非后, 还要加一反相器。

【解题过程】 $L = \overline{F_1} \cdot \overline{F_2}$, $F_1 = \overline{AB}$, $F_2 = \overline{CD}$, 于是可得逻辑图如图解 2.1.6 所示。



图解 2.1.6

2.1.7 利用与非门实现下列函数:

(1) $L = AB + AC$ (2) $L = \overline{D(A+C)}$ (3) $L = \overline{(A+B)(C+D)}$

【知识点窍】 与非门逻辑: $F = \overline{AB}$

反演律(摩根定律): $A+B = \overline{\overline{A}\overline{B}}$

【逻辑推理】 先将逻辑关系式写成与非形式, 再用与非门对应实现化为与非形式的函数。


【解题过程】

(1) $L = AB + AC = \overline{\overline{AB} \cdot \overline{AC}}$

(2) $L = \overline{D(A+C)} = \overline{D \cdot A + C} = \overline{D \cdot A} \cdot \overline{C}$

(3) $L = \overline{(A+B)(C+D)} = \overline{(A \cdot B) + (C \cdot D)} = \overline{A \cdot B} \cdot \overline{C \cdot D}$

则可由(1)、(2)、(3)与非形式得到用与非门和反相器实现的逻辑电路, 如图解 2.1.7(a)、(b)、(c)所示。



图解 2.1.7

2.1.8 已知逻辑函数表达式为 $L = A\overline{B} + \overline{A}C$, 画出实现该式的逻辑电路图, 限使用非门和二输入或非门。

【逻辑推理】 先将函数式化为或非-或非表达式, 再用或非门和非门实现。


【解题过程】 将已知逻辑表达式变换如下:

$$L = A\overline{B} + \overline{A}C$$

第2章 逻辑代数与硬件描述语言基础

$$\begin{aligned}
 &= \overline{A\bar{B} + AC} \\
 &= \overline{A + B + A + C}
 \end{aligned}$$

实现该式的逻辑电路如图解 2.1.8 所示。



图解 2.1.8

2.2 逻辑函数的卡诺图化简法

2.2.1 将下列函数展开为最小项表达式：

(1) $L = A\bar{C}D + \bar{B}C\bar{D} + ABCD$

(2) $L = \overline{A(B+C)}$

(3) $L = \overline{AB + ABD(B + \bar{C}D)}$

【逻辑推理】 最小项表达式为与或形式，每个与项包含所有逻辑变量。对于不含有某个变量的与项，如 $A\bar{C}$ ，不包含 B 项，用 $A\bar{C}(B + \bar{B}) = AB\bar{C} + A\bar{B}\bar{C}$ ，可以得到最小项，注意： n 个变量的最小项应有 2^n 个，最小项表达式不等于最简形式。

【解题过程】 最小项表达式与与-或形式，每个与项包含所有逻辑变量。对于某个乘积而言，若缺少某变量，一般利用 $A + \bar{A} = 1$ 补齐该变量。注意：最小项表达式不等于最简形式。

$$\begin{aligned}
 (1) L &= A\bar{C}D + \bar{B}C\bar{D} + ABCD \\
 &= A\bar{C}D(B + \bar{B}) + \bar{B}C\bar{D}(A + \bar{A}) + ABCD \\
 &= AB\bar{C}D + A\bar{B}\bar{C}D + A\bar{B}C\bar{D} + \bar{A}BC\bar{D} + ABCD
 \end{aligned}$$

$$\begin{aligned}
 (2) L &= \overline{A(B + \bar{C})} = A + \overline{B + \bar{C}} \\
 &= A + \bar{B}C \\
 &= A(B + \bar{B})(C + \bar{C}) + \bar{B}C(A + \bar{A}) \\
 &= ABC + AB\bar{C} + A\bar{B}C + A\bar{B}\bar{C} + \bar{A}BC
 \end{aligned}$$

$$\begin{aligned}
 (3) L &= \overline{AB + ABD(B + \bar{C}D)} \\
 &= AB\bar{A}\bar{B}\bar{D}(B + \bar{C}D) \\
 &= AB(\bar{A} + \bar{B} + \bar{D})(B + \bar{C}D) \\
 &= AB\bar{D}(B + \bar{C}D) \\
 &= AB\bar{D} + AB\bar{D}\bar{C}D \\
 &= AB\bar{D}(C + \bar{C}) \\
 &= ABC\bar{D} + AB\bar{C}\bar{D}
 \end{aligned}$$



电子技术基础(数字部分)辅导及习题全解

2.2.2 已知函数 $L(A, B, C, D)$ 的卡诺图如图题 2.2.2 所示, 试写出函数 L 的最简与或表达式。

【知识点窍】卡诺图具有循环邻接的特性, 若图中两个相邻的方格均为 1, 则这两个相邻最小项的和将消去一个变量。

【逻辑推理】因为任何逻辑函数都等于它的卡诺图中为 1 的那些最小项之和。要得到一个函数的最简与或表达式, 就是要将逻辑上相邻的最小项圈成一个包围圈, 且每个包围圈必须含 2^n 个方格, 对应每个包围圈写成一个新的乘积项, 然后将所有包围圈对应的乘积项相加即可。

【解题过程】本题可有四个包围圈, 如图题 2.2.2 所示。最简与或表达式为

$$L(A, B, C, D) = \overline{B}\overline{C}\overline{D} + \overline{B}\overline{C}D + \overline{B}C\overline{D} + \overline{B}CD$$

2.2.3 用卡诺图法化简下列各式:

(1) $A\overline{B}CD + AB\overline{C}D + A\overline{B} + A\overline{D} + A\overline{B}C$

(2) $(\overline{A}\overline{B} + B\overline{D})\overline{C} + BD(\overline{A}\overline{C}) + \overline{D}(\overline{A} + \overline{B})$

(3) $A\overline{B}CD + D(\overline{B}\overline{C}\overline{D}) + (A + C)\overline{B}\overline{D} + \overline{A}(\overline{B} + C)$

(4) $L(A, B, C, D) = \sum m(0, 2, 4, 6, 8, 10, 12)$

(5) $L(A, B, C, D) = \sum m(0, 1, 2, 5, 6, 8, 9, 10, 13, 14)$

(6) $L(A, B, C, D) = \sum m(0, 2, 4, 6, 9, 13) + \sum d(1, 3, 5, 7, 11, 15)$

(7) $L(A, B, C, D) = \sum m(0, 13, 14, 15) + \sum d(1, 2, 3, 9, 10, 11)$

【知识点窍】卡诺图化简法, 公式 $A(B + \overline{B}) = AB + A\overline{B}$ 的运用。


【逻辑推理】用卡诺图法, 首先要得到最小项表达式, 然后可通过卡诺图化简, 在勾画卡诺图时, 应以最少的圈数和尽可能大的卡诺圈覆盖卡诺图中所有的 1, 以包含函数式中所有的最小项, 可得最简形式。值得注意的是, 合并最小项可能有不同的方案, 因此一个逻辑函数的化简结果不一定是唯一的。

【解题过程】

(1) $A\overline{B}CD + AB\overline{C}D + A\overline{B} + A\overline{D} + A\overline{B}C$

$$= A\overline{B}CD + AB\overline{C}D + A\overline{B}(C + \overline{C})(D + \overline{D}) + A\overline{D}(B + \overline{B})(C + \overline{C}) + A\overline{B}C(D + \overline{D})$$

$$= A\overline{B}CD + AB\overline{C}D + A\overline{B}C\overline{D} + A\overline{B}\overline{C}D + A\overline{B}C\overline{D} + A\overline{B}\overline{C}D + A\overline{B}C\overline{D} + A\overline{B}\overline{C}D$$



图解 2.2.3

第 2 章 逻辑代数与硬件描述语言基础

由逻辑表达式可作卡诺图,如图解 2.2.3(a)所示。

由卡诺图可知

$$L = AC + AD + AB$$

$$(2) (\overline{A}\overline{B} + B\overline{D})\overline{C} + BD\overline{A} \cdot \overline{C} + \overline{D} \cdot \overline{A+B} = \overline{A}\overline{B}\overline{C} + B\overline{C}\overline{D} + ABD + BCD + AB\overline{D}$$

$$\overline{A}\overline{B}\overline{C} = \Sigma m(0,1)$$

$$B\overline{C}\overline{D} = \Sigma m(4,12)$$

$$ABD = \Sigma m(13,15)$$

$$BCD = \Sigma m(7,15)$$

$$AB\overline{D} = \Sigma m(12,14)$$

所以

$$L = (\overline{A}\overline{B} + B\overline{D})\overline{C} + BD\overline{A} \cdot \overline{C} + \overline{D} \cdot \overline{A+B}$$

$$= \Sigma m(0,1,4,7,12,13,14,15)$$

于是,可画卡诺图如图解 2.2.3(b),将可能合并的最小项用线圈出。

由卡诺图解 2.2.3(b)可知

$$L = \overline{A}\overline{B}\overline{C} + \overline{A}\overline{C}\overline{D} + AB + BCD$$

$$(3) L = A\overline{B}CD + D(\overline{B}\overline{C}D) + (A+C)\overline{B}D + \overline{A}(\overline{B}+C)$$

$$= A\overline{B}CD + \overline{B}\overline{C}D + AB\overline{D} + BC\overline{D} + \overline{A}\overline{B}\overline{C}$$

$$A\overline{B}CD = \Sigma m(11)$$

$$\overline{B}\overline{C}D = \Sigma m(1,9)$$

$$AB\overline{D} = \Sigma m(12,14)$$


$$BC\overline{D} = \Sigma m(6,14)$$

$$\overline{A}\overline{B}\overline{C} = \Sigma m(4,5)$$


于是, $L = \Sigma m(1,4,5,6,9,11,12,14)$ 可作卡诺图如图解 2.2.3(c) 所示,将可能合并的最小项用线圈出。

由卡诺图化简,得:


$$L = \overline{A}\overline{C}D + B\overline{D} + A\overline{B}D$$



(c)



(d)



(e)

图解 2.2.3



(f)

CD \ AB	00	01	11	10
00	1	×	×	1
01	1	×	×	1
11	0	1	×	0
10	0	1	×	0

(g)

CD \ AB	00	01	11	10
00	1	×	×	×
01	0	0	0	0
11	0	1	1	1
10	0	×	×	×

图解 2.2.3(续)

(4) $L(A, B, C, D) = \sum m(0, 2, 4, 8, 10, 12)$

由逻辑表达式作卡诺图,如图解 2.2.3(d)所示。由卡诺图得最简逻辑表达式

$$L = \overline{C}\overline{D} + \overline{B}\overline{D}$$

(5) $L(A, B, C, D) = \sum m(0, 1, 2, 5, 6, 8, 9, 10, 13, 14)$

由逻辑表达式作卡诺图,如图解 2.2.3(e)所示。

由卡诺图得最简逻辑表达式

$$L = \overline{C}D + \overline{B}\overline{D} + C\overline{D}$$

(6) $L(A, B, C, D) = \sum m(0, 2, 4, 6, 9, 13) + \sum d(1, 3, 5, 7, 11, 15)$

由逻辑表达式可作卡诺图如图解 2.2.3(f)所示,则通过卡诺图将可能合并的最小项(包含约束项)用线圈出,化简可得到最简逻辑表达式为:

$$L = \overline{A} + D$$

(7) $L(A, B, C, D) = \sum m(0, 13, 14, 15) + \sum d(1, 2, 3, 9, 10, 11)$

由逻辑表达式可作卡诺图如图解 2.2.3(g)所示,将可能合并的最小项(包含约束项)用线圈出,进可得到最简逻辑表达式为:

$$L = \overline{A}\overline{B} + AD + AC$$

2.2.4 已知逻辑函数 $L = A\overline{B} + B\overline{C} + C\overline{A}$,试用真值表、卡诺图和逻辑图(限用非门和与非门)表示。

【知识点窍】 真值表、卡诺图和逻辑图的转化。

【逻辑推理】 首先由逻辑函数列出真值表,通过真值表画出卡诺图,由卡诺图得到最简与或式,然后将与或形式转化为与非形式。

【解题过程】 逻辑函数真值表如表解 2.2.4 所示,于是可画卡诺图如图解 2.2.4(a)所示。根据卡诺图化简,得

$$L = A\overline{B} + B\overline{C} + \overline{C}A$$

即原来已是最简形式。

化作“与非-与非”形式:


$$L = \overline{\overline{A\overline{B}} \cdot \overline{B\overline{C}} \cdot \overline{\overline{C}A}}$$

第 2 章 逻辑代数与硬件描述语言基础

表解 2.2.4

A	B	C	L
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

于是,可以得到逻辑电路如图解 2.2.4(b)所示。



图解 2.2.4

2.3 硬件描述语言 Verilog HDL 基础

2.3.1 在 Verilog 中,下列标识符是否正确?

(1)system1 (2)2reg (3)FourBit_Adder (4)exec\$ (5)_2to1 mux

【知识点窍】 给对象取名所用的字符串称为标识符,标识符通常由英文字母、数字、\$ 符和下划线组成,并且规定标识符必须以英文字母或下划线开始,不能以数字或\$ 符开头。

【答】 (1)、(3)、(4)和(5)正确;(2)错误,因为标识符不能以数字开头。

2.3.2 Verilog 规定的 4 种基本逻辑值是什么?

【答】 Verilog 语言规定的 4 种基本逻辑值如表解 2.3.2 所示。



电子技术基础(数字部分)辅导及习题全解

表解 2.3.2

0	逻辑 0、逻辑假	x 或 X	不确定的值(未知状态)
1	逻辑 1、逻辑真	z 或 Z	高阻态


2.3.3 在 Verilog 程序中,如果没有说明输入变量、输出变量的数据类型,试问它们的数据类型是什么?

【答】在 Verilog 程序中,默认的数据类型为 1 位宽的 wire 类型。

2.3.4 下列 Verilog 程序描述了图题 2.3.4 所示的电路,但程序中每一行有一个语法错误,试改正(注意:基本门级元件的调用名可以省略)。

```
module Ex1(A,B,C,X,Y)
input A,B,C
output X,Y
reg E;
and G1(A,B,E);
NOT(Y,C);
OR(X,E,Y);
endmodule;
```


【答】在第 1、2、3 行末尾添加漏掉了的分号,第 4 行将“reg E;”改为“wire E;”,第 5 行将“and G1(A,B,E);”改为“and G1(E,A,B);”,第 6 行将“NOT(Y,C);”改为“not(Y,C);”,第 7 行将“OR(X,E,Y);”改为“or(X,E,Y);”,第 8 行将末尾的分号去掉。



图题 2.3.4

2.3.5 根据下面的 HDL 描述,画出数字电路的逻辑图。

```
module circuit(A,B,L);
input A,B;
output L;
wire a1,a2,Anot,Bnot;
and G1(a1,A,B)
and G2(a2,Anot,Bnot);
not (Anot,A);
not (Bnot,B);
or (L,a1,a2);
endmodule
```



图解 2.3.5

【答】数字电路的逻辑图如图解 2.3.5 所示。

第3章 逻辑门电路

知识点归纳

1. 二极管和BJT的开关特性

在数字电路中,二极管和BJT大多工作在开关状态。它们在脉冲信号的作用下导通、截止,相当于开关的“开通”和“关断”。

(1) 二极管的开关特性

二极管的开关特性表现为在正向导通与反向截止两种不同状态之间的转换。

二极管从反向截止到正向导通的时间极短,可以忽略不计;但二极管从正向导通到反向截止要经过反向恢复的过程,它是由于电荷存储效应而引起的,反向恢复时间就是存储电荷消失所需的时间,这也是结电容的放电时间。

(2) BJT的开关特性

BJT的输出特性曲线上分为三个区:截止区、放大区和饱和区。在截止区BJT的基极电流 $i_b=0$,此时相当于开关截止;在饱和区, $v_{CE} \approx V_{CE(sat)} \approx 0.2 \sim 0.3V$,此时相当于开关闭合导通。

(3) BJT的开关时间

若在BJT开关电路的BJT基极输入理想的方波信号,则它的输出集电极电流 i_c 波形的起始部分和平顶部分都延迟了一段时间,上升和下降都变得缓慢了,BJT开关的瞬态过程可用以下几个时间参数表征:

- 1) 延时时间 t_d :从 V_{BE} 加入到集电极电流 i_c 上升到 $0.1I_{CS}$ 所需的时间;
- 2) 上升时间 t_r :集电极电流 i_c 从 $0.1I_{CS}$ 上升到 $0.9I_{CS}$ 所需的时间;
- 3) 存储时间 t_s :集电极电流 i_c 从 I_{CS} 降到 $0.9I_{CS}$ 所需的时间;
- 4) 下降时间 t_f :集电极电流 i_c 从 $0.9I_{CS}$ 降到 $0.1I_{CS}$ 所需的时间。

2. 基本逻辑门电路

由二极管和BJT管可构成各种基本逻辑电路,如表3.1所示。



表 3.1 基本逻辑门电路

名称	电 路 图	代表符号	逻辑表达式
二极管 与门			$L = A \cdot B \cdot C$
二极管 或门			$L = A + B + C$
BJT 反相 器(非门)			$L = \bar{A}$
TTL 反相 器(非门)			$L = \bar{A}$
TTL 与 非门			$L = \overline{A \cdot B \cdot C}$

续表

名称	电 路 图	代表符号	逻辑表达式
TTL 或非门			$L = \overline{A + B}$
三态与非门			当 $CS=1$ 时, $L = \overline{A \cdot B}$ 当 $CS=0$ 时, 输出为高阻状态

(1) TTL 与非门的电压传输特性及有关参数

电压传输特性是指输出电压 v_o 随输入电压 v_i 变化的关系曲线。从电压传输特性上可以得到 TTL 与非门以下几个参数:

1) 输出高电平 V_{OH} 和输出低电平 V_{OL} ;

2) 输出高电压 $V_{OH} = 2.4V$, 输出低电压 $V_{OL} = 0.4V$, 输入低电压 $V_{IL} = 0.8V$, 输入高电压 $V_{IH} = 1.2V$;

3) 噪声容限: 高电平所对应的电压范围($V_{IH} \sim V_{OH}$)和低电平所对应的电压范围($V_{OL} \sim V_{IL}$)分别称为高、低电平的噪声容限;

4) 扇入数与扇出数: TTL 门电路扇入数取决于它的输入端的个数在灌电流工作情况时 TTL 门电路的扇出数 $N_{OL} = \frac{I_{OL}(\text{驱动门})}{I_{IL}(\text{负载门})}$, 在拉电流工作情况时扇出数 $N_{OH} = \frac{I_{OH}(\text{驱动门})}{I_{IH}(\text{负载门})}$;

5) 其他参数: 传输延迟时间、功耗、延时-功耗积。

(2) CMOS 逻辑门电路

采用 CMOS 工艺可制作各种逻辑门电路, 如表 3.2 所示。



表 3.2 主要的 CMOS 逻辑门电路

名称	电路图	代表符号	逻辑表达式
CMOS 反相器			$L = \bar{A}$
CMOS 与非门			$L = \overline{A \cdot B}$
CMOS 或非门			$L = \overline{A + B}$
CMOS 异或门			$L = A\bar{B} + \bar{A}B$
BiCMOS 反相器			$L = \bar{A}$

续表

名称	电 路 图	代表符号	逻辑表达式
BiCMOS 或非门			$L = \overline{A+B}$
CMOS 传输门			
NMOS 反相器			$L = \overline{A}$
NMOS 或非门			$L = \overline{A+B}$

经典考题解析

例 3.1 分析图 3.1 所示电路：

(1) 写出它的逻辑表达式；

(2) 若 A 端开路, B_1 、 B_2 端输入 0.3V, C_1 、 C_2 端输入 3.5V, 求输出电压 V_F 。

【解】 (1) 由图 3.1 可见, 输出 F 的电平取决于 T_4 、 T_5 的工作状态。只要 T_4 、 T_5 中有一个饱和, 即 V_{b4} 、 V_{b5} 中有一个为高电平, 则输出端 F 为 0; 只有 T_4 、 T_5 都截止, 即 V_{b4} 、 V_{b5} 全为低电平时, F



才为 1。所以, T_1 、 T_5 电路具有或非功能, 即 $F = \overline{V_{b1} + V_{b5}}$ 。




图 3.1

而 V_{b1} 的电平与输入 A 、 B_1 、 B_2 有关。当 A 、 B_1 、 B_2 有 0 时, V_{b1} 为 0; 当 A 、 B_1 、 B_2 全为 1 时, V_{b1} 才为 1, 故 T_1 、 T_2 电路具有与功能, 即 $V_{b1} = AB_1B_2$ 。

V_{b5} 的电平与输入 C_1 、 C_2 有关。当 C_1 、 C_2 有 0 时, V_{b5} 为 0。只有 C_1 、 C_2 全为 1 时, V_{b5} 才为 1。故 T_3 电路具有与功能, $V_{b5} = C_1C_2$ 。

综上所述可知, 总电路具有与或非逻辑功能, $F = \overline{AB_1B_2 + C_1C_2}$ 。

(2) 若 A 端开路, $F = B_1B_2 + C_1C_2$, 又 B_1 、 B_2 为 0.3V; C_1 、 C_2 为 3.5V, 由以上分析的逻辑关系可知 $F = AB_1B_2 + C_1C_2 = 0$ 。

T_1 截止、 T_5 饱和, 因此 $V_F = V_{CES} + V_D = 0.3V + 0.7V = 1V$ 。

例 3.2 TTL 集电极开路门(OC)和 TTL 与非门级联电路如图 3.2 所示。已知 OC 门允许最大灌电流为 $I_{OL} = 15 \text{ mA}$, 输出管截止时的漏电流为 $I_{OH} = 50 \mu\text{A}$ 。与非门输入短路电流为 $I_{IS} = 1 \text{ mA}$, 高电平输入电流为 $I_{IH} = 40 \mu\text{A}$, 与非门低输入电平为 $V_{IL} = 0.4 \text{ V}$, 高输入电平为 $V_{IH} = 3 \text{ V}$, $V_{CC} = 5 \text{ V}$ 。试选取外接电阻 R 的值。

【解】 OC 门外接上拉电阻 R 的选取应保证输出高电平时, 不低于输出高电平的最小值 V_{IL} ; 输出低电平时, 不高于输出低电平的最大值 V_{IH} 。因此, R 的选择分两种情况:

(1) 当所有 OC 门都为截止状态(输出高电平)时, R 的选择应满足关系式:

$$R_{\max} = \frac{V_{OC} - V_{IH}}{nI_{OH} + mI_{IH}}$$

式中, n 为 OC 门数目, m 为所有负载门与 OC 门输出端连接的总输入端数, I_{OH} 为 OC 门输出端截止时的漏电流, I_{IH} 为负载门输入为高电平时的反向输入漏电流。

(2) 当所有 OC 门中有一个输出为低电平时, R 选择应满足关系式:

$$R_{\min} = \frac{V_{OC} - V_{IH}}{I_{OL} - mI_{IS}}$$

式中, I_{OL} 是 OC 门允许的最大灌电流, I_{IS} 是负载门的输入短路电流, m 为负载门的数目。由以上分析可得:




图 3.2

$$R_{\max} = \frac{V_{CC} - V_{IH}}{nI_{OH} + mI_{IH}} = \frac{5 - 3}{(1 \times 50 + 6 \times 40) \times 10^{-6}} = 6.9 \text{ k}\Omega$$

$$R_{\min} = \frac{V_{CC} - V_{IH}}{I_{OL} - mI_{IS}} = \frac{5 - 0.4}{(15 - 3 \times 1) \times 10^{-3}} = 383.33 \text{ }\Omega$$

故 R 的取值范围为 $383.33 \text{ }\Omega < R < 6.9 \text{ k}\Omega$ 。为了使 OC 门工作速度高一些, R 应选取接近 $R_{\min}$ 的标称值。

例 3.3 CMOS 门电路如图 3.3 所示, 试写出输出端的逻辑表达式。




图 3.3

【解】 输入变量 B 和 C 之间串联, 具有与关系 (BC) , BC 和变量 D 之间并联具有或关系 $(BC + D)$, $(BC + D)$ 和变量 A 又串联具有与关系 $A(BC + D)$, 而变量 C 和 E 之间串联具有与关系 (CE) , 由以上分析可得:

$$L = \overline{A(BC + D) + CE}$$

教材同步习题全解

3.1 MOS 逻辑门电路

3.1.1 根据表题 3.1.1 所列的三种逻辑门电路的技术参数, 试选择一种最适合工作在高噪声环境下的门电路。

表题 3.1.1 逻辑门电路的技术参数表

	$V_{OH(\min)}/V$	$V_{OL(\max)}/V$	$V_{IH(\min)}/V$	$V_{IL(\max)}/V$
逻辑门 A	2.4	0.4	2	0.8
逻辑门 B	3.5	0.2	2.5	0.6
逻辑门 C	4.2	0.2	3.2	0.8

【知识点窍】 噪声容限表示门电路的抗干扰能力。

【解题过程】 逻辑门 A 的高电平和低电平噪声容限分别为:

$$V_{NHA} = V_{OH(\min)} - V_{IH(\min)}$$



$$=2.4 \text{ V}-2 \text{ V}$$

$$=0.4 \text{ V}$$

$$V_{\text{NLA}}=V_{\text{IL(max)}}-V_{\text{OL(max)}}$$

$$=0.8 \text{ V}-0.4 \text{ V}$$

$$=0.4 \text{ V}$$

$$V_{\text{NHB}}=3.5 \text{ V}-2.5 \text{ V}$$

$$=1 \text{ V}$$

$$V_{\text{NLB}}=0.6 \text{ V}-0.2 \text{ V}$$

$$=0.4 \text{ V}$$

$$V_{\text{NIC}}=4.2 \text{ V}-3.2 \text{ V}=1 \text{ V}$$

$$V_{\text{NLC}}=0.8 \text{ V}-0.2 \text{ V}=0.6 \text{ V}$$

所以选择逻辑门 C。

3.1.2 求下列情况下 TTL 逻辑门的扇出数:(1)74LS 门驱动同类门;(2)74LS 门驱动 74ALS 系列 TTL 门。

【知识点窍】 拉电流负载时扇出系数: $N_{\text{OH}}=I_{\text{OH(max)}}/I_{\text{IH(max)}}$

灌电流负载时扇出系数: $N_{\text{OL}}=I_{\text{OL(max)}}/I_{\text{IL(max)}}$

门电路的扇出系数: $N_{\text{O}}=\min(N_{\text{OH}}, N_{\text{OL}})$

【逻辑推理】 可查附录 C 得到 1.5TTL 门驱动同类门和 1.5TTL 门驱动基本 TTL 门的 $I_{\text{IH(max)}}$ 、 $I_{\text{IL(max)}}$ 、 $I_{\text{OH(max)}}$ 、 $I_{\text{OL(max)}}$, 然后分别求出拉电流工作时的扇出数 N_{OH} 和灌电流工作时的扇出数 N_{OL} , 两者中的最小值即为扇出数; 求出拉电 流出数 N_{OH} 与灌电流扇出数 N_{OL} , 最小值为扇出数。

【解题过程】 从原教材附录 A 可查得 74LS 系列电流参数的数值为 $I_{\text{OH}}=0.4 \text{ mA}$, $I_{\text{OL}}=8 \text{ mA}$, $I_{\text{IH}}=0.02 \text{ mA}$, $I_{\text{IL}}=0.4 \text{ mA}$; 74ALS 系列输入电流参数的数值为 $I_{\text{IH}}=0.02 \text{ mA}$, $I_{\text{IL}}=0.01 \text{ mA}$, 其中省略了表示电流流向的负号。

74LS 系列驱动同类门时, 输出为高电平的扇出数

$$N_{\text{OH}}=\frac{I_{\text{OH}}}{I_{\text{IH}}}=\frac{0.4 \text{ mA}}{0.02 \text{ mA}}=20$$

输出为低电平的扇出数

$$N_{\text{OL}}=\frac{I_{\text{OL}}}{I_{\text{IL}}}=\frac{8 \text{ mA}}{0.4 \text{ mA}}=20$$

所以, 74LS 系列驱动同类门时的扇动数 N_{O} 为 20。

(2) 同理可计算出 74LS 系列驱动 74ALS 系列时, 有

$$N_{\text{OH}}=\frac{I_{\text{OH}}}{I_{\text{IH}}}=\frac{0.4 \text{ mA}}{0.02 \text{ mA}}=20$$

$$N_{\text{OL}}=\frac{I_{\text{OL}}}{I_{\text{IL}}}=\frac{8 \text{ mA}}{0.1 \text{ mA}}=80$$

所以, 74LS 系列驱动 74ALS 系列时的扇出数 N_{O} 为 20。

3.1.3 根据表题 3.1.3 所列的三种逻辑门电路的技术参数, 计算出它们的延时-功耗积, 并确定哪一种逻辑门的性能最好。

表题 3.1.3 逻辑门电路的技术参数表

	t_{pLH}/ns	t_{pHL}/ns	P_{D}/mW
逻辑门 A	1	1.2	16
逻辑门 B	5	6	8
逻辑门 C	10	10	1

【知识点窍】 延时-功耗积为传输延迟时间与功耗的乘积,即

$$DP = t_{\text{pd}} P_{\text{D}}$$


【逻辑推理】 逻辑门的延时-功耗积越小,表明它的特性越好。

【解题过程】 根据上式可以计算出各逻辑门的延时-功耗积分别为

$$\begin{aligned} DP_{\text{A}} &= \frac{t_{\text{pLH}} + t_{\text{pHL}}}{2} \cdot P_{\text{D}} \\ &= \frac{(1+1.2)\text{ns}}{2} \times 16 \text{ nW} \\ &= 17.6 \times 10^{-12} \text{ J} \\ &= 17.6 \text{ pJ} \end{aligned}$$

同理得出, $DP_{\text{B}} = 44 \text{ pJ}$, $DP_{\text{C}} = 10 \text{ pJ}$ 。所以,逻辑门 C 的性能最好。

3.1.4 已知图题 3.1.4 所示各 MOSFET 管的 $|V_{\text{T}}| = 2 \text{ V}$, 忽略电阻上的压降, 试确定其工作状态(导通或截止)。



图题 3.1.4

【解题过程】 对于图题 3.1.4(a), $v_{\text{GS}} = 5\text{V}$, $v_{\text{DS}} = 5\text{V}$, 该 MOS 管处于饱和通状态; 对于图题 3.1.4(c), $v_{\text{GS}} = 0\text{V} < V_{\text{T}}$, 所以 MOS 管处于截止状态。

对于图题 3.1.4(b), $v_{\text{GS}} = 0\text{V} > -2\text{V}$, 该 MOS 管处于截止状态。对于图题 3.1.4(d), $v_{\text{GS}} = -5\text{V}$, $v_{\text{DS}} = -5\text{V}$, 可以判断该 MOS 管处于饱和导通状态。

3.1.5 为什么说 74HC 系列 CMOS 与非门在 +5V 电源工作时, 输入端在以下四种接法下都属于逻辑 0: (1) 输入端接地; (2) 输入端接低于 1.5V 的电源; (3) 输入端接同类与非门的输出低电压 0.1V; (4) 输入端接 10 kΩ 的电阻到地。

【知识点窍】 对于 74HC 系列 CMOS 门电路来说, 输出和输入低电平的标准电压值为: $V_{\text{OL}} =$



0.1 V, $V_{IL} = 1.5 \text{ V}$

【解题过程】


(1) $V_i = 0 < V_{IL} = 1.5 \text{ V}$, 属于逻辑 0;

(2) $V_i < 1.5 \text{ V} = V_{IL}$, 属于逻辑 0;

(3) $V_i = 0.1 \text{ V} < 1.5 \text{ V}$, 属于逻辑 0;

(4) 由 CMOS 管的栅极电流非常小, 通常小于 $1 \mu\text{A}$, 故属于逻辑 0。

3.1.6 试分析图题 3.1.6 所示的电路, 写出其逻辑表达式, 说明它是什么逻辑电路?



图题 3.1.6

【解题过程】 $L = \overline{(A+B)}X = \overline{(A+B)}\overline{AB} = AB + \overline{A}\overline{B} = A \odot B$

该电路实现同或功能。

3.1.7 求图题 3.1.7 所示的电路的输出逻辑表达式。

【知识点窍】 与非门输出逻辑关系。

【解题过程】

$$L = F_1 \cdot \overline{E} = F_1 \cdot F_2 \cdot F_3 \cdot \overline{E}$$

$$F_1 = \overline{AB}, F_2 = \overline{BC}, F_3 = \overline{D}$$

因此

$$L = \overline{AB} \cdot \overline{BC} \cdot \overline{D} \cdot \overline{E}$$

3.1.8 用三个漏极开路与非门 74HC03 和一个 TTL 与非门 74LS00 实现图题 3.1.7 所示的电路, 已知 CMOS 管截止时的漏电流 $I_{OZ} = 5 \mu\text{A}$, 试计算 $R_{p(\min)}$ 和 $R_{p(\max)}$ 。

【逻辑推理】 在图题 3.1.7 中, 可用“TTL 与非门 74HC03”代替 ABCD 输入的三与非门; 用“TTL 与非门 74HC00”代替输出与非门, 根据拉电流、灌电流的定义, 可以知道 R_p 上的电流与 74HC03 的输出电流、74HC00 的输入电流有关, 即


拉电流时: $I_p = |I_{IS00} - I_{OH01}|$, 电流方向向上;

灌电流时: $I_p = |I_{OL01} - I_{IL00}|$, 电流方向向下。

电压关系则为: 灌电流时: $V_{CC} = V_{OL01} + I_p R_p$

拉电流时: $V_{CC} - I_p R_p = V_{OH01}$

然后,通过查表可知 I_{IH} 、 I_{OH} 、 I_{IL} 、 I_{OL} 、 V_{OL} 、 V_{OH} , 可以求得 R_p 。



图题 3.1.7

【解题过程】 由于 74HC03 去驱动负载, 74HC00 作为负载, 所以 74HC03 只要查的参数为输出驱动参数, 74HC00 只要查的参数为输入驱动参数:

$$74HC03: I_{OL(max)} = 4\text{mA}, V_{OL(max)} = 0.33\text{V}, V_{OH} = 3.84\text{V}, I_{OH(max)} = 0$$

$$74HC00: I_{IL(max)} = 0.4\text{mA}, I_{IH(max)} = 0.02\text{mA}$$

当灌电流时, 有关系式如下:

$$I_p = I_{OL01} - I_{IL01}, \text{方向向下 (KCL 定律)}$$

$$V_{CC} = V_{OL} + R_p I_p = V_{OL} + R_p (I_{OL01} - I_{IL00})$$

故
$$R_{p(min)} = \frac{V_{CC} - V_{OL(max)}}{I_{OL01(max)} - I_{IL00(max)}} = \frac{(5 - 0.33)\text{V}}{(4 - 0.4)\text{mA}} \approx 1.3\text{k}\Omega$$

当拉电流时, 有关系式如下:

$$V_{CC} = V_{OH} + R_p I_p$$

$$I_p = -I_{OH01} + I_{IH00}, \text{方向向上}$$

故
$$R_{p(max)} = \frac{V_{CC} - V_{OH}}{I_{OL} + I_{IH(max)}} = 0.005 \times 3 \frac{(5 - 3.84)\text{V}}{0.02\text{mA}} = 33.1\text{k}\Omega$$

因此, $R_{p(min)} = 1.3\text{k}\Omega$, $R_{p(max)} = 33.1\text{k}\Omega$

3.1.9 图题 3.1.9 表示三态门作总线传输的示意图, 图中 n 个三态门的输出接到数据传输总线, $D_1, D_2, \dots, D_n$ 为数据输入端, $CS_1, CS_2, \dots, CS_n$ 为片选信号输入端。试问: (1) CS 信号如何进行控制, 以便数据 $D_1, D_2, \dots, D_n$ 通过该总线进行正常传输; (2) CS 信号能否有两个或两个以上同时有效? 如果 CS 出现两个或两个以上有效, 可以发生什么情况? (3) 如果所有 CS 信号均无效, 总线处



在什么状态?


【逻辑推理】 数据 $D_1, D_2, \dots, D_n$ 依次传输, 则意味着 $CS_1, CS_2, \dots, CS_n$ 依次被选中, 从而由 D_1 至 D_n 逐一传输。

【解题过程】 (1) 根据图题 3.1.9 可知, 片选信号 $CS_1, CS_2, \dots, CS_n$ 为高电平有效, 当 $CS_i = 1$ 是, 第 i 个三态门被选中, 其输入数据被送到数据传输总线上。根据数据传输的速度, 分时地给 $CS_1, CS_2, \dots, CS_n$ 端输入正脉冲信号, 使其相应的三态门的输出数据能分时地到达总线上。


(2) CS 信号不能有两个或两个以上同时有效, 否则两个不同的信号将在总线上发生冲突。即总线不能同时既为 0 又为 1。

(3) 如果所有 CS 信号均无效, 总线处于高阻状态。

3.1.10 某厂生产的双互补对和反相器(4007)引出端如图题 3.1.10 所示, 试分别连接成: (1) 三个反相器; (2) 三输入或非门; (3) 三输入端与非门; (4) 或非与非门 $[L = \overline{C(A+B)}]$; (5) 传输门(一个非门控制两个传输门分时传送)。



图题 3.1.9



图题 3.1.10


【知识点窍】 反相逻辑: $F = \overline{A}$

三输入或非逻辑: $F = \overline{A+B+C}$

三输入与非逻辑: $F = \overline{A \cdot B \cdot C}$


【逻辑推理】 由公式: $\overline{A \cdot B \cdot C} = \overline{A} + \overline{B} + \overline{C}$, 因此结构上有相似和相反的特点, 要实现或非, 可以先实现或门, 然后再进行与非计算。

【解题过程】 (1) 构成三反相器的电路如图解 3.1.10(a) 所示。



图解 3.1.10


(2) 构成三输入端或非门的电路如图解 3.1.10(b) 所示。



(b)

图解 3.1.10(续)


(3) 构成三输入端与非门的电路如图解 3.1.10(c) 所示。



(c)

图解 3.1.10(续)

(4) 构成或非门的电路如图解 3.1.10(d) 所示, 其中 3 和 10 为两个相或输入端。




(d)

图解 3.1.10(续)



(5)构成传输门的电路如图解 3.1.10(e)所示,其中 6(3)为控制端。




图解 3.1.10(续)

3.1.11 试分析图题 3.1.11 所示某 CMOS 器件的电路,写出其逻辑表达式,说明它是什么逻辑电路?

【知识点窍】 异或逻辑: $L = A \oplus B = A\bar{B} + \bar{A}B$ 。

【逻辑推理】 A 、 B 首先经反向器,传输门由 B 、 $\bar{B}$ 来控制,因此,传输门始终导通。现在分析 $\bar{A}$ 、 $\bar{B}$ 和 C 的逻辑关系:

$\bar{A}=0, \bar{B}=0$ 时, M_1, M_2 导通, M_3 截止,传输门导通,但 C 由 V_{DD} 确定,即 $C=1$; $\bar{A}=0, \bar{B}=1$ 时, M_1, M_2, M_3 截止, C 由传输门确定, $C=\bar{A}=0$; $\bar{A}=1, \bar{B}=0$ 时, M_1, M_2 截止, M_3 导通, C 由 $\bar{B}$ 确定, $C=\bar{B}=0$; $\bar{A}=\bar{B}=1$ 时, M_1, M_2, M_3 截止, C 由传输门确定, $C=\bar{A}=1, C=\bar{L}$ 。



图题 3.1.11


表解 3.1.11

A	B	L
0	0	0
0	1	1
1	0	1
1	1	0

【解题过程】 真值表如表解 3.1.11 所示。

$L = \bar{A}B + \bar{B}A = A \oplus B$, 所以是异或逻辑关系。

3.1.12 试分析图题 3.1.12 所示的 CMOS 电路。说明它们的逻辑功能。




图题 3.1.12

【解题过程】 对于图题 3.1.12(a)所示的 CMOS 电路,当 $\overline{EN}=0$ 时, T_{P2} 和 T_{N2} 均导通。 T_{P1} 和 T_{N1} 构成的反相器正常工作, $L=\overline{A}$; 当 $\overline{EN}=1$ 时, T_{P2} 和 T_{N2} 均截止, 无论 A 为任何状态, 输出端均为高阻状态, 其真值表如表解 3.1.12 所示, 该电路是低电平使能三态非门, 其表示符号如图解 3.1.12(a)所示。

同理可以分析图题 3.1.12(b)、图题 3.1.12(c)和图题 3.1.12(d)所示的 CMOS 电路, 它们分别为低电平使能三态缓冲器, 高电平使能三态缓冲器和低电平使能三态非门, 其表示符号分别如图解 3.1.12(b)、图解 3.1.12(c)和图解 3.1.12(d)所示。

表解 3.1.12

$\overline{EN}$	A	L
0	0	1
0	1	0
1	X	高阻




图解 3.1.12

3.1.13 试分析图题 3.1.13 所示的传输门构成的电路, 写出其逻辑表达式, 说明它是什么逻辑电路?



电子技术基础(数字部分)辅导及习题全解

【解题过程】 真值表如表解 3.1.13 所示,该电路实现异或功能, $L = A \oplus B$ 。




图题 3.1.13

表解 3.1.13

A	B	TG ₁	TG ₂	L
0	0	导通	断开	0
0	1	导通	断开	1
1	0	断开	导通	1
1	1	断开	导通	0

3.1.14 由 CMOS 传输门构成的电路如图题 3.1.14 所示,试列出其真值表,说明该电路的逻辑功能。

【解题过程】 当 $CS=1$ 时,4 个传输门均为断开状态,输出处于高阻状态。当 $CS=0$ 时,依此分析电路可以列出真值表如表解 3.1.14 所示,根据真值表可得 $L = \overline{A+B}$ 。该电路实现三态输出的 2 输入或非逻辑功能。



图题 3.1.14

表解 3.1.14

CS	A	B	L
1	×	×	高阻态
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	0

3.1.15 写出图题 3.1.15 所示电路的逻辑表达式。

【知识点窍】 传输门输出: $F = (A+B) \cdot C$, 其中 A、B 为两个栅极输入, C 为漏极输入。

【逻辑推理】 可由上向下写出逻辑表达式,而且注意,CMOS 管串联为“与”,并联为“或”。


【解题过程】 由下向上分析,并断开 T 管,由图题 3.1.15 可知:

$$F_1 = BC + DE$$

$$F_2 = A \cdot F_1 = (BC + DE) \cdot A$$

$$F_3 = (A + G) \cdot F$$

$$F_4 = F_3 \cdot E = (A + G) \cdot EF$$



图题 3.1.15

当 F_2 和 F_4 全为低时, T 导通, $L=1$, 否则 $L=0$ 。


于是, $L = \overline{F_2 + F_4}$

$$= (BC + DE)A + (A + G)EF$$

3.1.16 写出图题 3.1.16 所示电路的逻辑表达式。

【逻辑推理】 可先写出真值表, 得到传输特性, 即可判断逻辑函数的表达式。

【解题过程】 $X = \overline{B}$, $L = \overline{Y}$, 所以 $L = A \oplus X = A \oplus \overline{B} = A \odot B$ 为同或门。



图题 3.1.16

表解 3.1.16

A	X	T_1	T_2	Y
0	0	截止	截止	1
0	1	导通	截止	0
1	0	截止	导通	0
1	1	截止	截止	1

3.2 TTL 逻辑门电路

3.2.1 由 BJT 构成的反相器如图题 3.2.1 所示。 $V_{CC} = +5\text{ V}$, $V_{BE} = 0.7\text{ V}$, $\beta = 100$ 。当输入 v_i 为 5 V 时, 输出为 0.2 V , 试计算 R_b/R_c 的最大比值。

【解题过程】 由图题 3.2.1 可得



$$i_B = \frac{v_i - V_{BE}}{R_b} = \frac{5 - 0.7}{R_b} = \frac{4.3}{R_b}$$

$$V_{CE} = V_{CC} - R_c i_C$$

BJT 工作在饱和区时 $i_C \leq \beta R_c i_B$, 所以


$$V_{CE} \geq V_{CC} - \beta R_c i_B$$

$$0.2 \geq 5 - 100 \times \frac{4.3}{R_b R_c}$$

$$\frac{R_b}{R_c} \leq \frac{430}{4.8} \approx 90$$

R_b/R_c 的最大值约为 90。

3.2.2 为什么说 TTL 与非门的输入端在以下四种接法下都属于逻辑 1: (1) 输入端悬空; (2) 输入端接高于 2V 的电源; (3) 输入端接同类与非门的输出高电压 3.6V; (4) 输入端接 10kΩ 的电阻到地。



图题 3.2.1


【解题过程】 (1) 以基本 TTL 门电路为例, 当输入端悬空时, T_1 的射极电流 $i_{E1} = 0$, 集电结正偏, T_2 、 T_3 饱和导通, 因此相当于输入高电平的情况, 即等效于逻辑“1”;

(2) $v_i > 2V = v_{IH}$, 满足标准值, 故为逻辑“1”;

(3) $v_i = 3.6V > v_{IH} = 2V$, 故为逻辑“1”;

(4) 输入端接 10kΩ 电阻后接地, $v_i \approx \frac{10k}{10k + R_{bi}} V_{CC} = \frac{10}{10 + 4} \times 5 > v_{IH} = 2V$, 故亦为逻辑“1”输入。

3.2.3 设有一 74LS04 反相器驱动两个 74ALS04 反相器和四个 74LS04 反相器。(1) 问驱动门是否超载? (2) 若超载, 试提出一改进方案; 若未超载, 问还可增加几个 74LS00 门?



图解 3.2.3

【逻辑推理】 可从附录中查出 74LS00 和 74ALS04 的输入、输出标准值和参数, 通过考虑电流

是否过载来判断驱动可否进行。

【解题过程】 从原教材附录 A 中查出 74LS04 和 74ALS04 的参数如下(不考虑符号):

$$74LS04: I_{OL(max)} = 8\text{mA}, I_{OH(max)} = 0.4\text{mA}, I_{IL(max)} = 0.4\text{mA}, I_{IH(max)} = 0.02\text{mA}$$

$$74ALS04: I_{IL(max)} = 0.1\text{mA}, I_{IH(max)} = 0.02\text{mA}$$

$$4 \text{ 个 } 74LS04 \text{ 的输入电流为: } 4I_{IL(max)} = 4 \times 0.4 \text{ mA} = 1.6 \text{ mA}, 4I_{IH(max)} = 4 \times 0.02 \text{ mA} = 0.08 \text{ mA}.$$

$$2 \text{ 个 } 74ALS04 \text{ 的输入电流为: } 2I_{IL(max)} = 2 \times 0.1 \text{ mA} = 0.2 \text{ mA}, 2I_{IH(max)} = 2 \times 0.02 \text{ mA} = 0.04 \text{ mA}.$$

①拉电流负载情况如图解 3.2.3(a), 74LS04 总的拉电流为两部分, 即 4 个 74LS04 的高电平输入电流最大值 $4 \times I_{IH(max)} = 0.08 \text{ mA}$; 2 个 74ALS04 的高电平输入电流最大值: $2 \times I_{IH(max)} = 0.04 \text{ mA}$ 。两部分拉电流之和为 $0.08 \text{ mA} + 0.04 \text{ mA} = 0.12 \text{ mA}$ 。而 74LS04 能提供 0.4 mA 的拉电流, 并不超载。

②灌电流负载情况如图解 3.2.3(b) 所示, 驱动门的总灌电流为 $1.6 \text{ mA} + 0.2 \text{ mA} = 1.8 \text{ mA}$ 。而 74LS04 能提供 8 mA 的灌电流, 也未超载。


(2) 由以上计算可知, 74LS04 未超载。

在拉电流负载情况下电流裕量为 $0.4 \text{ mA} - 0.12 \text{ mA} = 0.28 \text{ mA}$, 可增加 74LS00 负载为 $0.28 \text{ mA} / 0.02 \text{ mA} = 14$

在灌电流负载情况下电流裕量为 $8 \text{ mA} - 1.8 \text{ mA} = 6.2 \text{ mA}$, 可增加 74LS0 负载数为 $6.2 \text{ mA} / 0.4 \text{ mA} \approx 15$ 。

综合考虑, 再增加负载 74LS04 数目不能超过 14 个。


3.2.4 图题 3.2.4 所示为集电极开路门 74LS03 驱动 5 个 CMOS 逻辑门。已知 OC 门输出管截止时的漏电流 $I_{OZ} = 0.2 \text{ mA}$; 负载门的参数为: $V_{IH(min)} = 4 \text{ V}$, $V_{IL(max)} = 1 \text{ V}$, $I_{IL} = I_{IH} = 1 \mu\text{A}$ 。试计算上拉电阻的值。



图题 3.2.4

【解题过程】 从原教材附录 A 查得 74LS03 的参数为: $V_{OH(min)} = 2.7 \text{ V}$, $V_{OL(max)} = 0.5 \text{ V}$, $I_{OL(max)} = 8 \text{ mA}$ 。

当电路为灌电流情况(如图解 3.2.4(a) 所示)时, 74LS03 输出为低电平, $I_{IL(total)} = 5I_{IL} = 5 \times 0.001 \text{ mA} = 0.005 \text{ mA}$, 有



图解 3.2.4


$$R_{p(\min)} = \frac{V_{DD} - V_{OL(\max)}}{I_{OL(\max)} - I_{IL(\text{total})}} = \frac{(5 - 0.5) \text{ V}}{(8 - 0.005) \text{ mA}} \approx 0.56 \text{ k}\Omega$$

当电路为拉电流情况如图解 3.2.4(b) 所示, 74LS03 输出为高电平, $I_{IH(\text{total})} = 5I_{IH} = 5 \times 0.001 \text{ mA} = 0.005 \text{ mA}$, 由于 $V_{OH(\min)} < V_{IH(\min)}$, 为了保证负载门的输入高电平, 取 $V_{OH(\min)} = 4 \text{ V}$, 有

$$R_{p(\max)} = \frac{V_{DD} - V_{OH(\min)}}{I_{OZ(\text{total})} + I_{IH(\text{total})}} = \frac{(5 - 4) \text{ V}}{(0.2 + 0.005) \text{ mA}} \approx 4.9 \text{ k}\Omega$$

综上所述, R_p 的取值范围为 $0.56 \sim 4.9 \text{ k}\Omega$ 。

3.2.5 图题 3.2.5 表示一 2 输入端 BiCMOS 与非门电路, 试分析该电路是怎样实现与非逻辑关系(即 $L = \overline{A \cdot B}$)。



图题 3.2.5

【知识点窍】 CMOS 结构特点, 与非逻辑: $L = \overline{A \cdot B}$ 。

【逻辑推理】 图题 3.2.5 所示的与非门电路在结构上或非门电路的结构恰好相反, M_{NA} 和 M_{NB} 彼此串联, M_{PA} 和 M_{PB} 彼此并联。

当 A、B 两端输入为高电平时, M_{NA} 和 M_{NB} 均导通, M_{PA} 和 M_{PB} 则均截止, 此时 M_{1A} 和 M_{1B} 饱和导通, 为 T_1 基区的存储电荷提供一条释放通路。

当 A、B 两端输入有一端输入为低电平时, M_{NA} 或 M_{NB} 中有一个截止, M_{1A} 或 M_{1B} 中也有一个截止, M_{PA} 或 M_{PB} 导通, 使输出为高电平, V_{DD} 通过 M_{PA} 或 M_{PB} , 使 M_2 导通, 为 T_2 基区存储电荷提供一条道路, 使其迅速释放。

【解题过程】 图题 3.2.5 所示电路具有与非的逻辑功能 $L = \overline{A \cdot B}$ 。

3.3 射极耦合逻辑门电路

3.3.1 某 ECL 门电路在 25℃ 时的参数为: $V_{IL(max)} = -1.475 \text{ V}$, $V_{IH(min)} = -1.105 \text{ V}$, $V_{OL(max)} = -1.630 \text{ V}$, $V_{OH(min)} = -0.980 \text{ V}$ 。试计算它的噪声容限。

【知识点窍】 射极耦合逻辑门(ECL)电路就是一种非饱和型高整速数字集成电路, 主要用于高速或超高数字系统中。

【解题过程】 $V_{NH} = -0.980 \text{ V} - (-1.105 \text{ V}) = 0.125 \text{ V}$

$$V_{NL} = -V_{IL(max)} - V_{OL(max)} = 0.155 \text{ V}$$

3.4 砷化镓逻辑门电路

3.4.1 试计算 3.4 节介绍的两种砷化镓逻辑门电路的噪声容限, 并判断哪种电路的抗干扰能力强。

【知识点窍】 砷化镓逻辑门电路应用较多的有直接耦合 FET 逻辑门电路, 耗尽型 FET 逻辑门电路以及肖特基二极管 FET 逻辑门电路。

【解题过程】 $V_{NH} = V_{OH(min)} - V_{IH(min)} = 0.7 \text{ V} - 0.63 \text{ V} = 0.07 \text{ V}$

$$V_{NL} = V_{IL(max)} - V_{OL(max)} = 0.54 \text{ V} - 0.17 \text{ V} = 0.37 \text{ V}$$

$$V_{NH} = 0.7 \text{ V} - (-0.16 \text{ V}) = 0.86 \text{ V}$$

$$V_{NL} = -0.26 \text{ V} - (-1.27 \text{ V}) = 1.01 \text{ V}$$


根据计算结果可知, 耗尽型 FET 逻辑电路的噪声容限数值均比直接耦合 FET 逻辑电路的大, 因此, 抗干扰能力比直接耦合 FET 逻辑电路强。

3.5 逻辑描述中的几个问题


3.5.1 试对图题 3.5.1 所示电路的逻辑门进行变换, 使其可以用单一的或非门实现。

【解题过程】 将电路的逻辑表达式进行变换得


$$L = (A + B)(C + D) = \overline{\overline{A + B} \cdot \overline{C + D}} = \overline{\overline{A + B} + \overline{C + D}} = \overline{\overline{A} \cdot \overline{B} + \overline{C} \cdot \overline{D}}$$



图题 3.5.1



(a)



(b)


图解 3.5.1




直接用或非门实现上述表达式,得到如图解 3.5.1(b)所示的逻辑电路。

3.5.2 电路如图题 3.5.2 所示,试用与非门实现。

【解题过程】 见图解 3.5.2 所示。



图题 3.5.2



图解 3.5.2

3.6 逻辑门电路使用中的几个实际问题

3.6.1 当 CMOS 和 TTL 两种门电路相互连接时,要考虑哪几个电压和电流参数? 这些参数应满足怎样的关系?

【解题过程】 当 CMOS 和 TTL 两种门电路相互连接是,需要考虑驱动门输出的电压和电流值 $V_{OH(min)}$ 、 $V_{OL(max)}$ 、 $I_{OH(max)}$ 、 $I_{OL(max)}$, 负载门输入端的电压和电流值 $V_{IH(min)}$ 、 $V_{IL(max)}$ 、 $I_{IH(max)}$ 、 $I_{IL(max)}$ 。

电路为灌电流时: $I_{OL(max)} \geq I_{IL(total)}$

电路为拉电流时: $I_{OH(max)} \geq I_{IH(total)}$

驱动门输出电压与负载门输入电压满足: $V_{OH(min)} \geq V_{IH(min)}$

$$V_{OL(max)} \leq V_{IL(max)}$$

3.6.2 当用 74LS 系列 TTL 电路去驱动 74HC 系列 CMOS 电路时,试简述其设计思路,是否需要接口电路? 计算其扇出数,并对接口电路就开关速度和功耗两方面作出评价(设用一个 74LS 逻辑门作为驱动器件,并且其高电平输出时的漏电流为 0.2 mA)。

【知识点窍】 接口电路电阻 R_p : $R_{p(min)} = \frac{V_{CC} - V_{OL(max)}}{I_{OL(max)} - I_{IH(total)}}$


$$R_{p(max)} = \frac{V_{CC} - V_{IH(min)}}{I_{IH(total)}}$$

【逻辑推理】 74TTL 电路输出高电平 $V_{OH(min)} = 2.4V$, 74HC 电路的输入电压 $V_{IH(min)} = 3.5$ (参考附录 C), 因此二种电路不兼容, 需要用接口电路, 才能使用 74TTL 电路去驱动 CMOS 电路的 74HC 电路。

【解题过程】 (1) 因为 74LS 系列 TTL 电路 $V_{OH(min)} = 2.7V$, 而 74HC 系列的 $V_{IH(min)} = 3.5V$ (见附录 A), 两种电路的电压不兼容, 当用 74LS 系列 TTL 电路去驱动 CMOS 电路时, 需要另加接口电路, 如图解 3.6.2 所示。

由于 CMOS 门电路的 $I_{IL(max)}$ 和 $I_{IH(max)}$ 均很小, 远满足条件 $I_{OL(max)} \geq I_{IL(total)}$ 和 $I_{OH(max)} \geq I_{IH(total)}$, 理论上扇出数可以很大。但 CMOS 门电路的输入电容较大, 负载门过多会影响电路的开关速度。取扇出数 $N_O = 20$ 。

(2) $R_{p(min)}$ 的值按式 (3.1.6) 计算, 根据附录 A 可知, $V_{OL(max)} = 0.5V$, $I_{OL(max)} = 8mA$, $I_{IL(max)} =$



图解 3.6.2 TTL 驱动 CMOS

0.001mA, 得

$$R_{p(\min)} = \frac{V_{CC} - V_{OL(\max)}}{I_{OL(\max)} + I_{IL(\text{total})}} = \frac{(5 - 0.5)V}{8\text{ mA} - 0.001\text{ mA} \times 20} \approx 0.56\text{ k}\Omega$$

(3) $R_{p(\max)}$ 的值按式(3.1.7)计算, 根据附录 A 及已知条件可知, $V_{OH(\min)} = 2.7\text{ V}$, $I_{OZ(\text{total})} = 3.5\text{ V}$, $I_{IH(\text{total})} = 0.001\text{ mA}$, 为保证负载门输入高电平值, 取 $V_{OH(\min)} = 3.5\text{ V}$, 得

$$R_{p(\max)} = \frac{V_{CC} - V_{IH(\min)}}{I_{OZ(\text{total})} + I_{IH(\text{total})}} = \frac{(5 - 3.5)V}{0.2\text{ mA} + 0.001\text{ mA} \times 20} \approx 6.8\text{ k}\Omega$$

综上所述, R_p 取值范围为 $0.56 \sim 6.8\text{ k}\Omega$ 。为了兼顾开关速度和功耗, 可取 $R_p \approx 1 \sim 3\text{ k}\Omega$ 。

3.6.3 当用 74ALS 系列 TTL 去驱动 74HC 系列 CMOS 时, 重复题 3.6.2。

【知识点窍】 接上电路电路电阻 R_p : $R_{p(\min)} = \frac{V_{CC} - V_{OL(\max)}}{I_{OL(\max)} - I_{IH(\text{total})}}$

$$R_{p(\max)} = \frac{V_{CC} - V_{IH(\min)}}{I_{IH(\text{total})}}$$

【逻辑推理】 同 3.6.2 题, 查表 C 比较 LSTTL 的输出高电平和 HCCMOS 的输入电压, 亦可得接口之间电压不兼容, 需外加接电路。

【解题过程】 (1) 74ALS 系列 TTL 电路的输出高电平电压值为 $V_{OH(\min)} = 3\text{ V}$, 而 74HC 系列的 $V_{IH(\min)} = 3.5\text{ V}$, 两种电路电压不兼容, 74ALS 系列 TTL 驱动为 74HC 系列 CMOS 需外加接口电路, 其设计思路与题 3.6.2 相同。取扇出数 $N_O = 20$ 。

(2) $R_{p(\min)}$ 的值按式(3.1.6)计算, 根据附录 A 可知, $V_{OL(\max)} = 0.5\text{ V}$, $I_{OL(\max)} = 8\text{ mA}$, $I_{IL(\max)} = 0.001\text{ mA}$, 得

$$R_{p(\min)} = \frac{V_{CC} - V_{OL(\max)}}{I_{OL(\max)} + I_{IL(\text{total})}} = \frac{(5 - 0.5)V}{8\text{ mA} - 0.001\text{ mA} \times 20} \approx 0.56\text{ k}\Omega$$

(3) $R_{p(\max)}$ 的值按式(3.1.7)计算, 根据附录 A 及已知条件可知, $V_{OH(\min)} = 2.7\text{ V}$, $I_{OZ(\text{total})} = 3.5\text{ V}$,



电子技术基础(数字部分)辅导及习题全解

$I_{IH(\text{total})} = 0.001 \text{ mA}$, 为保证负载门输入高电平值, 取 $V_{OH(\text{min})} = 3.5 \text{ V}$, 得

$$R_{p(\text{max})} = \frac{V_{CC} - V_{IH(\text{min})}}{I_{OZ(\text{total})} + I_{IH(\text{total})}} = \frac{(5 - 3.5) \text{ V}}{0.2 \text{ mA} + 0.001 \text{ mA} \times 20} \approx 6.8 \text{ k}\Omega$$

综上所述, R_p 取值范围为 $0.56 \sim 6.8 \text{ k}\Omega$ 。为了兼顾开关速度和功耗, 可取 $R_p \approx 1 \sim 3 \text{ k}\Omega$ 。

3.6.4 当用 HC 系列 CMOS 去驱动基本的 74LS 系列 TTL 门电路时, 试简述其设计思路, 指出是否需要加接口电路? 并就开关速度和功耗两方面对接口电路进行评价。

【解题过程】 (1) 74LS 系列的 $V_{IH(\text{min})} = 2 \text{ V}$, $V_{IL(\text{max})} = 0.8 \text{ V}$, 而 HC 系列 CMOS 的 $V_{OH(\text{min})} = 3.84 \text{ V}$, $V_{OL(\text{max})} = 0.33 \text{ V}$, 故不需要另接口电路。

(2) 扇出数:

$$N_{OL} = \frac{I_{OL(\text{max})}}{I_{IL(\text{max})}} = \frac{4 \text{ mA}}{0.4 \text{ mA}} = 10$$

$$N_{OH} = \frac{I_{OH(\text{max})}}{I_{IH(\text{max})}} = \frac{4 \text{ mA}}{0.02 \text{ mA}} = 200$$

因 $N_{OH} \gg 10$, 故取 $N_O = 10$

(3) 由于不需要另加接口电路, 其开关速度和功耗取决于二者原有的技术性能, 不影响电路的原有的速度和功耗。

3.6.5 当用 HC 系列 CMOS 驱动 ALS 系列 TTL 时, 重复题 3.6.4。

【解题过程】 由于两者电压兼容, 不需要外加接口电路。扇出数的计算结果与题 3.6.4 相同。

3.6.6 复习一下 TTL 门的输出电路。若 TTL 的输出级超载时, 电路会出现什么现象? 用什么仪器进行判断?

【知识点窍】 TTL 门输出超载的两种情况:

灌电流超载条件: $V_{OL} > V_{OL(\text{max})}$

拉电流超载条件: $V_{OH} < V_{OH(\text{min})}$

【解题过程】 TTL 门输出超载可能的情况有:

① 灌电流超载, 此时应有 $V_{OL} > V_{OL(\text{max})} = 0.4 \text{ V}$

② 拉电流超载, 此时应有 $V_{OH} < V_{OH(\text{min})} = 2.0 \text{ V}$

以上超载可用数字电压表测量 V_{OH} 是否超过 0.4 V 和 V_{OH} 是否低于 2.0 V 来判断。

3.6.7 设计一发光二极管(LED)驱动电路, 设 LED 的参数为 $V_F = 2.5 \text{ V}$, $I_D = 4.5 \text{ mA}$ 。若 $V_{CC} = 5 \text{ V}$, 当 LED 发亮时, 电路的输出为低电平, 选用集成门电路的型号, 并画出电路图。

【逻辑推理】 电路输出为低电平, 因此用灌电流负载的形式, 串联 R 和 LED。


【解题过程】 设以 74LS04 作为驱动器件, 则查附录 C 可知, 74LS04 的参数为

$$I_{OL(\text{max})} = 8 \text{ mA}, V_{OL(\text{max})} = 0.5 \text{ V}$$

驱动电路如图解 3.6.7 所示, $V_{CC} = V_F + V_{OL(\text{max})} + I_D R$ 。

其中, R 为限流电阻, 因为 $I_D = 4.5 \text{ mA}$, $V_F = 2.5 \text{ V}$, $V_{CC} = 5 \text{ V}$

则
$$R = \frac{V_{CC} - V_F - V_{OL(\text{max})}}{I_D} = \frac{(5 - 2.5 - 0.5) \text{ V}}{4.5 \text{ mA}} \approx 444 \Omega$$




图解 3.6.7

3.7 用 Verilog 描述逻辑门电路

3.7.1 试用 Verilog 提供的基本开关元件对图题 3.7.1 所示的或非门电路进行描述。

【答】或非门电路由 PMOS 管的 TP1 和 NMOS 的 TN1 和 TN2 组成。




图题 3.7.1 CMOS 或非门

```
module NOR2(L,A,B);
    input A,B;
    output L;
    supply1 Vdd;
    supply0 GND;
    wire W; //将两个 PMOS 管之间的连接点定义为 W
    pmos TP1(W,Vdd,B); //漏极,源极,控制栅极
    pmos TP2(L,W,A); //两个 PMOS 管串行连接
    nmos TN1(L,GND,B); //两个 NMOS 管并行连接
    nmos TN2(L,GND,A); //NMOS 管的源极与地相连
endmodule
```

3.7.2 试用 Verilog 提供的基本开关元件对图题 3.7.2 所示的异或门电路进行描述。

【答】异或门电路前部由 TP1、TP2 串行连接, TN1 和 TN2 并行连接, 后部由 PMOS 管的 TP2、TP4、TP5 和 NMOS 管 TN3、TN4、TN5 组成

```
module XOR2(L,A,B);
    input A,B;
    output L;
    supply1 Vdd;
    supply0 GND;
```



图题 3.7.2 异或门

```


wire X, W1, W2, W3;
pmos TP1(W1, Vdd, B); //漏极, 源极, 控制栅极
pmos TP2(X, W1, A); //两个 PMOS 管串行连接
nmos TN1(X, GND, B); //两上 NMOS 管并行连接
nmos TN2(X, GND, A); //NMOS 管的源极与地相连
pmos TP3(W2, Vdd, B);
pmos TP4(W2, Vdd, A);
pmos TP5(L, W2, X);
nmos TN5(L, GND, X)
nmos TN3(W3, GND, B)
nmos TN4(L, W3, A);
endmodule
    
```

3.7.3 分析图题 3.7.3 所示电路的逻辑功能, 并使用 Verilog 提供的基本开关元件对该电路进行描述, 图中的非门可以直接调用例 3.7.2 中定义的下层模块 inverter。

【答】由图题 3.7.3 可知, 该电路完成异或逻辑的功能。

```

module XOR2(L, A, B);
    input A, B;
    output L;
    wire notA, notB;
    inverter v1(notA, A);
    inverter v2(notB, B); //非门调用下层 inverter 模块
    cmos TG1(L, B, notA, A);
endmodule
    
```



图题 3.7.3

```
cmos TG2(L,notB,A,notA);
endmodule
```




第4章 组合逻辑电路

知识点归纳

1. 组合逻辑电路的分析

分析组合逻辑电路的目的是确定已知电路的逻辑功能,分析的一般过程如下:

- (1) 由逻辑图写出各输出的逻辑表达式;
- (2) 化简和变换各逻辑表达式;
- (3) 列出真值表;
- (4) 根据真值表和逻辑表达式对逻辑电路进行分析,确定其功能。

2. 组合逻辑电路的设计

组合逻辑电路的设计是根据设计命题的要求和选用的逻辑器件,设计构造出能实现预定功能、经济合理的逻辑电路,设计的一般过程如下:

- (1) 根据对电路逻辑功能的要求,列出真值表;
- (2) 由真值表写出逻辑表达式;
- (3) 化简和变换逻辑表达式,从而能利用选定的逻辑器件画出逻辑电路图。

3. 组合逻辑电路中的竞争与冒险

(1) 竞争与冒险现象

在组合逻辑电路中,当输入信号通过不同的路径到达电路中某一个门的输入端时,由于各条路径的传输延迟时间不同会产生一定的时间差,这种现象称为竞争;而由于这种原因可能会使逻辑电路产生错误的输出,这种现象称为冒险。

(2) 消除竞争冒险的方法

- 1) 发现并消去互补变量;
- 2) 增加乘积项;
- 3) 输出端并联滤波电容器。

经典考题解析

例 4.1 试用门电路设计一个 2 位二进制数相乘的乘法电路。

【解】 (1) 确定输入、输出变量: 根据题意可确定两个 2 位二进制数 A_1A_0 、 B_1B_0 为输入变量, 乘积 $P_3P_2P_1P_0$ 为输出函数。

(2) 列真值表如表 4.1 所示。

表 4.1 函数输出表

A_1	A_0	B_1	B_0	P_3	P_2	P_1	P_0	A_1	A_0	B_1	B_0	P_3	P_2	P_1	P_0
0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0
0	0	0	1	0	0	0	0	1	0	0	1	0	0	1	0
0	0	1	0	0	0	0	0	1	0	1	0	0	1	0	0
0	0	1	1	0	0	0	0	1	0	1	1	0	1	1	0
0	1	0	0	0	0	0	0	1	1	0	0	0	0	0	0
0	1	0	1	0	0	0	1	1	1	0	1	0	0	1	1
0	1	1	0	0	0	1	0	1	1	1	0	0	1	1	0
0	1	1	1	0	0	1	1	1	1	1	1	1	0	0	1

(3) 根据真值表采用卡诺图化简逻辑函数, 如图 4.1(a)、(b)、(c) 所示, 则各逻辑函数最简函数式分别为:




图 4.1

$$P_3 = A_1 A_0 B_1 B_0$$

$$P_2 = A_1 B_1 \bar{A}_0 + A_1 B_1 \bar{B}_0$$

$$= A_1 B_1 (\bar{A}_0 + \bar{B}_0)$$

$$= A_1 B_1 \overline{A_0 B_0}$$



电子技术基础(数字部分)辅导及习题全解

$$\begin{aligned}
 P_1 &= A_1 \bar{A}_0 B_0 + A_1 \bar{B}_1 B_0 + \bar{A}_1 A_0 B_1 + A_0 B_1 \bar{B}_0 \\
 &= A_1 B_0 (\bar{A}_0 + \bar{B}_1) + A_0 B_1 (\bar{A}_1 + \bar{B}_0) \\
 &= A_1 B_0 (\overline{A_0 B_1}) + A_0 B_1 (\overline{A_1 B_0}) \\
 &= (A_1 B_0) \oplus (A_0 B_1)
 \end{aligned}$$

$$P_0 = A_0 B_0$$

(4) 根据化简后的函数式选用与门、异或门和非门实现电路, 其逻辑电路图如图 4.2 所示。




图 4.2

例 4.2 试分析如图 4.3 所示电路。要求写出输出函数表达式, 并判断电路在哪些输入信号状态突变时可能发生逻辑冒险现象。为使电路能可靠工作, 试用增加冗余项的方法消除逻辑冒险, 并画出修正后的电路图。

【分析】 判别电路是否存在逻辑冒险的方法, 一是直接分析输出逻辑函数式, 若在一定条件下函数式能化简为 $Y = A + \bar{A}$ 或 $Y = A \cdot \bar{A}$ 的形式, 则表明当变量 A 取值在 0、1 间突变时可能引起电路逻辑冒险。二是从输出逻辑函数卡诺图中观察, 若出现两圈之间的桥接, 而某一变量跨越桥接处是在 0、1 间变换, 则这一变量取值突变时可能引起电路的逻辑冒险。消除冒险有多种方法, 本例要求用增加冗余项的方式来处理, 具体做法是将卡诺图中的桥接处圈为一项, 加入到输出逻辑函数式中。




图 4.3

【解】 电路输出逻辑函数的卡诺图如图 4.4 所示, 其逻辑函数式为

$$Y = \overline{AC} \overline{A} \overline{BD} \overline{BC} \overline{CD} = \overline{AC} + A \overline{BD} + B \overline{C} + C \overline{D}$$

从输出函数卡诺图中得知, 有 3 个桥接处。

(1) 当 $A=0, B=1, D=1$ 时, $Y = C + \bar{C}$, 即当变量 C 的状态突变时, 电路可能存在冒险现象;

(2) 当 $A=1, C=0, D=1$ 时, $Y = \bar{B} + B$, 即当变 B 的状态突变时, 电路可能存在冒险现象;

(3) 当 $A=1, B=0, C=1$ 时, $Y = D + \bar{D}$, 即当变量 D 的状态突变时, 电




图 4.4

路可能存在冒险现象。

消除冒险的方法是在3个桥接处分别圈加一项,使输出逻辑函数式变为

$$Y = \overline{AC} + A\overline{BD} + B\overline{C} + C\overline{D} + \overline{AB} + A\overline{CD} + A\overline{BC}$$

增添冗余项的卡诺图和电路图如图4.5所示。




图 4.5

教材同步习题全解

4.1 组合逻辑电路的分析

4.1.1 写出如图题4.1.1所示电路对应的真值表。

【知识点窍】与非门逻辑关系: $F = \overline{AB}$

或非门逻辑关系: $F = \overline{A+B}$


逻辑表达式的化简及真值表的列写

【逻辑推理】根据图题4.1.1(a)所示电路可写出逻辑表达式,注意应将逻辑表达式化到最简,然后写出它们的真值表。

【解题过程】在每个逻辑门电路的输出端写出逻辑结果,如图题4.4.1中所示,写出L逻辑表达式。

$$\begin{aligned} (a) \quad L &= \overline{(AB + A + B + BC)} \cdot \overline{C} \\ &= \overline{AB + \overline{A}B + B\overline{C} + C} \\ &= \overline{AB + \overline{A}B + C + \overline{B}} \\ &= \overline{B + C + \overline{A}\overline{B}} \\ &= \overline{A} + B + C \end{aligned}$$

于是,逻辑图题4.4.1(a)的真值表如表解4.1.1(a)所示。



图题 4.1.1

表解 4.1.1(a)

A	B	C	L
0	0	0	1
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

$$(b) L_2 = \bar{A}\bar{B}\bar{C} + ABC = \bar{A}(B \odot C)$$


$$\begin{aligned} L_1 &= \bar{L}_2 + ABC = \overline{(\bar{A}\bar{B}\bar{C} + ABC)} + ABC \\ &= (\bar{A}\bar{B}\bar{C} + ABC) \cdot ABC \\ &= \bar{A}(\bar{B}\bar{C} + BC) \cdot ABC = \bar{0} = 1 \end{aligned}$$

于是,逻辑图题 4.1.1(b)的真值表如表解 4.1.1(b)所示。

表解 4.1.1(b)

A	B	C	L_1	L_2
0	0	0	1	1
0	0	1	1	0
0	1	0	1	0
0	1	1	1	1
1	0	0	1	0
1	0	1	1	0
1	1	0	1	0
1	1	1	1	0

4.1.2 组合逻辑电路及输入波形(A、B)如图题 4.1.2 所示,试写出输出端的逻辑表达式,画出输出波形。




图题 4.1.2

【解题过程】 由逻辑电路写出逻辑表达式:

$$L = \bar{A}B + A\bar{B} = A \oplus B$$

首先将输入波形分段,然后逐段画出输出波形。当 A、B 信号相同时,输出为 1,不同时,输出为 0,得到输出波形,如图解 4.1.2 所示。




图解 4.1.2

4.1.3 设有四种组合逻辑电路,它们的输入波形(A、B、C、D)如图题 4.1.3(a)所示,其对应的输出波形分别为 W、X、Y、Z,如图题 4.1.3(b)所示,试分别写出它们的简化逻辑表达式。

【解题过程】 (1)由波形图列真值表,如表解 4.1.3 所示。


表解 4.1.3

D	C	B	A	W	X	Y	Z	D	C	B	A	W	X	Y	Z
0	0	0	0	0	1	1	0	1	0	0	0	1	1	1	1
0	0	0	1	0	0	1	0	1	0	0	1	0	1	0	0
0	0	1	0	0	1	0	0	1	0	1	0	1	0	1	0
0	0	1	1	1	0	0	0	1	0	1	1	1	0	0	1
0	1	0	0	1	1	0	0	1	1	0	0	1	1	0	1
0	1	0	1	1	0	0	1	1	1	0	1	1	1	0	1
0	1	1	0	1	0	1	1	1	1	1	0	0	0	0	0
0	1	1	1	0	1	1	1	1	1	1	1	0	1	0	1



图题 4.1.3

(2) 由真值表画 W 、 X 、 Y 、 Z 的卡诺图, 如图解 4.1.3 所示。



图解 4.1.3

(3) 由卡诺图写出 W 、 X 、 Y 、 Z 的最简与或表达式。


$$W = AB\bar{C} + \bar{A}\bar{C}D + \bar{B}C + \bar{A}\bar{C}D$$

$$X = \bar{B}D + \bar{A}\bar{B} + \bar{A}\bar{C}\bar{D} + ABC$$

$$Y = \bar{B}\bar{C}\bar{D} + \bar{A}\bar{C}D + BC\bar{D}$$

$$Z = AC + \bar{A}\bar{B}D + ABD + BC\bar{D}$$

4.1.4 试分析图题 4.1.4 所示逻辑电路的功能。



图题 4.1.4

【知识点窍】 异或门逻辑关系： $A \oplus B = A\bar{B} + \bar{A}B$ ，真值表的列写

【逻辑推理】 分析逻辑电路的功能，可以通过分析其真值表来完成，根据电路写出逻辑表达式，由输入、输出的关系可列出真值表。

【解题过程】 先写出逻辑表达式： $L = (A \oplus B) \oplus (C \oplus D)$

由输入输出关系写出真值表，见表解 4.1.4。


表解 4.1.4

A	B	C	D	L
0	0	0	0	0
0	0	0	1	1
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	1
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	0
1	1	0	1	1
1	1	1	0	1
1	1	1	1	0



由表解 4.1.4 可知,当输入 A, B, C, D 中,有奇数个 1 时,输出 $L=1$;当 A, B, C, D 中有偶数个 1 时,输出 $L=0$ 。因此,此逻辑电路为奇偶校验电路。

4.1.5 逻辑电路如图题 4.1.5 所示,试分析其逻辑功能。



图题 4.1.5

【知识点窍】或非门逻辑: $F = \overline{A+B}$ 。

同或逻辑: $\overline{A} \overline{B} + AB = A \odot B$ 。

真值表的列写。

【逻辑推理】分析逻辑电路功能时,可根据逻辑表达式列出真值表,然后根据输入、输出关系,找到相应实现的功能。

【解题过程】要写真值表,先写出输出 L_1, L_2, L_3 和输入 A, B 的逻辑关系表达式:

$$L_1 = \overline{A+B} = A \overline{B}$$

$$L_2 = \overline{L_1 + L_3}$$

$$= (\overline{A+B}) \cdot (A+B)$$

$$= AB + \overline{A} \overline{B}$$

$$= A \odot B$$

$$L_3 = \overline{A+B} = \overline{A} \overline{B}$$

然后得真值表,如表解 4.1.5 所示。

表解 4.1.5

A	B	L_1	L_2	L_3
0	0	0	1	0
0	1	0	0	1
1	0	1	0	0
1	1	0	1	0


由于 $L_2 = A \odot B$,所以当 AB 相等时, $L_2=1, L_1=L_3=0$;由表解 4.1.5 可见 $A>B$ 时, $L_1=1, L_2=L_3=0$; $A<B$ 时, $L_3=1, L_1=L_2=0$ 。因此, L_1, L_2, L_3 可以指示 A, B 之间大于、小于、等于关系。因此如图题 4.1.5 所示电路为 1 位数值比较电路。

4.1.6 试分析图题 4.1.6 所示逻辑电路的功能。

【知识点窍】异或门逻辑表达式: $F = A \oplus B = A \overline{B} + \overline{A} B$ 。

与非门逻辑表达式: $F = \overline{AB}$ 。

真值表的列写。



图题 4.1.6

【解题过程】 首先可写出 S 和 C 的逻辑表达式:

$$S = (A \oplus B) \oplus C$$

$$C = \overline{(A \oplus B)} \cdot C + \overline{A}B = (A \oplus B)C + AB$$


于是,可得真值表如表解 4.1.6 所示。

表解 4.1.6

A	B	C	S	C
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

由真值表可知, S 为 A 、 B 、 C 相加的结果的低位, C 为低位向高位的进位。因此该电路的逻辑功能为 1 位数的全加器。

4.1.7 分析图题 4.1.7 所示逻辑电路的功能。



图题 4.1.7



电子技术基础(数字部分)辅导及习题全解

【解题过程】 由逻辑电路写出表达式:

$$S_0 = A_0 \oplus B_0$$

$$C_0 = A_0 B_0$$

$$S_1 = A_1 \oplus B_1 \oplus A_0 B_0$$

$$C_1 = A_1 B_1 + (A_1 \oplus B_1) A_0 B_0$$

列出真值表,如表解 4.1.7 所示。

表解 4.1.7

A_1	B_1	A_0	B_0	C_1	S_1	C_0	S_0
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1
0	0	1	0	0	0	0	1
0	0	1	1	0	1	1	0
0	1	0	0	0	1	0	0
0	1	0	1	0	1	0	1
0	1	1	0	0	1	0	1
0	1	1	1	1	0	1	1
1	0	0	0	0	1	1	0
1	0	0	1	0	1	0	1
1	0	1	0	0	1	0	1
1	0	1	1	1	0	1	0
1	1	0	0	1	0	0	0
1	1	0	1	1	0	1	1
1	1	1	0	1	0	1	1
1	1	1	1	1	1	1	0

由逻辑表达式和真值表可判断该电路是 2 位数全加器。 $A_1 A_0$ 、 $B_1 B_0$ 分别为 2 位被加数及加数, S_1 、 S_0 为和, C_0 为 A_0 、 B_0 相加向高位的进位, C_1 为 A_1 、 B_1 及 C_0 相加向列高位的进位。

4.1.8 分析图题 4.1.8 所示逻辑电路的功能。

【逻辑推理】 首先根据逻辑电路写出各输出端的逻辑表达式,并进行化简,然后即列写真值表并分析其功能。

【解题过程】


$$L_4 = \overline{A} \overline{B} \overline{C} = \overline{A + B + C}$$

$$L_3 = \overline{B} \overline{C} \cdot \overline{B} C = \overline{B} \overline{C} + \overline{B} C$$

$$L_2 = C$$

$$L_1 = \overline{D}$$

$$F = \overline{A} \overline{B} \cdot \overline{A} C = \overline{A} B + \overline{A} C$$



图题 4.1.8

列写真值表如表解 4.1.8 所示。

表解 4.1.8

输 入				输 出				
A	B	C	D	L ₄	L ₃	L ₂	L ₁	F
0	0	0	0	1	0	0	1	0
0	0	0	1	1	0	0	0	0
0	0	1	0	0	1	1	1	0
0	0	1	1	0	1	1	0	0
0	1	0	0	0	1	0	1	0
0	1	0	1	0	1	0	0	0
0	1	1	0	0	0	1	1	0
0	1	1	1	0	0	1	0	0
1	0	0	0	0	0	0	1	0
1	0	0	1	0	0	0	0	0
1	0	1	0	0	1	1	1	1
1	0	1	1	0	1	1	0	1
1	1	0	0	0	1	0	1	1
1	1	0	1	0	1	0	0	1
1	1	1	0	0	0	1	1	1
1	1	1	1	0	0	1	0	1

分析真值表可知,当 $ABCD$ 所表示的二进制数小于或等于 9 时,输出 $L_4L_3L_2L_1$ 为对应输入的十进制数 9 的补码。当 $ABCD$ 所表示的二进制数大于 9 时,标志位 F 输出为 1,表示此时由电路输



出的是伪码。因此,这个电路逻辑功能是计算十进制数9的补码。

4.2 组合逻辑电路的设计

4.2.1 试用2输入与非门设计一个3输入的组逻辑电路。当输入的二进制码小于3时,输出为0;输入大于等于3时,输出为1。

【知识点窍】 逻辑功能对应的真值表列写

【逻辑推理】 设 A, B, C, D 为四个输入变量,取值分为0、1,当其中出现奇数个1时,输出 $L=0$,反之, $L=1$,由此,列出真值表,画出卡诺图,得到最简与或式,再改写为与非形式,直接可由与非门实现。要注意的是2输入与非门要求表达式中每个与非项只能有两个变量。

根据组合逻辑的设计过程,首先确定输入、输出变量,列出真值表,由卡诺图化简得到最简与或式,然后根据要求对表达式进行变换,画出逻辑图。

【解题过程】 设输入变量为 A, B, C ,输出变量为 L ,根据题意列真值表,如表解4.2.1所示。


由卡诺图化简,如图解4.2.1(a)所示,经过变换得到逻辑表达式为

$$L = A + BC = \overline{A} \overline{BC}$$


用2输入与非门实现上述逻辑表达式,如图解4.2.1(b)所示。

表解4.2.1

A	B	C	L	A	B	C	L
0	0	0	0	1	0	0	1
0	0	1	0	1	0	1	1
0	1	0	0	1	1	0	1
0	1	1	1	1	1	1	1



(a)



(b)

图解4.2.1

4.2.2 试设计一个4位的奇偶校验器,即当4位数中有奇数个1时输出为0,否则输出为1。可以采用各种逻辑功能的门电路来实现。

【逻辑推理】 按照组合逻辑电路的设计步骤,首先按照题目要求列出真值表,由真值表画卡诺图,进而写出逻辑表达式。

【解题过程】 设4个输入为 A, B, C, D ,输出为 L 。当 $ABCD$ 中有奇数个1,输出 $L=0$;当 $ABCD$ 有偶数个1或没有1,输出为 $L=1$,由此列出真值表,如表解4.2.2所示。

表解 4.2.2


A	B	C	D	L	A	B	C	D	L
0	0	0	0	1	1	0	0	0	0
0	0	0	1	0	1	0	0	1	1
0	0	1	0	0	1	0	1	0	1
0	0	1	1	1	1	0	1	1	0
0	1	0	0	0	1	1	0	0	1
0	1	0	1	1	1	1	0	1	0
0	1	1	0	1	1	1	1	0	0
0	1	1	1	0	1	1	1	1	1

由真值表画卡诺图,如图解 4.2.2(a)所示。


由卡诺图写出逻辑表达式,并进行变换得

$$\begin{aligned}
 L &= \overline{A}\overline{B}\overline{C}\overline{D} + \overline{A}\overline{B}C\overline{D} + \overline{A}B\overline{C}\overline{D} + \overline{A}BC\overline{D} + A\overline{B}\overline{C}\overline{D} + A\overline{B}C\overline{D} + A\overline{B}\overline{C}D + A\overline{B}CD \\
 &= \overline{A}\overline{B}(\overline{C}\overline{D} + CD) + \overline{A}B(\overline{C}\overline{D} + CD) + AB(\overline{C}\overline{D} + CD) + A\overline{B}(\overline{C}\overline{D} + CD) \\
 &= \overline{A}\overline{B}\overline{C}\oplus D + \overline{A}B(C\oplus D) + AB(\overline{C}\oplus D) + A\overline{B}(C\oplus D) \\
 &= (\overline{A}\overline{B} + AB)\overline{C}\oplus D + (\overline{A}B + A\overline{B})(C\oplus D) \\
 &= \overline{(A\oplus B)}(\overline{C}\oplus D) + (A\oplus B)(C\oplus D) \\
 &= A\oplus B\oplus C\oplus D
 \end{aligned}$$

由逻辑表达式可见,用异或门可以简化逻辑电器,因此,由异或门和非门构成的逻辑电路,如图解 4.2.2(b)所示。



(a)



(b)

图解 4.2.2



电子技术基础(数字部分)辅导及习题全解

4.2.3 试设计一个4输入、4输出逻辑电路。当控制信号 $C=0$ 时,输出状态与输入状态相反;
 $C=1$ 时,输出状态与输入状态相同。可以采用各种逻辑功能的门电路来实现。

【知识点窍】 逻辑功能对应的真值表列写。

【逻辑推理】 由于是4输入、4输出系统,设4输入为 $A_0 \sim A_3$,对应的四输出为 $L_0 \sim L_3$,根据要求,可写出真值表,由于没有要求用与非、与或门来实现,所以可直接从真值表中寻找逻辑关系。

【解题过程】 设 A_0, A_1, A_2, A_3 为输入变量, L_0, L_1, L_2, L_3 为对应的输出变量, C 为控制信号。

根据已知条件: $C=0$ 时, $L_i = \bar{A}_i$; $C=1$ 时, $L_i = A_i$ ($i=0, 1, 2, 3$)

于是,可得


$$L_i = \begin{cases} \bar{A}_i & C=0 \\ A_i & C=1 \end{cases} \quad (i=0, 1, 2, 3)$$

即有

$$L_i = \bar{A}_i \cdot \bar{C} + A_i \cdot C = A_i \odot C, \quad (i=0, 1, 2, 3)$$

由于一般多用异或门,所以改写上式为 $L_i = A_i \oplus \bar{C}$ ($i=0, 1, 2, 3$)

于是可以得到逻辑电路图如图解 4.2.3 所示。




图解 4.2.3


4.2.4 试设计一可逆的4位码转换电路。当控制信号 $C=1$ 时,它将8421码转换为格雷码; $C=0$ 时,它将格雷码转换为8421码。可以采用任何门电路来实现。

【解题过程】 设 X_3, X_2, X_1, X_0 分别为4个输入信号, Y_3, Y_2, Y_1, Y_0 分别为4个输出信号,根据题意列出真值表,如表解 4.2.4 所示。当 $C=1$ 时,输入 $X_3 X_2 X_1 X_0$ 作为8421码,对应的输出 $Y_3 Y_2 Y_1 Y_0$ 为格雷码;当 $C=0$ 时,输入 $X_3 X_2 X_1 X_0$ 则作为格雷码,对应的输出 $Y_3 Y_2 Y_1 Y_0$ 为8421码。

分别画出 $C=1$ 和 $C=0$ 时各输出函数的卡诺图,如图解 4.2.4(a) 所示。



图解 4.2.4



(a)

图解 4.2.4(续)

$$Y_3 = g_3 + b_3 = X_3 C + X_3 \bar{C} = X_3$$

$$Y_2 = g_2 + b_2 = (X_3 \oplus X_2) C + (X_3 \oplus X_2) \bar{C} = X_3 \oplus X_2$$


$$Y_1 = g_1 + b_1 = (X_2 \oplus X_1) C + (X_3 \oplus X_2 \oplus X_1) \bar{C} \\ = (X_2 \oplus X_1) C + (Y_2 \oplus X_1) \bar{C}$$

$$Y_1 = X_1 \oplus (CX_2 + \bar{C}Y_2) = X_1 \oplus (\overline{CX_2} \cdot \overline{\bar{C}Y_2})$$



$$Y_0 = g_0 + b_0 = X_0 \oplus (\overline{CX_1} \cdot \overline{CY_1})$$

由此可画出用与非门和异或门实现的逻辑电路,如图解 4.2.4(b)所示。



图解 4.2.4(续)


4.2.5 试设计一组合逻辑电路,能够对输入的 4 位二进制数进行求反加 1 的运算。可采用任何门电路来实现。

【解题过程】 设输入变量为 A, B, C, D , 输出变量为 L_3, L_2, L_1, L_0 , 由题意列真值表,如表解 4.2.5 所示。


表解 4.2.5

输 入				输 出			
A	B	C	D	L_3	L_2	L_1	L_0
0	0	0	0	0	0	0	0
0	0	0	1	1	1	1	1
0	0	1	0	1	1	1	0
0	0	1	1	1	1	0	1
0	1	0	0	1	1	0	0
0	1	0	1	1	0	1	1
0	1	1	0	1	0	1	0
0	1	1	1	1	0	0	1
1	0	0	0	1	0	0	0
1	0	0	1	0	1	1	1
1	0	1	0	0	1	1	0
1	0	1	1	0	1	0	1
1	1	0	0	0	1	0	0
1	1	0	1	0	0	1	1
1	1	1	0	0	0	1	0
1	1	1	1	0	0	0	1

(2) 由真值表画卡诺图, 如图解 4.2.5(a) 所示。



(a)



(b)

图解 4.2.5

(3) 由卡诺图可求得各输出逻辑表达式。



电子技术基础(数字部分)辅导及习题全解

$$L_3 = \overline{A}B + \overline{A}C + \overline{A}D + A\overline{B}\overline{C}\overline{D} = A \oplus (B + C + D)$$

$$L_2 = \overline{B}C + \overline{B}D + \overline{A}D + B\overline{C}\overline{D} = B \oplus (C + D)$$

$$L_1 = \overline{C}D + \overline{C}D = C \oplus D$$

$$L_0 = D$$

根据上述表达式用或门和异或门实现逻辑电路,如图解 4.2.5(b)所示。

4.2.6 试设计一个电路,能实现表题 4.2.6 所示的逻辑功能,选用合适的 SSI 门电路时,尽可能做到种类少、数目少。

表题 4.2.6

A	B	C	L ₁	L ₂	A	B	C	L ₁	L ₂
0	0	0	0	1	1	0	0	1	0
0	0	1	1	0	1	0	1	1	0
0	1	0	1	0	1	1	0	1	0
0	1	1	0	1	1	1	1	0	0


【逻辑推理】要做到所用的 SSI 门种类少、数量少,就要使 L_1 、 L_2 的逻辑表达式为最简形式,故应用卡诺图法来化简。

【解题过程】根据表题 4.2.6 中的真值表,画出卡诺图,见图解 4.2.6(a)、(b)。


由卡诺图,可得 L_1 、 L_2 的最简与或表达式:

$$L_1 = \overline{A}\overline{B} + \overline{B}C + \overline{B}\overline{C} = \overline{A}\overline{B} + B \oplus C$$


$$L_2 = \overline{A}\overline{B}\overline{C} + \overline{A}BC = \overline{A} \cdot (B \oplus C) = \overline{A} \cdot B \oplus C$$



(a)



(b)



(c)

图解 4.2.6

由于 $B \oplus C$ 可以复用,将 L_2 中同或表达式化为异或形式,故仅需一个异或门, L_1 中需要一个或

门, L_1 、 L_2 各需一个与门, L_1 中还要一个反相器, L_2 则另需两个反相器, 于是可以得到逻辑电路图如图解 4.2.6(c) 所示。

4.2.7 某足球评委会由一位教练和三位球迷组成, 对裁判员的判罚进行表决。当满足以下条件时表示同意: 有三人或三人以上同意, 或者有两人同意, 但其中一个是教练。试用 2 输入与非门设计该表决电路。


【逻辑推理】 设计的一般顺序为由题意写出真值表, 根据真值表画卡诺图并化简, 根据最简与非式画出逻辑电路图。

【解题过程】 设一位教练和三位球迷分别用 A 和 B 、 C 、 D 表示, 当这些输入变量为 1 时表示同意, 为 0 表示不同意。输出 L 表示表决结果, L 为 1 时表示同意判罚, 为 0 表示不同意。由此列出真值表, 如表解 4.2.7 所示。


表解 4.2.7

输入				输出	输入				输出
A	B	C	D	L	A	B	C	D	L
0	0	0	0	0	1	0	0	0	0
0	0	0	1	0	1	0	0	1	1
0	0	1	0	0	1	0	1	0	1
0	0	1	1	0	1	0	1	1	1
0	1	0	0	0	1	1	0	0	1
0	1	0	1	0	1	1	0	1	1
0	1	1	0	0	1	1	1	0	1
0	1	1	1	1	1	1	1	1	1

由真值表画卡诺图, 如图解 4.2.7(a) 所示。



(a)



(b)

图解 4.2.7

由卡诺图化简得

$$L = AB + AC + AD + BCD$$



电子技术基础(数字部分)辅导及习题全解

由于规定只能用 2 输入与非门, 将上式变换为两变量的与非-与非运算式:

$$L = \overline{AB \cdot AC \cdot AD \cdot BCD} = \overline{AB \cdot AC \cdot AD \cdot B \cdot CD}$$


根据 L 的逻辑表达式, 画出由 3 输入与非门组成的逻辑电路, 如图解 4.2.7(b) 所示。

4.2.8 设计一个 2 位二进制数相加的逻辑电路。提示:

$$\begin{array}{r} A_1 \quad A_0 \\ + B_1 \quad B_0 \\ \hline C_1 \quad S_1 \quad S_0 \end{array}$$

A_1 、 A_0 和 B_1 、 B_0 分别为被加数和加数, S_1 、 S_0 为相加的和, C_1 为进位。

【逻辑推理】设计的一般顺序为由题意写出真值表, 根据真值表画卡诺图并化简, 根据最简与或式画出逻辑电路图。



图解 4.2.8

【解题过程】设 A_1 、 A_0 和 B_1 、 B_0 分为二位数, 其中 A_1 、 B_1 为高位, A_0 、 B_0 为低位, S_1 、 S_0 为二位数加法的和, 其中 S_1 为高位, S_0 为低位, C_1 为向更高位的进位。由此列出真值表, 如表解 4.2.8 所示。

由真值表可得卡诺图,如图解 4.2.8(a)所示。

表解 4.2.8

A_1	B_1	A_0	B_0	S_1	S_0	C_1
0	0	0	0	0	0	0
0	0	0	1	0	1	0
0	0	1	0	0	1	0
0	0	1	1	1	0	0
0	1	0	0	1	0	0
0	1	0	1	1	1	0
0	1	1	0	1	1	0
0	1	1	1	0	0	1
1	0	0	0	1	0	0
1	0	0	1	1	1	0
1	0	1	0	1	1	0
1	0	1	1	0	0	1
1	1	0	0	0	0	1
1	1	0	1	0	1	1
1	1	1	0	0	1	1
1	1	1	1	1	0	1

由卡诺图可得 S_1 、 S_0 、 C_1 的简化逻辑表达式:

$$\begin{aligned}
 S_1 &= \bar{A}_1 B_1 \bar{A}_0 + \bar{A}_1 B_1 \bar{B}_0 + A_1 \bar{B}_1 \bar{B}_0 + \bar{A}_1 \bar{B}_1 A_0 B_0 + A_1 B_1 A_0 B_0 \\
 &= \bar{A}_0 (\bar{A}_1 B_1 + A_1 \bar{B}_1) + \bar{B}_0 (\bar{A}_1 B_1 + A_1 \bar{B}_1) + A_0 B_0 (A_1 B_1 + \bar{A}_1 \bar{B}_1) \\
 &= \bar{A}_0 (A_1 \oplus B_1) + \bar{B}_0 (A_1 \oplus B_1) + A_0 B_0 (\overline{A_1 \oplus B_1}) \\
 &= (\bar{A}_0 + \bar{B}_0) (A_1 \oplus B_1) + A_0 B_0 \overline{A_1 \oplus B_1} \\
 &= \bar{A}_0 \bar{B}_0 (A_1 \oplus B_1) + A_0 B_0 \overline{A_1 \oplus B_1} \\
 &= (A_0 B_0) \oplus (A_1 \oplus B_1) = A_1 \oplus B_1 \oplus (A_0 B_0)
 \end{aligned}$$

$$S_0 = \bar{A}_0 B_0 + A_0 \bar{B}_0 = A_0 \oplus B_0$$

$$C_1 = A_1 B_1 + B_1 A_0 B_0 + A_1 A_0 B_0 = A_1 B_1 + A_0 B_0 (A_1 + B_1)$$

由逻辑表达式可以画出逻辑图,如图解 4.2.8(b)所示。

4.2.9 某雷达站有 3 部雷达 A、B、C,其中 A 和 B 功率消耗相等,C 的功率是 A 的 2 倍。这些雷达由两台发电机 X 和 Y 供电,发电机 X 的最大输出功率等于雷达 A 的功率消耗,发电机 Y 的最大输出功率是 X 的 3 倍。要求设计一个逻辑电路,能够根据各雷达的启动和关闭信号,以最节约电能的方式启、停发电机。

【逻辑推理】 A、B、C 的功耗为 P_A 、 P_B 、 P_C ,且有 $P_C = 2P_A = 2P_B$,X、Y 的输出功率为 P_X 、 P_Y ,且有 $P_X = P_A$, $P_Y = 3P_X$ 。根据 A、B、C 是否工作,以及工作时的功耗,配置发电机 X、Y,可以写出真值表,并画出卡诺图得到逻辑电路图。



电子技术基础(数字部分)辅导及习题全解

【解题过程】 当 A 、 B 或 C 为 1 时,表示 A 、 B 或 C 的启动状态; A 、 B 或 C 为 0 时,表示 A 、 B 或 C 的关闭状态。当 X 或 Y 为 1 时,表示启动发电机 X 或 Y ;当 X 或 Y 为 0 时,表示发电机 X 或 Y 停机,由功耗、功率关系:

$$P_C = 2P_A \approx 2P_B \quad P_X = P_A \quad P_Y = 3P_X$$


当只开 A 或 B 时,要求 X 供电; A 、 B 同时开或开 C 时,要求 Y 供电; A 、 C 同时开或 B 、 C 同时开,也要 Y 供电; A 、 B 、 C 一起开时,要 X 、 Y 一同供电。

由此可得真值表如表解 4.2.9 所示所示。


表解 4.2.9

A	B	C	X	Y
0	0	0	0	0
0	0	1	0	1
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1


根据真值表,可得卡诺图如图解 4.2.9(a)、(b)所示。



(a)



(b)



(c)

图解 4.2.9

由卡诺图(a)、(b)可得 X, Y 的逻辑表达式:

$$X = A\bar{B}\bar{C} + ABC + \bar{A}BCC$$

$$Y = C + AB$$

所以, 逻辑电路图如图解 4.2.9(c) 所示。

4.3 组合逻辑电路中的竞争冒险

4.3.1 判断下列逻辑函数是否有可能产生竞争冒险, 如果可能应如何消除?


(1) $L_1(A, B, C, D) = \sum m(5, 7, 13, 15)$

(2) $L_2(A, B, C, D) = \sum m(5, 7, 8, 9, 10, 11, 13, 15)$

(3) $L_3(A, B, C, D) = \sum m(0, 2, 4, 6, 8, 10, 12, 14)$

(4) $L_4(A, B, C, D) = \sum m(0, 2, 4, 6, 12, 13, 14, 15)$

【知识点窍】 当一个逻辑门的两个输入端的信号同时向相反方向变化, 而变化的时间有差异的现象, 称为竞争。由竞争而可能产生输出干扰脉冲的现象称为冒险。



图解 4.3.1

【逻辑推理】 在一定条件下, 如果逻辑表达式简化为两个互补信号相乘或者相加, 电路有可能产生竞争冒险现象。

根据逻辑表达式画出各卡诺图, 如图解 4.3.1 所示。根据卡诺图分别得出各简化的逻辑表



达式。


【解题过程】 (1) $L_1 = BD$, 当 B 、 D 信号同时向相反方向变化, 而且变化的时间有差异时, 可能产生竞争冒险。清除的方法是在输出端并联一个滤波电容。

(2) $L_2 = A\bar{B} + BD$, 当 $A = D = 1$ 时, $L_2 = \bar{B} + B$, 有可能产生竞争冒险。在图解 4.3.1(b) 所示的卡诺图中增加一实线画的包围圈, 即增加乘积项, 使 $L_2 = A\bar{B} + BD + AD$, 可消除竞争冒险。

(3) $L_3 = D$, 不会产生竞争冒险。

(4) $L_4 = AB + \bar{A}\bar{D}$, 当 $B = 1$ 、 $D = 0$ 时, $L_4 = A + \bar{A}$, 有可能产生竞争冒险。增加乘积项, 使 $L_4 = AB + \bar{A}\bar{D} + B\bar{D}$, 可消除竞争冒险。

4.3.2 判断图题 4.3.2 所示电路是否会产生竞争冒险。



图题 4.3.2


【解题过程】 根据电路图写出逻辑表达式并化简得

$$L = A\bar{B} \cdot \bar{B}C = A\bar{B} + BC$$

当 $A = C = 1$ 时, $L = \bar{B} + B$, 有可能产生竞争冒险。

4.3.3 判断图题 4.3.3 所示电路在什么条件下产生竞争冒险, 怎样修改电路能消除竞争冒险?

【知识点窍】 消去竞争冒险的方法: ①发现并简去互补相乘项; ②增加乘积项以避免互补项相加; ③输出端并联电容器。




图题 4.3.3

【解题过程】 根据电路图写出逻辑表达式并化简得

$$L = \bar{A}\bar{B} + BC$$

当 $A = 0$ 、 $C = 1$ 时, 有可能产生竞争冒险。为消除可能产生的竞争冒险, 增加乘积项使 $\bar{A}C$, 使 $L =$

$\overline{AB} + BC + \overline{AC}$ 。修改后的电路如图解 4.3.3 所示。




图解 4.3.3

4.3.4 画出下列逻辑函数的逻辑图,电路在什么条件下产生竞争冒险,怎样修改电路能消除竞争冒险?

$$L(A, B, C) = (A + \overline{B})(B + C)$$

【解题过程】 根据逻辑表达式画出电路图,如图解 4.3.4(a)所示。当 $A=C=0$ 时, $L(A, B, C) = \overline{B}B$, G_1 门两输入端信号互补,并且传输延迟有差异。因此,可能产生竞争冒险。

为消除竞争冒险,将逻辑表达式变换为 $L(A, B, C) = AB + AC + \overline{B}C$, 根据这个表达式组成逻辑电路就不会出现竞争冒险,如图解 4.3.4(b)所示。



图解 4.3.4



电子技术基础(数字部分)辅导及习题全解

4.4 若干典型的组合逻辑集成电路

4.4.1 优先编码器 CD4532 的输入端 $I_1 = I_2 = I_3 = 1$, 其余输入端均为 0, 试确定其输出 $Y_2 Y_1 Y_0$ 。

【解题过程】 使能端 $EI = 0$, 所以, $Y_2 Y_1 Y_0 = 000$ 。

4.4.2 试用与非门设计一 4 输入的优先编码器, 要求输入、输出及工作状态标志均为高电平有效。列出真值表, 画出逻辑图。

【解题过程】 设输入为 I_0, I_1, I_2, I_3 , 输出及工作状态标志分别为 Y_0, Y_1 和 GS , 根据题意列出真值表, 如表解 4.4.2 所示。由真值表可以得出该优先编码器的逻辑表达式, 并写成与非-与非表达式:


$$Y_1 = I_2 \bar{I}_3 + I_3 = I_2 + I_3 = \overline{\bar{I}_2 \bar{I}_3}$$

$$Y_0 = I_1 \bar{I}_2 \bar{I}_3 + I_3 = I_1 \bar{I}_2 + I_3 = \overline{\bar{I}_1 \bar{I}_2 \bar{I}_3}$$

$$GS = I_0 + I_1 + I_2 + I_3 = \overline{\bar{I}_0 \bar{I}_1 \bar{I}_2 \bar{I}_3}$$

由与非门构成的逻辑电路如图解 4.4.2 所示。

在电路中常用逻辑电平来表达, 数字逻辑与逻辑电平间的关系如表解 4.4.2 表示。



图解 4.4.2

表解 4.4.2

输 入				输 出		
I_0	I_1	I_2	I_3	Y_1	Y_0	GS
0	0	0	0	0	0	0
1	0	0	0	0	0	1
×	1	0	0	0	1	1
×	×	1	0	1	0	1
×	×	×	1	1	1	1

4.4.3 优先编码器 74HC147 的功能表如表题 4.4.3 所示, 试用 74HC147 和适当的门构成输出为 8421BCD 码, 并且有编码输出标的编码器。


表题 4.4.3 优先编码器 74HC147 功能表

输 入									输 出			
$\bar{I}_1$	$\bar{I}_2$	$\bar{I}_3$	$\bar{I}_4$	$\bar{I}_5$	$\bar{I}_6$	$\bar{I}_7$	$\bar{I}_8$	$\bar{I}_9$	$\bar{Y}_3$	$\bar{Y}_2$	$\bar{Y}_1$	$\bar{Y}_0$
H	H	H	H	H	H	H	H	H	H	H	H	H
×	×	×	×	×	×	×	×	L	L	H	H	L
×	×	×	×	×	×	×	L	H	L	H	H	H
×	×	×	×	×	×	L	H	H	H	L	L	L
×	×	×	×	×	L	H	H	H	H	L	L	H
×	×	×	×	L	H	H	H	H	H	L	H	L
×	×	×	L	H	H	H	H	H	H	L	H	H
×	×	L	H	H	H	H	H	H	H	H	L	L
×	L	H	H	H	H	H	H	H	H	H	L	H
L	H	H	H	H	H	H	H	H	H	H	H	L

第4章 组合逻辑电路

【知识点窍】 优先编码器允许2个以上的输入同时为1,但只对优先级别比较高的输入进行编码。

【解题过程】 由题意知,输出 $\overline{Y_3}, \overline{Y_2}, \overline{Y_1}, \overline{Y_0}$ 是8421BCD码的反码,因此只要在74HC147的输出端增加反相器。在输入端均为高电平时工作状态标志GS为0,而有低电平信号输入是GS为1,可由与非门实现此功能。74HC147为9个输入端,此题需要10个输入端,因此将 $\overline{I_0}$ 接在与非门的输入端,当 $\overline{I_1} \sim \overline{I_9}$ 为1, $\overline{I_0} = 0$ 时, $L_3 \sim L_0$ 为0, GS为1。题中所要求的编码器的逻辑电路如图解4.4.3所示。



图解 4.4.3

4.4.4 试用74HC147设计键盘编码电路,10个按键分别对应十进制数0~9,编码器的输出为8421BCD码。要求按键9的优先级别最高,并且有工作状态标志,以说明没有键按下和按键0按下两种情况。

【知识点窍】 74HC147 优先编码器的逻辑功能。


【解题过程】 设 $\overline{S_0} \sim \overline{S_9}$ 表示十个按键,分别对应十进制数0~9的输入键,编码器的输出为A、B、C、D和工作状态标志CS。当有键按下时,GS为1;无键按下时,GS为0。根据设计要求列出真值表,如表解4.4.4所示。

表解 4.4.4

输入										输出				
$\overline{S_0}$	$\overline{S_1}$	$\overline{S_2}$	$\overline{S_3}$	$\overline{S_4}$	$\overline{S_5}$	$\overline{S_6}$	$\overline{S_7}$	$\overline{S_8}$	$\overline{S_9}$	A	B	C	D	GS
1	1	1	1	1	1	1	1	1	1	0	0	0	0	0
×	×	×	×	×	×	×	×	×	0	1	0	0	1	1
×	×	×	×	×	×	×	×	0	1	1	0	0	0	1
×	×	×	×	×	×	×	0	1	1	0	1	1	1	1
×	×	×	×	×	×	0	1	1	1	0	1	1	0	1
×	×	×	×	×	0	1	1	1	1	0	1	0	1	1
×	×	×	×	0	1	1	1	1	1	0	1	0	0	1
×	×	×	0	1	1	1	1	1	1	0	0	1	1	1
×	×	0	1	1	1	1	1	1	1	0	0	1	0	1
×	0	1	1	1	1	1	1	1	1	0	0	0	1	1
0	1	1	1	1	1	1	1	1	1	0	0	0	0	1



对照表真值表和 74HC147 功能表(见表题 4.4.3)可以看出,74HC147 输出端反向就得到表解 4.4.4 的虚线部分的功能。只要 $\bar{S}_1 \sim \bar{S}_9$ 中有一个为低电平, $\bar{Y}_0 \sim \bar{Y}_3$ 中有低电平输出,则 GS 为 1。74HC147 有 9 个输入端,此题需要 10 个输入端,因此将 $\bar{S}_0$ 接与非门的输入端,当 $\bar{S}_1 \sim \bar{S}_9$ 为 1, $\bar{S}_0 = 0$ 时, ABCD 对 $\bar{S}_0$ 进行编码为 0000, GS 为 1。由此可画出键盘编码电路,如图解 4.4.4 所示。




图解 4.4.4

4.4.5 为了使 74HC138 译码器的第 10 脚输出为低电平,请标出各输入端应置的逻辑电平。

【知识点窍】 74HC138 译码器的逻辑功能

【逻辑推理】 74HC138 译码器为 3 线-8 线译码器,输入二进制数,在输入所对应的十进制数的管脚上输出低电平,其他输出为高电平,且第 10 管脚对应输入为 $ABC=101$ 。

【解题过程】 第 10 脚输出对应于 Y_5 ,即输入应为 $(101)_2$,所以 $ABC=101$,此外 $G_1=1, G_{2A}=G_{2B}=0$,其逻辑电路图如图解 4.4.5 所示。



图解 4.4.5

4.4.6 用译码器 74HC138 和适当的逻辑门实现函数 $F = \bar{A}\bar{B}\bar{C} + A\bar{B}\bar{C} + AB\bar{C} + ABC$ 。

【知识点窍】 74HC138 译码器的逻辑功能最小项之和的表达式:

$$F = \overline{A}\overline{B}\overline{C} + \overline{A}B\overline{C} + A\overline{B}\overline{C} + ABC$$

$$= \sum m(0, 4, 6, 7)$$

【逻辑推理】 由于 74HC138 译码器为 $Y_i = 0, (i)_D = (CBA)_B$ 来工作, 因此最小项表达式中每一项对应一个输出端 Y_i , 组合起来即可实现逻辑函数。

【解题过程】 根据 74HC138 译码器输入最高位为 C , 于是

$$F = \overline{A}\overline{B}\overline{C} + \overline{A}B\overline{C} + A\overline{B}\overline{C} + ABC = \sum m(0, 4, 6, 7)$$

$$= Y_0 + Y_4 + Y_6 + Y_7 = \overline{Y_0}\overline{Y_4}\overline{Y_6}\overline{Y_7}$$

所以, 可得其逻辑电路图如图解 4.4.6 所示, 其中 $\overline{Y_0} = \overline{A}\overline{B}\overline{C}, \overline{Y_4} = \overline{A}B\overline{C}, \overline{Y_6} = A\overline{B}\overline{C}, \overline{Y_7} = ABC$ 。

4.4.7 试用一片 74HC138 实现函数 $L(A, B, C, D) = AB\overline{C} + ACD$ 。

【解题过程】

$$L = AB\overline{C}D + AB\overline{C}\overline{D} + A\overline{B}CD + ABCD$$


$$= A(\overline{B}CD + B\overline{C}D + \overline{B}C\overline{D} + B\overline{C}\overline{D})$$

$$= A \cdot (m_3 + m_4 + m_5 + m_7)$$


$$= A \cdot \overline{Y_3} \cdot \overline{Y_4} \cdot \overline{Y_5} \cdot \overline{Y_7}$$

上述表达式中, 最小项中的变量 A 均为 1, 因此, 可以将 A 接在使能端 E_3 上, 在译码器输出端用一个与非门, 即可实现要求的逻辑函数, 如图解 4.4.7 所示。


4.4.8 2 线-4 线译码器 74x139 的输入为高电平有效, 使能输入及输出均为低电平有效。试用 74x139 构成 4 线-16 线译码器。



图解 4.4.8



图解 4.4.6



图解 4.4.7



电子技术基础(数字部分)辅导及习题全解

【逻辑推理】该题目是将2线-4线译码器扩展为4线-16线译码器。

【解题过程】每片74x139中有两个2-4译码器,所以需要3片74x139才能构成4-16译码器,连接方法如图解4.4.8所示。

4.4.9 译码器的功能如表题4.4.9所示,试用74HC138实现该译码器。


表题4.4.9 74HC138的功能

选择输入				译码输出									
D	C	B	A	0	1	2	3	4	5	6	7	8	9
0	0	0	0	0	1	1	1	1	1	1	1	1	1
0	0	0	1	1	0	1	1	1	1	1	1	1	1
0	0	1	0	1	1	0	1	1	1	1	1	1	1
0	0	1	1	1	1	1	0	1	1	1	1	1	1
0	1	0	0	1	1	1	1	0	1	1	1	1	1
1	0	0	0	1	1	1	1	1	0	1	1	1	1
1	0	0	1	1	1	1	1	1	1	0	1	1	1
1	0	1	0	1	1	1	1	1	1	1	0	1	1
1	0	1	1	1	1	1	1	1	1	1	1	0	1
1	1	0	0	1	1	1	1	1	1	1	1	1	0

【知识点窍】逻辑门和74HC138译码器的逻辑功能。

【逻辑推理】根据真值表可知,该译码器为4线-10线译码器,需两片74HC138而且需要用 G_1 或 G_{2A} , G_{2B} 作为地址扩展。

【解题过程】用74HC138译码器实现以上功能时,由于CBA输入均为 $(000)_B \sim (100)_B$ 即 $(0)_D \sim (4)_D$,因此,可用一个片选信号来扩展实现D。当 $D=0$ 时,74HC138(2)不选中,输出全“1”; $D=1$ 时,74HC138(1)不选中。因此D接74HC138(2)的 E_3 , $\bar{D}$ 接74HC138(1)的 E_3 ,但这样需要用反相器,又由于片选 E_3 和 E_2 、 E_1 的输入使能电平相反,因此可利用此关系不使用反相器,D接74HC138(1)的 E_2 , E_1 ,当 $D=0$ 时,可选中74HC138(1);而 $D=1$ 时, $E_2=E_1=+5V$,故74HC138(1)不工作。电路图如图解4.4.9所示。



图解4.4.9

4.4.10 应用74HC138和其他逻辑门设计一地址译码器,要求地址范围是00H-3F。

【逻辑推理】 十六进制地址 00H~3F, 即为 A_5 (00000)_H ~ (11111)_H, 共 64 个地址, 需 8 片 74HC138 译码器, 6 条地址线。所以, E_1 、 E_2 、 E_3 将作为扩展地址使用。

【解题过程】 有 6 条地址线 $A_0 \sim A_5$, 设 A_5 为最高位。 A_0 、 A_1 、 A_2 分别接 A、B、C, 且由于对称性, 不需作任何改动, 而 A_3 、 A_4 、 A_5 作为片选信号, 分别通过反相器或直接接 E_1 、 E_2 、 E_3 。 A_3 、 A_4 、 A_5 的真值表如表解 4.4.10 所示。

表解 4.4.10

A_5	A_4	A_3	74HC138
0	0	0	74HC138(1)
0	0	1	74HC138(2)
0	1	0	74HC138(3)
0	1	1	74HC138(4)
1	0	0	74HC138(5)
1	0	1	74HC138(6)
1	1	0	74HC138(7)
1	1	1	74HC138(8)

根据 74HC138 工作要求, $E_1 = 1$, $E_2 = E_3 = 0$ 时, 片选使能, 因此有

74HC138(1) 有: $E_3 \bar{E}_2 \bar{E}_1 = \bar{A}_5 A_4 A_3$

74HC138(2) 有: $E_3 \bar{E}_2 \bar{E}_1 = \bar{A}_5 A_4 \bar{A}_3$

74HC138(3) 有: $E_3 \bar{E}_2 \bar{E}_1 = \bar{A}_5 \bar{A}_4 A_3$

74HC138(4) 有: $E_3 \bar{E}_2 \bar{E}_1 = \bar{A}_5 \bar{A}_4 \bar{A}_3$

74HC138(5) 有: $E_3 \bar{E}_2 \bar{E}_1 = A_5 A_4 A_3$

74HC138(6) 有: $E_3 \bar{E}_2 \bar{E}_1 = A_5 A_4 \bar{A}_3$

74HC138(7) 有: $E_3 \bar{E}_2 \bar{E}_1 = A_5 \bar{A}_4 A_3$


74HC138(8) 有: $E_3 \bar{E}_2 \bar{E}_1 = A_5 \bar{A}_4 \bar{A}_3$

由此, 可画出其逻辑电路图, 如图解 4.4.10 所示。

4.4.11 指出题 4.4.10 中对应十六进制地址码 07H、0EH、13H、2CH、3BH 的输入。

【逻辑推理】 由十六进制地址码可确定译码器的输入, 再由题 4.4.11 中的逻辑关系即可得到输出端口。

【解题过程】 将十六进制地址码改写为二进制码为:



图解 4.4.10



电子技术基础(数字部分)辅导及习题全解

07H 的输入 $A_5A_4A_3A_2A_1 = 000111$

0EH 的输入 $A_5A_4A_3A_2A_1 = 001110$

13H 的输入 $A_5A_4A_3A_2A_1 = 010011$


2CH 的输入 $A_5A_4A_3A_2A_1 = 101100$

3BH 的输入 $A_5A_4A_3A_2A_1 = 111011$

4.4.12 试用一片 74x154 译码器和必要的与非门,设计一个乘法器电路,实现 2 位二进制数相乘,并输出结果。74x154 示意图如图题 4.4.12 所示。

【知识点窍】 译码是编码的逆过程,它的功能是将具有特定含义的二进制码转换成对应的输出信号。

【解题过程】 2 位二进制数分别 A_1A_0 和 B_1B_0 , $P_3P_2P_1P_0$ 为相乘的结果,则



图题 4.4.12

当 A_1A_0 和 B_1B_0 相乘时,真值表如表解 4.4.12 所示。由此直接从真值表写出各输出端的表达式。

表解 4.4.12


A_1	A_0	B_1	B_0	P_3	P_2	P_1	P_0	A_1	A_0	B_1	B_0	P_3	P_2	P_1	P_0
0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0
0	0	0	1	0	0	0	0	1	0	0	1	0	0	0	0
0	0	1	0	0	0	0	0	1	0	1	0	0	1	0	0
0	0	1	1	0	0	0	0	1	0	1	1	0	1	1	0
0	1	0	0	0	0	0	0	1	1	0	0	0	0	0	0
0	1	0	1	0	0	0	1	1	1	0	1	0	0	1	1
0	1	1	0	0	0	1	0	1	1	1	0	0	1	1	0
0	1	1	1	0	0	1	1	1	1	1	1	1	0	0	1

$$P_3 = m_{15} = \bar{Y}_{15}, P_2 = m_{14} + m_{11} + m_{10} = \overline{m_{14} \cdot m_{11} \cdot m_{10}} = \bar{Y}_{14} \cdot \bar{Y}_{11} \cdot \bar{Y}_{10}$$

$$P_1 = m_{14} + m_{13} + m_{11} + m_9 + m_7 + m_6 = \overline{Y_{14} \cdot Y_{13} \cdot Y_{11} \cdot Y_9 \cdot Y_7 \cdot Y_6}$$

$$P_0 = m_{15} + m_{13} + m_7 + m_5 = \bar{Y}_{15} \cdot \bar{Y}_{13} \cdot \bar{Y}_7 \cdot \bar{Y}_5$$

用一片 74x154 和 4 个与非门即可实现所要求的乘法电路,如图解 4.4.12 所示。




图解 4.4.12

4.4.13 用逻辑门对 74HC42 的功能作修改,增加低电平使能输入功能。要求该输入为高电平时,所有输出为高电平。

【知识点窍】 74HC42 的逻辑功能。


【逻辑推理】 74HC42 为 2 线-10 线进制译码器,使能端为 $\overline{EN}$,且低电平使能,因此可以对输出与非门上连接输入 $\overline{EN}$ 即可。

【解题过程】 要在二-十进制译码器 74HC42 的基础上增加低电平,使能输入功能需增加使能端 $\overline{EN}$ 。当 $\overline{EN}=0$ 时,译码器工作;当 $\overline{EN}=1$ 时,74HC42 译码器所有的输出端 $Y_0 \sim Y_9$ 输出高电平,因此可用一个非门,先对使能输入 $\overline{EN}$ 取反,然后送到原 74HC42 译码器的各个输出与非门即可满足题目要求,修改后的逻辑电路如图解 4.4.13 所示。



图解 4.4.13

4.4.14 七段显示译码电路如图题 4.4.14(a)所示,对应图题 4.4.14(b)所示输入波形,试确定显示器显示的字符序列是什么?




图题 4.4.14

【知识点窍】 普遍使用的七段式数字显示器发光器件有发光二极管和液晶显示器特性。

【解题过程】 当 $LE=0$ 时,图题 4.4.14(a)所示译码器能正常工作。显示的字符序列为 0、1、6、9、4。当 LE 由 0 跳变 1 时,数字 4 被锁存,所以持续显示 4。

4.4.15 数据选择器如图题 4.4.15 所示,并行输入数据 $I_3 I_2 I_1 I_0 = 1010$,控制端 $X=0, A_1 A_0$ 的态序为 00、01、10、11,试画出输出端 L 的波形。



图题 4.4.15

【逻辑推理】 L 的逻辑表达式直接可用与门逻辑和或门逻辑写出, L 端的波形也可由 A_1, A_0 的波形和 $I_0 \sim I_3, X$ 的状态代入求得。

【解题过程】

与门(1)的输出: $F_1 = \bar{X} \cdot \bar{A}_1 \cdot \bar{A}_0 \cdot I_0$

与门(2)的输出: $F_2 = \bar{X} \cdot \bar{A}_1 \cdot A_0 \cdot I_1$


与门(3)的输出: $F_3 = \bar{X} \cdot A_1 \cdot \bar{A}_0 \cdot I_2$

与门(4)的输出: $F_4 = \bar{X} \cdot A_1 \cdot A_0 \cdot I_3$

于是,经或门后,输出信号为


$$L = F_1 + F_2 + F_3 + F_4 = \bar{X}(I_0 \bar{A}_1 \bar{A}_0 + I_1 \bar{A}_1 A_0 + I_2 A_1 \bar{A}_0 + I_3 A_1 A_0)$$

由逻辑表达式和已知条件可知,当 $I_3 I_2 I_1 I_0 = 1010$, $X=0$, $A_1 A_0$ 的态序为 00、01、10、11 时, $L=0、1、0、1$ 。 A_0 、 A_1 、 L 的波形如图解 4.4.15 所示。



图解 4.4.15

4.4.16 数据选择器如图题 4.4.16 所示,当 $I_3=0$, $I_2=I_1=I_0=1$ 时,有 $L=\bar{S}_1+S_1\bar{S}_0$ 的关系,证明该逻辑表达式的正确性。



图题 4.4.16

【逻辑推理】 可直接由逻辑电路图求出输出信号 L 的表达式,然后将已知条件代入进行逻辑运算后即可证明等式是正确的。

【解题过程】 根据图题 4.4.16 所示电路,各与门的输出分别为

$$F_1 = I_0 \bar{S}_1 \bar{S}_0, \quad F_2 = I_1 \bar{S}_1 S_0, \quad F_3 = I_2 S_1 \bar{S}_0, \quad F_4 = I_3 S_1 S_0$$

或门输出: $L = F_1 + F_2 + F_3 + F_4 = I_0 \bar{S}_1 \bar{S}_0 + I_1 \bar{S}_1 S_0 + I_2 S_1 \bar{S}_0 + I_3 S_1 S_0$

将已知条件 $I_3=0$, $I_2=I_1=I_0=1$ 代入,则有

$$L = \bar{S}_1 \bar{S}_0 + \bar{S}_1 S_0 + S_1 \bar{S}_0$$



$$\begin{aligned}
 &= \bar{S}_0 (\bar{S}_1 + S_1) + \bar{S}_1 S_0 \\
 &= \bar{S}_0 + \bar{S}_1 \cdot S_0 \\
 &= \bar{S}_0 + \bar{S}_1 \\
 &= \bar{S}_1 + S_1 \cdot \bar{S}_0
 \end{aligned}$$

于是, $L = \bar{S}_1 + S_1 \cdot \bar{S}_0$, 原命题得证。

4.4.17 应用图题 4.4.16 所示的电路产生逻辑函数 $F = S_1 + S_0$ 。

【逻辑推理】 比较图题 4.4.17 的输出函数 L 与题目中要求的逻辑函数即可得解。

【解题过程】 由于 $F = S_1 + S_0 = S_1 S_0 + S_1 \bar{S}_0 + S_0 S_1 + S_0 \bar{S}_1$
 $= S_1 S_0 + S_1 \bar{S}_0 + \bar{S}_1 S_0$

而图题 4.4.16 所示的数据选择器的输出端的逻辑函数为

$$L = \bar{S}_1 \bar{S}_0 I_0 + \bar{S}_1 S_0 I_1 + S_1 \bar{S}_0 I_2 + S_1 S_0 I_3$$

比较 F 与 L 的逻辑表达式可知, 若使 $I_0 = 0, I_1 = I_2 = I_3 = 1$, 则有

$$L = F = \bar{S}_1 S_0 + S_1 \bar{S}_0 + S_1 S_0 = S_1 + S_0$$

4.4.18 设计 4 选 1 数据选择器。数据输入是 I_0, I_1, I_2, I_3 , 输出数据是 Y , 4 个控制信号为 S_0, S_1, S_2, S_3 。要求只当 $S_i = 1$ 时, I_i 与 Y 接通, 且由另一控制信号 E 作为该选择器的使能信号。

(1) 画出由反相器、2 输入与门和或门实现的逻辑电路;

(2) 选择一合适的三态门作为输出级。

【逻辑推理】 首先可根据题意写出真值表, 从而得到逻辑表达式。但本题关系是所用器件为二输入与门和或门, 所以要将表达式以两项相与或者是两项相或实现, 可以分级实现达到题中要求。

【解题过程】 根据题意, 可以写出该 4 选 1 数据选择器的真值表如表解 4.4.18 所示。

表解 4.4.18

E	S_3	S_2	S_1	S_0	Y
1	0	0	0	1	I_0
1	0	0	1	0	I_1
1	0	1	0	0	I_2
1	1	0	0	0	I_3
0	$\times$	$\times$	$\times$	$\times$	高阻

从表解 4.4.18 可以得到输出端 Y 的逻辑表达式:


$$Y = E \cdot [\bar{S}_3 \bar{S}_2 \bar{S}_1 S_0 I_0 + \bar{S}_3 \bar{S}_2 S_1 \bar{S}_0 I_1 + \bar{S}_3 S_2 \bar{S}_1 \bar{S}_0 I_2 + S_3 \bar{S}_2 \bar{S}_1 \bar{S}_0 I_3]$$

利用二输入与门、或门以及反相器实现上面的逻辑, 电路如图解 4.4.18 所示。

4.4.19 试用 4 选 1 数据选择器 74HC153 产生逻辑函数 $L(A, B, C) = \sum m(1, 2, 6, 7)$ 。

【逻辑推理】 此题是用具有两个地址输入的数据选择器实现三变量逻辑表达式, 将两个变量接入地址输入端, 另一个变量接入数据输入端。


【解题过程】 74HC153 的功能表如教材中表解 4.4.19 所示。根据表达式列出真值表, 如表解 4.4.19 所示。将变量 A, B 分别接入地址选择输入端 S_1, S_0 , 变量 C 接入输入端。从表中可以看出输出 L 与变量 C 之间的关系, 当 $AB = 00$ 时, $L = C$, 因此数据端 I_0 接 C ; 当 $AB = 01$ 时, $L = \bar{C}$, I_1 接 $\bar{C}$; 当 AB 为 00 和 01 时, L 分别为 0 和 1 , 数据输入端 I_2 和 I_3 分别接 0 和 1 。由此可得逻辑函数产生器, 如图解 4.4.19 所示。



图解 4.4.18

表解 4.4.19

输 入			输 出
A	B	C	L
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1




图解 4.4.19

4.4.20 74HC151 的连接方式和各输入端的输入波形如图题 4.4.20 所示,画出输出端 Y 的波形。

【知识点窍】 数据选择器集成电路芯片 74HC151 的标准输出表达式:

$$Y = \sum_{i=0}^7 m_i D_i$$

其中: $m_0 = \overline{C}\overline{B}\overline{A}$, $m_1 = \overline{C}\overline{B}A$, $m_2 = \overline{C}B\overline{A}$, $m_3 = \overline{C}BA$,
 $m_4 = C\overline{B}\overline{A}$, $m_5 = C\overline{B}A$, $m_6 = CB\overline{A}$, $m_7 = CBA$



图题 4.4.20

【逻辑推理】 根据 C, B, A 所确定的数据 D_i 的地址 i 来确定 Y 的取值,从而得到输出,因此, C, B, A 的取值很重要。可由 C, B, A 和使能端的取值列出真值表,得到 Y 的波形。需要注意的是区分 74HC151 的输入端口 D_0, D_2 和输入的方波信号 A_0, A_2 。

【解题过程】 根据图题 4.4.20(a) 所示电路, 74HC151 数据输入端状态为:

$$A_1 = A_7 = 1$$

$$A_3 = A_5 = 0$$


A_0 和 A_2 分别由外输入, $A_4 = \overline{A_0}, A_6 = \overline{A_2}$ 。

由此,可得真值表如表解 4.4.20 所示。

表解 4.4.20

输 入				输 出
使能 E	选 择			Y
	C	B	A	
0	0	0	0	A_0
0	0	0	1	$A_1 = 1$
0	0	1	0	A_2
0	0	1	1	$A_3 = 0$
0	1	0	0	$D_4 = \overline{A_0}$
0	1	0	1	$A_5 = 0$
0	1	1	0	$D_6 = \overline{A_2}$
0	1	1	1	$D_7 = 1$
1	×	×	×	0

由表解 4.4.20, 以及图题 4.4.20(b) 可以得到 Y 的输出波形, 如图解 4.4.20 所示。



图解 4.4.20

4.4.21 应用 74HC151 实现如下逻辑功能:

$$(1) L = A\bar{B}\bar{C} + A\bar{B}C + \bar{A}\bar{B}C;$$

$$(2) L = (A \odot B) \odot C$$

【逻辑推理】(1)已是最小项之和,可直接求得;(2)则要化成最小项之和表达式,选择适当的 $D_i = 1$,其他为0,则可实现以上逻辑功能。

【解题过程】(1)由题意 $Y = A\bar{B}\bar{C} + A\bar{B}C + \bar{A}\bar{B}C = \bar{C}\bar{B}A + C\bar{B}A + C\bar{B}\bar{A}$

用最小项之和形式表示,由于 $Y = \sum_{i=0}^7 m_i D_i$,而 $\bar{C}\bar{B}A = m_1$, $C\bar{B}A = m_5$, $C\bar{B}\bar{A} = m_4$

于是, $Y = m_1 + m_4 + m_5$,即此时 $D_1 = D_4 = D_5 = 1$,

$$D_0 = D_2 = D_3 = D_6 = D_7 = 0$$


(2)化简 $Y = A \odot B \odot C = (A \oplus \bar{A}B) \odot C = ABC + \bar{A}\bar{B}C + \overline{AB + \bar{A}\bar{B}} \cdot \bar{C}$

$$= ABC + \bar{A}\bar{B}C + (A+B)(\bar{A}+\bar{B}) \cdot \bar{C}$$


$$= ABC + \bar{A}\bar{B}C + \bar{A}B\bar{C} + A\bar{B}\bar{C} = CBA + C\bar{B}\bar{A} + \bar{C}B\bar{A} + \bar{C}\bar{B}A$$

可写成最小项形式: $Y = m_1 + m_2 + m_4 + m_7$,即此时 $D_1 = D_2 = D_4 = D_7 = 1$, $D_0 = D_3 = D_5 = D_6 = 0$

由(1)、(2)可得两种情况下的电路组成如图解 4.4.21(a)、(b)所示。



(a)




(b)

图解 4.4.21




4.4.22 应用已介绍过的中规模组合逻辑电路设计一个数据传输电路,其功能是在 4 位通道选择信号的控制下,能将 16 个输入数据中相对的一个传送到 16 个输出端中相对应的一个输出端,其示意图如图题 4.4.22 所示。



图题 4.4.22

【知识点窍】 74HC151 输出: $Y = \sum_{i=0}^7 m_i D_i$

74HC138 译码器输出: $i_D = (CBA)_2$ 时, $Y_i = 0$



图解 4.4.22

【逻辑推理】 利用 74HC151 数据选择器的数据选择的功能,用两片 74HC151 将其扩展为 16 位输入,即有 4 条数据线,把使能端 G 作为地址线最高位。

输出端可用两片 74HC138 实现,它的扩展可见 4.4.9 题。

【解题过程】 电路如图解 4.4.22 所示,其中 $S_0 S_1 S_2 S_3$ 为地址端, D 为最高位, $D=1$ 时, 74HC151(1) 不工作,而 74HC151(2) 被选中,同时, 74HC138(1) 未选中, 74HC138(2) 中 $G_1=1$, 被选中; $D=0$ 时,相反。

由于 74HC151 和 74HC138 所用地地址相同,故如图解 4.4.22 有 74HC151(1) 接 74HC138(1); 74HC151(2) 接 74HC138(2)。

4.4.23 试用三个 3 输入端与门和一个或门实现语句“ $A > B$ ”, A 和 B 均为 2 位二进制数。

【知识点窍】 三输入与门逻辑关系式: $F = ABC$

三输入或门逻辑关系式: $F = A + B + C$

逻辑代数基本公式: $A + \overline{A}B = A + B$

【逻辑推理】 2 位二进制数大小比较分两步: ① 比较高位, 大者则大 ② 高位相等, 比较低位, 大者则大, 即

$$F_{A>B} = F_{A_1>B_1} + F_{A_1=B_1} \cdot F_{A_0>B_0}$$

得到逻辑表达式后即可用门电路实现。注意逻辑表达式最后的形式必须满足三个与逻辑式再相或的形式, 且每个与逻辑式变量不能超过三个。

【解题过程】 $A_1 > B_1$ 的判断为一位数值比较, 此时, $A_1 = 1, B_1 = 0$, 故 $F_{A_1>B_1} = A_1 \overline{B_1}$, 同理 $F_{A_0>B_0} = A_0 \overline{B_0}$

$$F_{A_1=B_1} = A_1 \odot B_1 = A_1 B_1 + \overline{A_1} \overline{B_1}$$


于是, $F_{A>B} = A_1 \overline{B_1} + (A_1 B_1 + \overline{A_1} \overline{B_1}) \cdot A_0 \overline{B_0} = A_1 \overline{B_1} + A_1 B_1 A_0 \overline{B_0} + \overline{A_1} \overline{B_1} A_0 \overline{B_0}$

以上表达式不能用 3 输入端与门实现, 故继续化简

由 $A + \overline{A}B = A + B$ 可以化简得到:

$$\begin{aligned} F_{A>B} &= \overline{B_1} (A_1 + \overline{A_1} A_0 \overline{B_0}) + A_1 (\overline{B_1} + B_1 A_0 \overline{B_0}) \\ &= \overline{B_1} (A_1 + A_0 \overline{B_0}) + A_1 (\overline{B_1} + A_0 \overline{B_0}) \\ &= A_1 \overline{B_1} + A_0 \overline{B_1} \overline{B_0} + A_1 A_0 \overline{B_0} \end{aligned}$$

因此只要三个 3 输入与门和一个 3 输入或门即可实现以上逻辑, 逻辑电路见图解 4.4.23 所示



图解 4.4.23



电子技术基础(数字部分)辅导及习题全解

4.4.24 试用五个2输入端或门、一个与门和非门实现语句“ $A > B$ ”, A 和 B 均为2位二进制数。

【知识点窍】卡诺图的圈“0”化简得或与表达式的方法。

【逻辑推理】要用五个双输入或门和一个与门实现上题电路,即要求把上题逻辑表达式写出或与形式。卡诺图中圈“1”得“与或”表达式,圈“0”则得“或与”表达式。

【解题过程】由4.4.24题可知:


$$F_{A>B} = A_1 \bar{B}_1 + A_1 B_1 A_0 \bar{B}_0 + \bar{A}_1 \bar{B}_1 A_0 \bar{B}_0$$

画卡诺图如图解4.4.24(a)所示,圈“0”可得到 $F_{A>B}$ 。于是有


$$\bar{F}_{A>B} = \bar{A}_1 \bar{A}_0 + \bar{A}_1 B_0 + B_1 \bar{A}_0 + B_1 B_0 + A_1 \bar{B}_1$$

$$F_{A>B} = (A_1 + A_0)(A_1 + \bar{B}_0)(\bar{B}_1 + A_0)(\bar{B}_1 + \bar{B}_0)(\bar{A}_1 + B_1)$$

由此,可用五个二输入端或门和一个与门实现 $F_{A>B}$ 的逻辑关系式,其逻辑电路图如图解4.4.24(b)所示。



(a)



(b)

图解 4.4.24

4.4.25 试设计一个8位相同数值比较器,当两数相等时,输出 $L=1$,否则 $L=0$ 。

【知识点窍】同或逻辑关系式: $A \odot B = \overline{A \oplus B} = AB + \bar{A} \bar{B}$

【逻辑推理】8位相同数值比较,则要求两个数的对应位都相等,即可用同或逻辑或异或逻辑来判断每一位是否相等,然后再用或非门得到最终结果。

【解题过程】8位相同数值比较器,则要求:

$$A_i = B_i (i=0,1,2,\dots,7) \text{ 成立时, } L=1, \text{ 否则 } L=0$$


即有 $L_{A_i=B_i} = A_i \odot B_i = \overline{A_i \oplus B_i}$, 当 $L_{A_i=B_i} = 1 (i=0,1,2,\dots,7)$ 时, $A_i = B_i, L=1$, 否则 $L = L_{A_i=B_i} = 0$ 。

$$\text{则 } L = \prod_{i=0}^7 L_{A_i=B_i} = L_{A_0=B_0} \cdot L_{A_1=B_1} \cdots L_{A_7=B_7}$$

$$= \overline{A_0 \oplus B_0} \cdot \overline{A_1 \oplus B_1} \cdot \overline{A_2 \oplus B_2} \cdot \overline{A_3 \oplus B_3} \cdot \overline{A_4 \oplus B_4} \cdot \overline{A_5 \oplus B_5} \cdot \overline{A_6 \oplus B_6} \cdot \overline{A_7 \oplus B_7}$$

$$= A_0 \oplus B_0 + A_1 \oplus B_1 + A_2 \oplus B_2 + A_3 \oplus B_3 + A_4 \oplus B_4 + A_5 \oplus B_5 + A_6 \oplus B_6 + A_7 \oplus B_7$$

于是,可得逻辑电路图如图解 4.4.25 所示。



图解 4.4.25


4.4.26 试用数值比较器 74HC85 设计一个 8421BCD 码有效性测试电路,当输入为 8421BCD 码时,输出为 1,否则为 0。

【解题过程】 BCD 码的范围是 0000~1001,即所有有效的 BCD 码均小于 1010。用 74HC85 构成的测试电路如图解 4.4.26 所示,当输入的 8421BCD 码小于 1010 时, $F_{A<B}$ 输出为 1,否则为 0。


4.4.27 试用数值比较器 74HC85 和必要的逻辑门设计一个余 3 码有效性测试电路,当输入为余 3 码时,输出为 1,否则为 0。

【解题过程】 余 3 码的范围是 0011~1100。

因此,需要两片 74HC85 和一个或非门构成测试电路,如图解 4.4.27 所示,当输入数码在 0011~1100 范围内,片(1)的 $F_{A>B}$ 和片(2)的 $F_{A<B}$ 均为 0,或非门的输出 L 为 1,超出此范围 L 为 0。



图解 4.4.26



图解 4.4.27



4.4.28 试用反相器和与或非门设计 1 位二进制全加器。

【解题过程】 1 位全加器的真值表,如表解 4.4.28 所示,首先分别画出 S_i 和 C_i 的卡诺图,如图解 4.4.28(a)所示。为便于获得与-或-非的表达式,采用包围 0 的方法进行化简得

$$\begin{aligned} \bar{S}_i &= \bar{A}_i \bar{B}_i \bar{C}_{i-1} + \bar{A}_i B_i C_{i-1} + A_i \bar{B}_i C_{i-1} + A_i B_i \bar{C}_{i-1} \\ \bar{C}_i &= \bar{A}_i \bar{B}_i + \bar{B}_i \bar{C}_i + \bar{A}_i \bar{C}_{i-1} \end{aligned}$$



由此得出

$$\begin{aligned} S_i &= \overline{\bar{A}_i \bar{B}_i \bar{C}_{i-1} + A_i B_i \bar{C}_{i-1} + A_i \bar{B}_i C_{i-1} + A_i B_i C_{i-1}} \\ C_i &= \overline{\bar{A}_i \bar{B}_i + \bar{B}_i \bar{C}_i + \bar{A}_i \bar{C}_{i-1}} \end{aligned}$$


根据上述表达式,可以画出 1 位全加器的逻辑图,如图解 4.4.28(b)所示。

表解 4.4.28

A_i	B_i	C_{i-1}	S_i	C_i	A_i	B_i	C_{i-1}	S_i	C_i
0	0	0	0	0	1	0	0	1	0
0	0	1	1	0	1	0	1	0	1
0	1	0	1	0	1	1	0	0	1
0	1	1	0	1	1	1	1	1	1



(a)



(b)

图解 4.4.28

4.4.29 试用 8 选 1 数据选择器 74HC151, 实现 1 位二进制全加器。

【解题过程】 全加器的真值表如表解 4.4.28 所示。根据真值表写出用最小项表示的 S_i 和 C_i

的逻辑表达式。

$$S_i = \bar{A}_i \bar{B}_i C_{i-1} + \bar{A}_i B_i \bar{C}_{i-1} + A_i \bar{B}_i \bar{C}_{i-1} + A_i B_i C_{i-1} = m_1 + m_2 + m_4 + m_7$$

$$C_i = \bar{A}_i B_i C_{i-1} + A_i \bar{B}_i C_{i-1} + A_i B_i \bar{C}_{i-1} + A_i B_i C_{i-1} = m_3 + m_5 + m_6 + m_7$$


根据上述表达式,选用两片 8 选 1 数据选择器 74HC151 实现全加器,片(1)实现 S_i 表达式,其中

$$D_1 = D_2 = D_4 = D_7 = 1 \quad D_0 = D_3 = D_5 = D_6 = 0$$

片(2)实现 C_i 表达式,其中

$$D_3 = D_5 = D_6 = D_7 = 1 \quad D_0 = D_1 = D_2 = D_4 = 0$$

逻辑电路如图解 4.4.29 所示。



图解 4.4.29

4.4.30 仿照半加器和全加器的设计方法,试设计一半减器和一全减器,所用的门电路由自己选定。

【逻辑推理】 半减器为只考虑向高位的借位的减法器。全减器则不仅考虑向高位的借位,还要考虑来自低位的借位。在设计电路时,一般流程为:写真值表,卡诺图化简,得逻辑表达式,画出逻辑电路图。

【解题过程】 1 位二进制半减器真值表如表解 4.4.30(a)所示。

表解 4.4.30(a) 1 位二进制半减器真值表

被减数 A	减数 B	差 D	向高位的借位 V
0	0	0	0
0	1	1	1
1	0	1	0
1	1	0	0




电子技术基础(数字部分)辅导及习题全解

由真值表写出 1 位二进制半减器输出变量 D 和 V 逻辑表达式,即

$$D = \bar{A}B + A\bar{B} = A \oplus B, V = \bar{A}B$$

由此用异或门、与门和反相器实现半减器的逻辑电路如图解 4.4.30(a)所示。




(a)

图解 4.4.30

1 位二进制全减器真值表如表解 4.4.30(b)所示。

表解 4.4.30(b) 1 位二进制全减器真值表

被减数 A	减数 B	来自低位的借位 C	差 D	向高位的借位 V
0	0	0	0	0
0	0	1	1	1
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1



(b)

图解 4.4.30(续)

根据真值表写出 D 和 V 逻辑表达式:

$$D = \overline{A}\overline{B}C + \overline{A}B\overline{C} + A\overline{B}\overline{C} + ABC$$

$$= \overline{A}(B \oplus C) + A\overline{B \oplus C}$$

$$= A \oplus B \oplus C$$


$$V = \overline{A}\overline{B}C + \overline{A}B\overline{C} + \overline{A}BC + ABC$$

$$= \overline{A}B(\overline{C} + C) + (\overline{A}B + AB)C$$

$$= \overline{A}B + \overline{B \oplus C} \cdot C$$

用反相器、异或门、与门和或门实现全减器, 见图 4.4.30(b) 所示。全减器是由两个半减器和一个或门实现。

4.4.31 由 4 位数加法 74HC283 构成的逻辑电路如图题 4.4.31 所示, M 和 N 为控制端, 试分析该电路的功能。



图题 4.4.31


【解题过程】 当 $MN=00$ 时, $B_3B_2B_1B_0=0000$, 则 $S=I$ 。当 $MN=01$ 时, 输入端 $B_3B_2B_1B_0=0010$, $S=I+2$ 。同理, 可分析其他情况, 如表解 4.4.31 所示。该电路为可控制的加法电路。



表解 4.4.31

M	N	B ₃	B ₂	B ₁	B ₀	S	M	N	B ₃	B ₂	B ₁	B ₀	S
0	0	0	0	0	0	$I+0$	1	0	0	0	1	1	$I+3$
0	1	0	0	1	0	$I+2$	1	1	0	1	0	1	$I+5$

4.4.32 逻辑电如图题 4.4.32 所示,试分析该电路的功能。



图题 4.4.32

【解题过程】 分析图题 4.4.32 电路可知,74HC85 为比较器,其输出 $F_{A>B}$ 有 0 和 1 两种可能。当 74HC283 的输入为下面两种情况时:

当 $A > B$ 时, $F_{A>B} = 1$,

其输出为

$$S = A + \bar{B} + 1 = A - B。$$


当 $A < B$ 时, $F_{A<B} = 0$,

其输出为

$$S = \bar{A} + B + 1 = B - A。$$

因此该电路实现减法功能。

4.4.33 试和若干片 74x283 构成一个 12 位二进加法器,画出连接图。此加法器能否用 74x182 构成超前进位的级联方式,为什么?



图解 4.4.33


【解题过程】 构成一个 12 位二进制加法器,需要 3 片 74x283。以串行进位的方法连接,如图解 4.4.33 所示。由于 74x283 没有超前进位输出端 P 、 G 信号输出,因此,不能用 74x182 构成超前进位的级联方式。

4.4.34 试用若干片 74LS182 构成一个十六位全超前进位产生器,画出逻辑示意图。

【知识点窍】 74LS182 的逻辑功能

【逻辑推理】 74LS182 为 4 位全超前进位产生器,输出为超前进位。

【解题过程】 用 5 片 74LS182 全超前进位产生器即可构成,74LS182(1)~(4)用以计算出相应的进位,74LS182(5)作用为传递中间过程中的进位值。其逻辑电路如图解 4.4.34 所示。



图解 4.4.34

4.5 组合可编程逻辑器件


4.5.1 一个可编程逻辑阵列 PLA 电路如图题 4.5.1 所示。试写出输出逻辑函数表达式。

【解题过程】

$$L_0 = (A\bar{B} + AC + \bar{A}B\bar{C}) \oplus 0$$


$$= A\bar{B} + AC + \bar{A}B\bar{C}$$

$$L_1 = (AC + BC) \oplus 1 = \overline{AC + BC}$$



图题 4.5.1

4.5.2 试用可编程逻辑阵列 PLA 实现下列逻辑函数,并考虑尽量减少乘积项数目。



图解 4.5.2

$$(1) L_0(A, B, C) = \Sigma(0, 1, 2, 4)$$

$$(2) L_1(A, B, C) = \Sigma(0, 5, 6, 7)$$


【解题过程】 首先将逻辑函数化为最简与或式,画出逻辑函数的卡诺图,如图解 4.5.2(a)所示。采用包围 0 的方法进行化简得

$$L_0 = \overline{AB} + \overline{AC} + \overline{BC}$$

$$L_1 = AB + AC + \overline{A} \overline{B} \overline{C}$$

通过两个异或门输出得到 L_0 和 L_1 的 PLA 电路, 如图解 4.5.2(b) 所示。

4.5.3 试用原教材图 4.5.10 所示的可编程阵列逻辑 PAL, 实现表题 4.5.3 所示真值表给出的逻辑关系。



(a)

图解 4.5.3


表题 4.5.3

A	B	C	L_1	L_2	L_3	L_4	A	B	C	L_1	L_2	L_3	L_4
0	0	0	0	1	0	0	1	0	0	1	0	1	0
0	0	1	1	1	1	1	0	0	1	0	0	0	1
0	1	0	1	0	1	1	1	1	0	1	1	1	0
0	1	1	0	1	0	1	1	1	1	0	1	1	1



表解 4.5.3

A	B	C	D	W	X	Y	Z	A	B	C	D	W	X	Y	Z
0	0	0	0	0	0	1	1	0	1	0	1	1	0	0	0
0	0	0	1	0	1	0	0	0	1	1	0	1	0	0	1
0	0	1	0	0	1	0	1	0	1	1	1	1	0	1	0
0	0	1	1	0	1	1	0	1	0	0	0	1	0	1	1
0	0	0	0	0	1	1	1	1	0	0	1	1	1	0	0



与阵列(可编程)

(h)

图解 4.5.3(续)

【解题过程】 卡诺图如图解 4.5.3(a)所示,得出逻辑表达式如下:

$$L_1 = B\bar{C} + A\bar{C} + \bar{A}BC$$


$$L_2 = \bar{A}\bar{B} + AB + BC$$

$$L_3 = B\bar{C} + A\bar{C} + \bar{A}BC + ABC = L_1 + ABC$$

$$L_4 = C + \bar{A}B$$

根据教材图 4.5.10 所示的 PAL 实现的上述逻辑函数如图解 4.5.3(b)所示。

4.5.4 试用原教材图 4.5.10 所示的可编程阵列逻辑 PAL 实现码转换电路,输入为 4 位 8421BCD 码,输出为余 3 码。



图解 4.5.4

【解题过程】 8421BCD 码与余 3 码的关系如表解 4.5.4 所示,并用卡诺图进行化简,如图解 4.5.4(a)所示,得到各输出的表达式:


$$W = A + BC + BD$$

$$X = \bar{B}C + \bar{B}D + B\bar{C}\bar{D}$$

$$Y = CD + \bar{C}\bar{D}$$

$$Z = \bar{D}$$

上述逻辑表达式的与项均在 3 个以内,所以,可以用 4 个与或阵列分别实现,如图解 4.5.4(b)所示。




图解 4.5.4(续)

4.6 用 Verilog HDL 描述组合逻辑电路

4.6.1 试根据图题 4.6.1 所示的 4 线-2 线编码器逻辑图, 写出它的 Verilog HDL 门级描述。

【答】 题目由 4 个非门、4 个与门和 2 个或门组成, 4 线-2 线编码器的 Verilog HDL 门级描述如下:

```
module 4to2encod(I3,I2,I1,I0,Y1,Y0);
    input I3,I2,I1,I0;
```



图题 4.6.1 4 线-2 线编码器逻辑图

```

output Y1,Y0;
wire notI3,notI2,notI1,notI0;
wire[3:0]A;    //4 个与门的输出
not n0(notI0,I0),
    n1(notI1,I1),
    n2(notI2,I2),
    n3(notI3,I3);
and
    n4(A[0],notI3,I2,notI1,notI0),
    n5(A[0],I3,notI2,notI1,notI0),
    n6(A[2],notI3,notI2,I1,notI0),
    n7(A[3],I3,notI2,notI1,notI0);
or
    o1(Y1,A[0],A[1]),
    o2(Y1,A[2],A[3]);
endmodule

```


4.6.2 试根据原教材图 4.4.26 和图 4.4.27 所示的数值比较器逻辑图,使用自底向上的分层次设计方法,首先写出 1 位数值比较器的 Verilog HDL 门级描述,然后再调用两个 1 位数值比较器和基本门级元件组合成 2 位数值比较器。

【解题过程】 2 位数值比较器 Verilog HDL 门级描述如下:


```

module 1bit Comp(A,B,AGB,AEB,ALB);
input A,B

```

教材图 4.4.26 1 位数比较器的逻辑图



教材图 4.4.27 2 位数值比较逻辑图

```
output AGB,AEB,ALB;
```

```
wire notA,notB;
```

```
not
```

```
    n0(notA,A),
```

```
    n1(notB,B);
```

```
and
```

```
    n2(AGB,A,notB)
```

```
    n3(ALB,notA,B)
```

```
nor n4(AEB,AGB,ALB);
```

```
endmodule
```

```

module Comp1(FAGB,FAEB,FALB,A1,A0,B1,B0);
    input A1,A0,B1,B0;
    output FAGB,FAB,FALB;
    wire AGB1,AEB1,ALB1,AGB0,AEB0,ALB0;
    wire G1Out,G2Out;
    Comp C1(A1,B1,AGB1,AEB1,ALB1);
    Comp C0(A0,B0,AGB0,AEB0,ALB0);
    and
        G1(G1O,AEB1,AGB0),
        G2(G2O,AEB1,ALB0),
        G3(FAEB,AEB1,AEB0),
    or G4(FAGB,AGB1,G1Out),
    or G5(FAGB,ALB1,G2Out),
endmodule

```

4.6.3 填空题:

(1) 问下列运算的二进制值是多少?

reg[3:0]m;

m=4'b1010; // {2{m}} 的二进制值是_____;

(2) 假设 m=4'b0101, 按要求填写下列运算的结果:

&m=_____, |m=_____, ^m=_____, ~m=_____。

【答】 (1) {2{m}} 的二进制值是 8'b1010 1010;

(2) %m=1'b0, |m=1'b1, ^m=1'b0, ~m=1'b1。

4.6.4 教材图 4.4.9 所示是带有使能控制端的 3 线-8 线译码器的逻辑图, 试参考该图写出 3 线-8 线译码器的 Verilog HDL 数据流方式, 描述该码制变换器。

【答】 带有使能控制端 3 线-8 线译码器的 Verilog HDL 数据流描述如下:

```

module 3to8decoder(Y,A2,A1,A0,E3,E2,E1);
    input A2,A1,A0,E3,E2,E1; //输入信号
    output[7:0] Y; //输出信号
    wire En; //定义使能信号
    assign En=E3 & (~E2) & (~E1);
    assign Y[0]=En & (~A2) & (~A1) & (~A0);
    assign Y[1]=En & (~A2) & (~A1) & A0;
    assign Y[2]=En & (~A2) & A1 & (~A0);
    assign Y[3]=En & (~A2) & A1 & A0;
    assign Y[4]=En & A2 & (~A1) & (~A0);
    assign Y[5]=En & A2 & (~A1) & A0;


```



```
assign Y[6]=En & A2 & A1 & (~A0);
```

```
assign Y[7]=En & A2 & A1 & A0;
```

```
endmodule
```



教材图 4.4.9

4.6.5 教材图 4.2.3 所示是一个码制变换器,将输入的格雷码转成二进制码输出,试用 Verilog HDL 数据流方式描述该码制变换器。


【答】 将格雷码转换成二进制码的 Verilog HDL 数据流描述如下:

```
module Gray_Bin(B,G);  
  input[3:0]G; //输入信号  
  wire[3:0]B; //输出信号  
  assign B[3]=G3;
```

```


assign B[2] = G3^G2;
assign B[1] = G3^G2^G1;
assign B[0] = G3^G2^G1^G0;
endmodule

```



教材图 4.2.3

4.6.6 下面是用分层次方法设计的4位串行全加器程序。设计者首先完成了1位全加器(模块名为_1bitAdder)的建模和仿真,结果是正确的;然后在顶层调用4个1位全加器模块组合成为4位全加器(模块名为_4bitAdder),结果编译未能通过,试参照教材图4.4.33所示组成框图分析下列程序中存在的错误,并进行修正。



教材图 4.4.33 4位串行进位全加器

```

module _4bitAdder(A,B,Cin,Sum,Cout);
    input[3:0] A,B; //输入信号
    input Cin; //输入信号
    output[3:0] Sum; //输出信号
    output Cout;
    reg Cout;
    reg[4:0] temp;
    always @(A or B or Cin)
    begin
        temp[0] = Cin;
        _1bitAdder u0(A[0],B[0],temp[0],Sum[0],temp[1]); //调用1位全加器程序
        _1bitAdder u1(A[1],B[1],temp[1],Sum[1],temp[2]);
        _1bitAdder u2(A[2],B[2],temp[2],Sum[2],temp[3]);
    end
endmodule

```



电子技术基础(数字部分)辅导及习题全解

```
_1bitAdder u3(A[3],B[3],temp[3],Sum[3],temp[4]);  
Cout=temp[4];  
end  
endmodule
```

```
module_1bitAdder(A,B,Ci,Sum,Co)  
    input A,B,Ci;  
    output Sum,Co;  
    assign Sum= A^B^Ci;  
    assign Co=(A & B)|(B & Ci)|(A & Ci);  
endmodule
```

【答】 (1)上层模块调用下层模块时,上层模块中的输出变量必须定义成 wire 类型,因此 reg Cout;应改为 wire Cout;reg[4:0]temp;应改为 wire[4:0]temp;。


(2)Sum 未定义类型,因此需增加一行:wire[3:0]Sum;。

(3)上层模块调用下层模块时,只能用结构化的描述方式将模块之间的连接关系表示出来,不能采用行为描述方式中过程块的方式进行调用。因此,要删除 always @(A or B or Ci),begin,end 语句,将 temp[0]=Ci;和 Cout=temp[4];改为 assign temp[0]=Ci;和 assign Cout=temp[4]。

4.6.7 原教材图 4.4.4(a)所示是带有使能控制端的 8 线-3 线优先编码器的逻辑图,试写出该电路的行为级描述。

【解题过程】 带有使能控制端 8 线-3 线优先编码器的 Verilog HDL 行为级描述如下:

```
module 8to3encod(Y,EO,GS,I,EI);  
    output [2:0]Y; //定义输出信号  
    output EO,GS;  
    input [7:0]I; //定义输入信号  
    input EI;  
    reg[2:0]Y;  
    reg EO,GS;  
    always @(I or EI)  
    case(EI)  
        1'b0:  
            begin  
                Y[2:0]=3'b000;  
                GS=1'b0;  
                EO=1'b0;  
            end  
        1'b1:  
            begin  
                GS=1;  
            end  
    endcase  
endmodule
```



教材图 4.4.4(a)

```

EO = ~GS;
if(I[7]) Y = 3'b111;
else if(I[6]) Y = 3'b110;
else if(I[5]) Y = 3'b101;
else if(I[4]) Y = 3'b100;
else if(I[3]) Y = 3'b011;
else if(I[2]) Y = 3'b010;
else if(I[1]) Y = 3'b001;
else if(I[0]) Y = 3'b000;
else Y = 3'b000;
    
```



```

end
endcase
endmodule

```

4.6.8 1路-4路数据分配器电路的功能表如表题4.6.8所示,IN为1路数据输入信号,S1、S0为选择信号,EN为芯片的使能信号,Y3~Y0为输出信号。x为任意值,z为高阻态。要求:

- (1)用逻辑门设计该电路,写出设计过程,画出逻辑图;
- (2)用 Verilog HDL 的行为建模方式描述该电路。

表题 4.6.8 数据分配器功能表

EN	S1	S0	Y3	Y2	Y1	Y0
0	0	0	z	z	z	IN
0	0	1	z	z	IN	z
0	1	0	z	IN	z	z
0	1	1	IN	z	z	z
1	x	x	z	z	z	z

【答】(1)三态门的控制信号以 S1、S0 的组合产生,具体的控制关系如表解 4.6.8 所示。其逻辑表达式为

$$\begin{aligned}
 C_0 &= \overline{EN} \cdot \overline{S_1} \cdot \overline{S_0} & C_1 &= \overline{EN} \cdot \overline{S_1} \cdot S_0 \\
 C_2 &= \overline{EN} \cdot S_1 \cdot \overline{S_0} & C_3 &= \overline{EN} \cdot S_1 \cdot S_0
 \end{aligned}$$

表解 4.6.8

EN	S1	S0	C3	C2	C1	C0
0	0	0	0	0	0	1
0	0	1	0	0	1	0
0	1	0	0	1	0	0
0	1	1	1	0	0	0
1	x	x	0	0	0	0

逻辑电路图如图解 4.6.8 所示。

(2)1路-4路数据分配器 Verilog HDL 的行为描述如下:

```
module Demux1_to_4(Y0,Y1,Y2,Y3,IN,S1,S0,EN);
```

```
output Y0,Y1,Y2,Y3; //定义输出信号
```

```
input IN;
```

```
input S1,S0,EN; //定义输入信号
```


```
reg Y0,Y1,Y2,Y3;
```

```
always @ (S1 or S0 or IN or EN)
```

```
if(EN==1)
```

```
begin
```

```
Y0=1'bz;
```



图解 4.6.8

$Y1 = 1'bz;$

$Y2 = 1'bz;$

$Y3 = 1'bz;$

end

else

case ((S1,S0))

2'b00;

begin Y0=IN; Y1=1'bz; Y2=1'bz; Y3=1'bz;end

2'b01;

begin Y0=IN; Y1=1'bz; Y2=1'bz; Y3=1'bz;end

2'b10;

begin Y0=IN; Y1=1'bz; Y2=1'bz; Y3=1'bz;end

2'b11;

begin Y0=IN; Y1=1'bz; Y2=1'bz; Y3=1'bz;end

endcase

endmodule



第5章 锁存器和触发器

知识点归纳

1. 触发器的电路结构与工作原理

按电路结构分类,触发器可分成:基本RS触发器、同步RS触发器、主从触发器和边沿触发器等。其中,边沿触发器又可分为维持阻塞边沿触发器和利用传输延迟的边沿触发器等。不同的电路结构,决定了触发器有不同的触发翻转方式。

(1) 基本RS触发器

用两与非门构成的基本RS触发器的逻辑符号如图5.1所示。




图 5.1

基本RS触发器的S置1端和R置0端能随时直接改变Q和 $\bar{Q}$ 的状态。S和R两输入端上的小圆圈表示它们是低电平有效,即 $S=0, R=1$ 时, $Q=1, \bar{Q}=0$; $S=1, R=0$ 时, $Q=0, \bar{Q}=1$; 当 $S=R=0$ 时, $Q=\bar{Q}=1$,在两输入信号都同时回到1后,触发器的状态不能确定,因此要避免 $S=R=0$ 。

基本RS触发器是构成其他触发器的基础。

(2) 同步RS触发器

其逻辑符号如图5.2所示。




图 5.2

同步RS触发器在 $E=1$ 的全部时间内,S、R数据输入端的变化都会引起触发器状态的相应变化。因此,在 $E=1$ 期间,同步RS触发器的状态可能发生多次翻转,即存在空翻现象。另外同步RS触发器的S、R之间有约束,即 $S \cdot R = 0$ 。

(3) 主从触发器

主从触发器分为主触发器和从触发器。主触发器接收输入信号,从触发器的状态为主从触发器的状态。在 $CP=1$ 时,从触发器被封锁,状态不变,主触发器状态跟随输入信号变化;在 CP 的下降沿及 $CP=0$ 期间,主触发器被封锁,状态不变,而从触发器跟随主触发器状态。主从触发器分时交替工作。

主从触发器,有主从 RS 触发器、 D 触发器等,其逻辑符号如图 5.3(a)、(b) 所示。




图 5.3

(4) 边沿触发器

这种触发器的次态仅仅取决于 CP 的下降沿或上升沿到达时刻输入信号的状态,而在之前或之后的输入状态的变化对触发器的次态无影响,因此,大大地提高了触发器的可靠性,是目前理想的触发器。

边沿触发器的逻辑符号与主从触发器不同。如图 5.4(a)、(b) 所示,(a) 图为上升沿触发边沿 D 触发器,(b) 图为下降沿触发边沿 JK 触发器。




图 5.4

2. 触发器的功能

按功能分类,触发器可分为: RS 触发器、 JK 触发器、 D 触发器和 T 触发器等。它们可以用真值表、特征方程或状态转换图来描述。

(1) RS 触发器

其真值表为表 5.1。

特征方程为:

$$\begin{cases} Q^{n+1} = S + \bar{R}Q^n \\ R \cdot S = 0 \text{ 约束条件} \end{cases}$$



此态转换图如图 5.5 所示。

表 5.1

R	S	Q^{n+1}
0	0	Q^n
0	1	1
1	0	0
1	1	不定




图 5.5

(2) JK 触发器

其真值表为表 5.2。

特征方程为: $Q^{n+1} = J\bar{Q}^n + \bar{K}Q^n$

状态转换图如图 5.6 所示。

表 5.2

J	K	Q^{n+1}
0	0	Q^n
0	1	0
1	0	1
1	1	$\bar{Q}^n$




图 5.6

(3) D 触发器

其真值表为表 5.3。

特征方程为: $Q^{n+1} = D$

状态转换图如图 5.7 所示。

表 5.3

D	Q^{n+1}
0	0
1	1




图 5.7

4. T 触发器

其真值表为表 5.4。

特征方程为: $Q^{n+1} = T\bar{Q}^n + \bar{T}Q^n$

状态转换图如图 5.8 所示。

表 5.4

T	Q^{n+1}
0	Q^n
1	$\bar{Q}^n$




图 5.8

值得注意的是,触发器的电路形式和逻辑功能是两个不同的概念,具有某种功能的触发器可以用不同的电路结构实现(如有主从 JK 和边沿 JK);同一电路结构的触发器也可构成不同的逻辑功能(如主从 RS 和主从 JK)。电路结构不同,则触发器的触发翻转方式不同;逻辑功能不同,则真值表、特征方程和状态转换图均不相同。

3. 触发器的脉冲工作特性及主要参数

(1) JK 主从触发器的脉冲工作特性

1) 建立时间 t_{set}

为了使输入信号加入有效,输入信号应比 CP 时钟信号提前 t_{set} 到达, t_{set} 称为建立时间。对于 JK 主从触发器, $t_{set} = 0$ 。

2) 维持时间 t_H

为了工作可靠, CP 的 1 状态必须保持一段时间,直到主触发器的 Q' 和 Q 端的电平稳定,这段时间称为维持时间 t_{CPH} ;从 CP 负跳沿到触发器输出状态稳定,也需要一定的延时时间 t_{CPL} 。 JK 主从触发器的 t_{CPH} 应大于一级与门和三级与非门的传输延迟时间。

3) 传输延迟时间

把从时钟脉冲触发沿开始到一个输出端由 0 变 1 所需的延迟时间称为 t_{CPLH} ;而把从时钟脉冲触发沿开始到一个输出端由 1 变 0 所需的延迟时间称为 t_{CPHL} 。为了使触发器可靠翻转,应使 $t_{CPL} > t_{CPHL}$ 。

4) 最高时钟频率(最小工作周期)

JK 主从触发器要求的最小工作周期为 $T_{min} = t_{CPH} + t_{CPL}$ 。

JK 主从触发器的脉冲工作特性图如图 5.9 所示。




图 5.9

(2) D 型正边沿维持-阻塞触发器的脉冲工作特性

1) 建立时间 t_{set}

D 型正边沿维持-阻塞触发器的建立时间 t_{set} 为两级与非门的延迟时间。

2) 保持时间 t_H

在 CP 触发沿到后,输入信号需要维持的时间。在输入信号 $D=0$ 时,保持时间为一级与非门的延迟时间;在输入信号 $D=1$ 时,保持时间为零。



3) 传输延迟时间

为了使触发器可靠翻转, $t_{CPH} > t_{CPHL}$, 而 t_{CPHL} 为三级与非门的延迟时间。

(3) 集成触发器的主要参数

1) 直流参数

- ① 电源电流 I_{CC} ;
- ② 低电平输入电流 (输入短路电流) I_{IL} ;
- ③ 高电平输入电流 I_{IH} ;
- ④ 输出高电平 V_{OH} 和输出低电平 V_{OL} 。

2) 开关参数

- ① 最高时钟频率 f_{max} ;
- ② 对时钟信号的延迟时间 (t_{CPLH} 和 t_{CPHL});
- ③ 对直接置 0 (R_D) 或置 1 (S_D) 端的延迟时间。

D 型正边沿维持阻塞触发器的脉冲工作特性图如图 5.10 所示




图 5.10

4. 各种触发器间逻辑功能的转换

触发器按功能可以分为 RS 触发器、JK 触发器、D 触发器、T 触发器等几种类型。其中, JK 触发器、T 触发器与 D 触发器之间的功能是可以相互转换的。

(1) 用 JK 触发器转换成其他功能的触发器

1) JK → D

JK 触发器的特征方程: $Q^{n+1} = J\bar{Q}^n + \bar{K}Q^n$

D 触发器的特征方程: $Q^{n+1} = D = D(\bar{Q}^n + Q^n) = D\bar{Q}^n + DQ^n$

比较以上两式可得: $J = D, K = \bar{D}$

JK → D 逻辑转换图如图 5.11 所示。

2) JK → T

T 触发器的特性方程: $Q^{n+1} = TQ^n + \bar{T}\bar{Q}^n$

与 JK 触发器的特性方程比较得: $J = T, K = T$

JK → T 逻辑转换图如图 5.12 所示。




图 5.11




图 5.12

(2) 用 D 触发器转换成其他功能的触发器

见本章 5.4.5 小节的内容。

(3) 用小规模逻辑门辅助, 将主从 RS 触发器转换成 T 触发器, JK 触发器和 D 触发器

1) RS → JK

RS 触发器的特性方程为
$$\begin{cases} Q^{n+1} = S + \bar{R}Q^n \\ S \cdot R = 0 \text{ (约束条件)} \end{cases}$$

T 触发器的特性方程为
$$Q^{n+1} = T\bar{Q}^n + \bar{T}Q^n$$

比较以上两式可得
$$S = T\bar{Q}^n, R = TQ^n$$

但由于 T 触发器是没有约束条件的, 所以, 若按上面的激励方程来构成转换电路, 则出现 $T=1$, 同时 $Q^n=0$ 时, 将有 $S=T\bar{Q}^n=1, R=TQ^n=1$, 这就违背了 RS 触发器的约束条件, 故应当适当修改。

修改方法: 将 T 触发器的特性方程作适当变换:

$$\begin{aligned} Q^{n+1} &= T\bar{Q}^n + \bar{T}Q^n \\ &= T\bar{Q}^n + \bar{T}Q^n + \bar{Q}^nQ^n \\ &= T\bar{Q}^n + \bar{T}Q^nQ^n \end{aligned}$$

将变换后的方程再与 RS 触发器的特性方程相比较, 可得:

$$S = T\bar{Q}^n, R = TQ^n$$

则必有 $R \cdot S = 0$ 成立, 这就不违背 RS 触发器的约束条件, 如图 5.13 所示为 RS → T 转换的逻辑图。




图 5.13




图 5.14

2) RS → JK

由 RS 触发器的特性方程得:

$$Q^{n+1} = S \cdot (Q^n + \bar{Q}^n) + \bar{R}Q^n = S\bar{Q}^n + (S + \bar{R})Q^n = S\bar{Q}^n + \bar{S}RQ^n$$

由于 $R \cdot S = 0$, 则 $Q^{n+1} = S\bar{Q}^n + \bar{S}R + SRQ^n = S\bar{Q}^n + \bar{R}Q^n$

比较可得 $S = J, R = K$ 。

3) RS → D

D 触发器的特性方程为: $Q^{n+1} = D = D\bar{Q}^n + DQ^n$

与主从 RS 触发器的特性方程比较得:

$S = D\bar{Q}^n, R = \bar{D}$, 如图 5.14 所示为 RS → D 转换的逻辑图。

经典考题解析

例 5.1 由与非门组成的基本 RS 触发器如图 5.15(a)所示, 设初始状态为 0, 输入 $\bar{S}_D, \bar{R}_D$ 的波



电子技术基础(数字部分)辅导及习题全解

形如图 5.15(a)所示。如果忽略门的传输延迟时间,试画出 Q 和 $\bar{Q}$ 的波形图。

【解】 由于已设定触发器的初始状态为 0, 即 $Q=0, \bar{Q}=1$, 此时 Q 和 $\bar{Q}$ 状态的变化与 $\bar{S}_D$ 和 $\bar{R}_D$ 输入信号变化的关系与表 5.5 是一致的。

表 5.5 基本 RS 触发器的状态转换真值表

输 入		输 出	
$R_D(\bar{R}_D)$	$S_D(\bar{S}_D)$	Q^{n+1} (或非门)	Q^{n+1} (与非门)
0	0	Q^n	1($\bar{S}_D, \bar{R}_D$ 的 0 状态同时消失后状态不定)
0	1	1	0
1	0	0	1
1	1	0(S_D, R_D 的 1 状态同时消失后状态不定)	Q^n





图 5.15

Q 和 $\bar{Q}$ 的波形如图 5.16 所示。图中所示斜线部分是不定状态。




图 5.16

例 5.2 电路和输入信号波形分别如图 5.17(a)和(b)所示,试画出电路中 Q_1 和 Q_2 的波形。

【解】 如图 5.17(a)所示电路由基本 RS 触发器和 JK 触发器组成,基本 RS 触发器的输出端 Q_1 和 $\bar{Q}_1$ 分别接到 JK 触发器的 J 端和 K 端,由此可知 $Q_2^{n+1} = JQ_2^n + \bar{K}Q_2^n = Q_1^n Q_2^n + \bar{Q}_1^n Q_2^n = Q_2^n$,据此可画出电路中 Q_1 和 Q_2 的波形如图 5.17(c)所示。




图 5.17

例 5.3 若主从结构 RS 触发器的 CP、S、R、 R_D 各输入端波形如图 5.18(b)所示, $S_D=1$, 试画出 Q 端波形。




图 5.18

【分析】 带异步置位端的主从 RS 触发器,它的状态变化首先取决于异步置位端。本主从 RS 的 S_D 和 R_D 低电平有效,因此当 $R_D=0$ 、 $S_D=1$ 时,主从 RS 触发器立即复 0;当 $S_D=0$ 、 $R_D=1$ 时,立即置 1。本题的特点是 $CP=1$ 期间, S、R 的变化多。

【解】 为方便说明问题,我们先画出主从 RS 触发器的主触发器 Q_M 波形,再画 Q 波形见图 5.19。

由图 5.18 可见,此处 R_D 的作用就是提供触发器的初始状态。



在第2个 $CP=1$ 期间,从 $S=R=1$ 变到 $S=0, R=1, Q_M$ 从 $1 \rightarrow 0$ 。注意到真值表中虽有“ $S=R=1, Q$ 不定”这一行,实际上是当 $S=R=1$ 时, $Q_M = \bar{Q}_M = 1$ ($CP=1$ 期间);此时若输入到主触发器中基本 RS 触发器输入端的数据同时回到 1 (当 $CP=1$, 且 $S=R=1$ 时,实际输入到主触发器中基本 RS 触发器输入端的数据是 00), 则 Q_M 不定。而第2个 $CP=1$ 期间,开始 $S=R=1$, 则 $Q_M = \bar{Q}_M = 1$; 然后 $S=0, R=1$, 此输入没有使主触发器中基本 RS 触发器的输入为 11, 因而 Q_M 按真值表变化置 0。

在第3个 $CP=1$ 期间,从 $S=1, R=0$ 到 $S=R=0, Q_M$ 从置 1 到保持状态,即 $Q_M=1$ 。

在第4个 $CP=1$ 期间的情况与第2个 CP 相似。

得到 Q_M 的波形后,根据下降沿时刻 Q_M 的值便可画出 Q 的波形。




图 5.19

例 5.4 试按如图 5.20 所示的输入波形,分别画出维持阻塞型 D 触发器、主从型 JK 触发器和负边沿 JK 触发器 Q 端的电压波形。假定各触发器的初态均为 1。




图 5.20

【分析】 本例要求在给定输入波形下,分别画出 3 种触发器的输出电压波形。其中维持阻塞型 D 触发器状态在 CP 信号上升沿转移,负边沿型 JK 触发器状态在 CP 信号下降沿转移。这两种触发器的次态,仅取决于 CP 信号边沿到达时刻激励信号的取值。而在此刻之前或之后激励信号的变化,对触发器的状态没有影响。因此,抗干扰能力强,工作可靠。主从型 JK 触发器,状态转移须分两步进行:当 CP 信号上升沿到来时,在 $CP=1$ 期间对激励信号 J、K 进行采样;而当 CP 信号下降沿到来时状态进行转移。为了可靠工作,要求在 $CP=1$ 期间 J、K 信号不能发生变化,否则将使触发器因受干扰而产生误动作;本例给出的输入波形,在 $CP=1$ 期间 J、K 信号上均带有干扰。因此,画其 Q 端波形时,必须认真地判别这些干扰的影响。

【解】 依照题意分析,画出 3 种触发器输出端 Q 的电压波形如图 5.21 所示。




图 5.21

例 5.5 边沿 JK 触发器构成电路如图 5.22 所示。




图 5.22

(1) 分析电路的功能, 画出 Q 的波形;

(2) 输出 Q 的脉冲宽度与哪些因素有关?

(3) 若已知门的 $t_{pd1} = 10\text{ns}$, 触发器的 $t_{pd2} = 20\text{ns}$, 要想得到 $T_w = 60\text{ns}$ 的正脉冲, 电路应如何改动?

【分析】 JK 触发器的 $J = K = 1, S = 1, R = \overline{Q}$; 如果不考虑时延, 当 Q 初态为 0 时, $R = 1$, 异步置位端 S 和 R 无效, 一个 CP 后, Q 由 0 → 1, 但这个 1 值很快被 $R = 0$ 所置 0。当 Q 初态为 1 时, $R = 0$, Q 被异步置 0。因此无论 Q 的初态是什么, 在不考虑时延时, Q 保持 0 值。若考虑时延, 能够在 Q 端输出正脉冲。

【解】 (1) 由于 $J = K = 1$, 因此每过一个 CP 下降沿, Q 经时延 t_{pd2} 后翻转, 即 Q 由 0 → 1。此值经 3 个非门的延迟反相到达 JK 触发器的异置 0 端 R, 再经过时延 t_{pd2} 后强迫置 0。波形图如图 5.23(a) 所示。




图 5.23

例 5.7 试画出图 5.26 所示电路的 Q_1 、 Q_2 波形。




图 5.26

【解】 $\begin{cases} D_1 = \bar{Q}_2, A \text{ 上升沿触发} \\ D_2 = \bar{Q}_1, B \text{ 上升沿触发} \end{cases}$

波形图如图 5.27 所示。




图 5.27

一开始 $R_D = 0, Q_1 = Q_2 = 0$; 当脉冲 A 的第 1 个上升沿到来时, $D_1 = \bar{Q}_2 = 1$, 故 Q_1 由 $0 \rightarrow 1$; 脉冲 B 的第 1 个上升沿到来, $D_2 = \bar{Q}_1 = 0, Q_2$ 保持 0, 同理对 B 的第 2 个上升沿; 下面是 $R_D = 0, Q_1, Q_2$ 异步置 0, 此 0 值要保持到 A、B 下一上升沿; 脉冲 A 的第 2 个上升沿到来时, $D_1 = \bar{Q}_2 = 1, Q_1$ 由 $0 \rightarrow 1$; 脉冲 B 的第 4 个上升沿到来时, $D_2 = \bar{Q}_1 = 0, Q_2$ 保持 0; 脉冲 A 的第 3 个上升沿到来时, $D_1 = 1, Q_1 = 1$; 下面是 $R_D = 0, Q_1 = Q_2 = 0$, 此 0 值要保持到 A、B 下一上升沿; 脉冲 B 的第 5 个上升沿到来时, $D_2 = \bar{Q}_1 = 1, Q_2$ 由 $0 \rightarrow 1$; 脉冲 A 的第 5 个上升沿到来时, $D_1 = \bar{Q}_2 = 0, Q_1$ 保持 0 值。

教材同步习题全解

5.2 锁存器

5.2.1 分析图题 5.2.1 所示电路的功能, 列出功能表。

【解题过程】 由图题 5.2.1 得:

$$Q = \overline{S} \cdot \overline{Q}$$

$$\overline{Q} = \overline{R} \cdot Q$$



(1) $R=1, S=0$

根据上面两式知,无论 Q 原先是什么值,当 $R=1, S=0$ 时, $Q=0$ 。

(2) $R=0, S=1$

由电路的对称性知, $Q=1$ 。


(3) $R=0, S=0$

当 Q 原来是 0 时,能推出 $Q=0$;当 Q 原来是 1 时,能推导出 $Q=1$ 。因此 $R=S=0$ 时,输出保持不变。

(4) $R=1, S=1$

两与非门输出 Q 和 $\bar{Q}$ 全为 1,在两个输入信号同时回到 0 后,触发器状态不能确定。因此应避免 $R=S=1$ 。

由上面分析有表解 5.2.1。




图题 5.2.1

表解 5.2.1

R	S	Q
0	0	不变
0	1	1
1	0	0
1	1	不定

5.2.2 用 CMOS 电路 74HCT02 或非门构成消除机械开关抖动影响的电路,如图题 5.2.2 所示,试画出在开关 S 由位置 A 到 B 时 Q 和 $\bar{Q}$ 端的波形。如改用 TTL 电路 74LS02 实现, R_1 、 R_2 取值的大致范围为多少? 整个电路的功耗会发生什么变化?




图题 5.2.2

【知识点窍】 RS 触发器逻辑功能

【逻辑推理】 按钮开关 S 原来与 A 点接通,这时触发器状态 $Q=0$ 。当开关 S 由 A 向 B 时,其中有一短暂的浮空时间,即触发器 $R=S=0$, Q 仍为 0。中间触点与 B 接触时, B 点电位由于振动而产生“毛刺”。但是,一旦 B 出现高电平(A 已经为低电平),触发器的状态翻转为 1。即使 B 点再出现低电平,也不会再改变触发器的状态,因而 Q 端的输出不会出现“毛刺”。

【解题过程】 如图题 5.2.2 所示, A 点接通时, $Q=0, \bar{Q}=1$ 。A 点断开瞬间,由于 $\bar{Q}=1$ 的作用,其抖动不会影响 $Q=0$ 的状态。在开关悬空期间,锁存器保持状态不变。开关触点第一次接通 B 点,

又翻转。此时开关触点已离开 A 点,在 $Q=1$ 的作用下,即使 B 点电平发生跳动,也不会改变 $\bar{Q}=0$ 的状态。该过程中 Q 和 $\bar{Q}$ 的波形如图解 5.2.2(a) 所示。



图解 5.2.2

如果改用 TTL 电路 74LS02 实现,由于其输入电路如图解 5.2.2(b)点画线框内所示,所以当开关未接通 A 点时,电源 $+V_{CC}$ 将向电路外接电阻 R_1 注入电流 i_1 。如果 R_1 阻值过大, i_1 在该电阻上产生的压降有可能超过 V_{ILmax} ,从而电路可能发生逻辑混乱。

可以列出下列不等式:

$$\frac{V_{CC} - V_{FSD} - V_{ILmax}}{R_1} \leq V_{ILmax}$$

74LS 系列电路规定 $V_{CC} = +5V$, $V_{ILmax} = 0.8V$ 。74LS02 中, r_1 的典型值为 $20k\Omega$, $V_{FSD} = 0.4V$ 。将上述参数代入不等式,可得 $R_1 \leq 4.2k\Omega$ 。

为了降低电路功耗, R_1 取值也不宜过小,一般应大于 500Ω 。所以 R_1 的取值范围应为

$$500\Omega \leq R_1 \leq 4.2k\Omega$$

且 R_2 的取值与 R_1 相同。

TTL 电路的静态功耗远大于 CMOS 电路,同时考虑到 R_1 和 R_2 的功耗,用 74LS02 构成图题 5.2.2 所示的电路,功耗将增大。

5.2.3 由与或非门组成的同步 RS 触发器如图题 5.2.3 所示,试分析其工作原理并列出功能表。

【知识点窍】 同步 RS 触发器的逻辑功能特点。

【逻辑推理】 只需考虑 $CP=1$ 时,依特性方程 $\begin{cases} Q^{n+1} = S + \bar{R}Q^n \\ S \cdot R = 0 \end{cases}$ 来求 Q 和 $\bar{Q}$; $E=0$ 时,由于是保持原状态,故不需说明。

【解题过程】 $E=1$ 时,由于图题 5.2.3 为同步 RS 触发器,可由特性方程 $Q^{n+1} = S + \bar{R}Q^n$ 来求输出 Q^{n+1} ,列出功能表,如表解 5.2.3 所示。 $E=0$ 时,触发器输出维持不变。

表解 5.2.3

S	R	Q^n	Q^{n+1}
0	0	0	0
0	0	1	1



续表

S	R	Q^n	Q^{n+1}
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	不定
1	1	1	不定


因此, $S=0, R=0$ 时, $Q^{n+1}=Q^n$, 故为维持原状态;

$S=0, R=1$ 时, $Q^{n+1}=0$, 为“0”状态;

$S=1, R=0$ 时, $Q^{n+1}=1$, 为“1”状态;


$S=1, R=1$ 为不稳定状态, 应避免。

当根据图题 5.2.3 中的逻辑关系具体分析, 也能得到相同功能特性表, 结果一致。



图题 5.2.3

5.2.4 如图题 5.2.4 所示触发器的 E, R, S 信号波形如图题 5.2.4 所示, 画出 Q 和 $\bar{Q}$ 端的波形。设初态 $Q=0$ 。




图题 5.2.4

【知识点窍】 时钟控制的同步 RS 触发器特性方程：

$$\begin{cases} Q^{n+1} = S + \bar{R}Q^n & (\text{仅在 } E=1 \text{ 时动作}) \\ S \cdot R = 0 & (\text{约束条件}) \end{cases}$$


【逻辑推理】 同步 RS 触发器的 Q 值取决于 $E=1$ 时的 R 和 S 的值，当 $E=0$ 时，触发器状态不变。

【解题过程】 根据同步 RS 触发器的特性方程，可得到输出端 Q 和 $\bar{Q}$ 的波形如图解 5.2.4 所示。



图解 5.2.4

5.2.5 设原教材图 5.2.8(a)所示电路的初始状态为 $Q=1$ ，E、R、S 端的输入信号如图题 5.2.5 所示，试画出该同步 RS 触发器相应的 Q 和 $\bar{Q}$ 端的波形。




教材图 5.2.8(a)

【知识点窍】 同步 RS 触发器取决于 $E=1$ 时的 R 和 S 的值，当 $E=0$ 时，触发器状态不变。

【解题过程】 初始状态 $Q=1$ ，由特性方程：

$$\begin{cases} Q^{n+1} = S + \bar{R}Q^n \\ S \cdot R = 0 \end{cases}$$

可以得输出端 Q 和 $\bar{Q}$ 的波形，如图解 5.2.5 所示。




图题 5.2.5

图解 5.2.5

5.2.6 试用 1 片八 D 锁存器 74HC373 设计一个能锁存 2 位 BCD 码信号的锁存电路。假定三态输出使能端 $\overline{OE} = 0$, 锁存器原输出 $Q_7 Q_6 Q_5 Q_4 = 1001(9_D)$, $Q_3 Q_2 Q_1 Q_0 = 0101(5_D)$, 而输入为 $D_7 D_6 D_5 D_4 = 1001(9_D)$, $D_3 D_2 D_1 D_0 = 0101(5_D)$, 画出锁存器锁存新数据前、后使能端 LE 应输入的波形和相应 Q_0 的波形。

【知识点窍】 74HC373 的 8 个锁存器共用同一对互补的门控信号 C 和 $\overline{C}$, 这对门控信号又由锁存使能信号 LE 驱动。


【解题过程】 所设计的电路如图解 5.2.6(a) 所示, 其锁存新数据前、后使能端 LE 应输入的波形和相应 Q_0 的波形如图解 5.2.6(b) 所示。



图解 5.2.6

5.3 触发器的电路结构和工作原理

5.3.1 触发器的逻辑电路如图题 5.3.1 所示,确定其属于何种电路结构的触发器并分析其工作原理。



图题 5.3.1


【知识点窍】 触发器是对时钟脉冲边沿敏感的电路,根据不同的电路结构,它们在时钟脉冲的上升沿或下降沿作用下改变状态。

【解题过程】 (1) 当 $CP=0$ 时, $\bar{C}=0, C=1$, TG_1 和 TG_4 导通, TG_2 和 TG_3 断开。 G_1 输出为 $\bar{D}$, 并随 D 变化。由于 TG_3 断开、 TG_2 导通, 主、从锁存器相互隔离, 从锁存器构成又稳态存储单元, 使触发器输出维持原来的状态不变。

(2) 当 CP 由 0 跳变到 1 后, $\bar{C}=0, C=1$, TG_1 和 TG_4 断开, TG_2 和 TG_3 导通。 TG_2 的导通使主锁存器维持在 CP 上升沿到来前瞬间的状态。同时由于 TG_3 导通, G_1 输出信号送至 Q 端, 得到 $Q^{n+1}=D$, 并在 $CP=1$ 期间维持不变。

(3) 当 CP 由 1 跳变到 0 后, 则再次重复(1)的过程。

5.3.2 触发器的逻辑电路如图题 5.3.2 所示,确定其应属于何种电路结构触发器。




图题 5.3.2



【知识点窍】 触发器按逻辑功能分类有 D 触发器、 JK 触发器、 T 触发器和 SR 触发器。

【解题过程】 图题 5.3.2 所示电路是由两个逻辑门控 SR 锁存器级联构成的主从 SR 触发器。

5.3.3 触发器的逻辑电路如图题 5.3.3 所示, 确定其应属于何种电路结构的触发器。




图题 5.3.3

【逻辑推理】 电路上半部分为一个典型的维持阻塞结构, 下半部分一个 JK 触发器。

【解题过程】 图题 5.3.3 所示电路是维持阻塞结构的 JK 触发器。

5.3.4 根据对原教材图 5.3.7 的电路分析, 列出功能表。



教材图 5.3.7

【知识点窍】 JK 触发器特性方程: $Q^{n+1} = J\bar{Q}^n + \bar{K}Q^n$

【逻辑推理】 教材图题 5.3.7 为主从结构 JK 触发器, 在 $CP=1$ 时, 主触发器为同步触发器; 当

$CP=1 \rightarrow 0$ 时即下降沿,主触发器保持,而从触发器翻转。

【解题过程】 分析教材图 5.3.7 所示的电路,可得功能表如表解 5.3.4 所示。

表解 5.3.4


输 入			输 出		功能	输 入			输 出		功能
$\overline{CP}$	J	K	Q^{n+1}	$\overline{Q}^{n+1}$		$\overline{CP}$	J	K	Q^{n+1}	$\overline{Q}^{n+1}$	
↓	L	L	Q^n	$\overline{Q}^n$	保持	↓	H	L	H	L	置 1
↓	L	H	L	H	置 0	↓	H	H	$\overline{Q}^n$	Q^n	翻转

5.3.5 图题 5.3.5 的维持阻塞 D 触发器在 $D=1$ 时保持时间 t_{H1} 为零,分析其原因。

【知识点窍】 参见书上维持阻塞触发器电路分析。

【解题过程】 如图题 5.3.5 所示,CP 脉冲上升沿到来前($CP=0$)若置 $D=1$,则使 $Q_1=0, Q_2=1$ 。虽然由于 $CP=0$ 使 $Q_2=Q_3=1$ (即 $\overline{S}=\overline{R}=1$),使 G_5 和 G_6 构成的输出 SR 锁存器的输出状态保持不变。

CP 脉冲上升沿到来,仅经过 G_2 一个门的延迟的时间,便将 $Q_2(\overline{S})$ 置 0,将输出 SR 锁存器置 1。即使 D 信号的变化与 CP 上升沿同时到达,该变化也还要经过 G_4 一个门的延迟时间才能使 $Q_4=1$,对 G_1 和 G_3 两个门发生作用。而这时 Q_2 的低电平信号也几乎同时到达 G_1 和 G_3 输入端,将两门封住,从而阻挡住 D 信号变化对触发器的作用。这就是图 5.3.5 所示的维持阻塞 D 触发器在 $D=1$ 时保持时间 t_{H1} 可以为 0 原因。




图题 5.3.5 维持阻塞 D 触发器的逻辑电路


5.3.6 原教材图 5.3.7 中触发器电路的动态特性参数为: $t_{SU}=5\text{ ns}$, $t_{PHL}=10\text{ ns}$, $t_{PLH}=15\text{ ns}$ 。



画出这种触发器的定时图。



图解 5.3.6




教材图 5.3.7

【知识点窍】该电路是下降沿触发的 JK 触发器。

【解题过程】其定时图如图解 5.3.6 所示。

5.4 触发器的逻辑功能

5.4.1 上升沿触发和下降沿触发的 D 触发器逻辑符号及时钟信号 $CP(\overline{CP})$ 和 D 的波形如图题 5.4.1 所示。分别画出它们的 Q 端波形。设触发器的初始状态为 0。




图题 5.4.1

【知识点窍】边沿触发器的逻辑特点:触发器的状态仅取决于 CP 信号的上升沿或下降沿时的逻辑输入状态,而其他时刻状态不受影响

【逻辑推理】可根据边沿触发器的特点,作出波形图。注意正跳沿是在 CP 上升沿变化,负跳沿则是在 CP 下降沿变化。

【解题过程】设 $\overline{CP}$ 触发器输出波形为 Q_1 , CP 触发的触发器输出波形为 Q_2 ,二者波形如图解 5.4.1 所示。




图解 5.4.1

5.4.2 试用卡诺图化简表题 5.4.2 表达的逻辑关系,并将结果与教材式(5.4.2)核对。

表题 5.4.2 JK 触发器特性表

Q^n	J	K	Q^{n+1}	Q^n	J	K	Q^{n+1}
0	0	0	0	1	0	0	1
0	0	1	0	1	0	1	0
0	1	0	1	1	1	0	1
0	1	1	1	1	1	1	0



图解 5.4.2


【解题过程】 由表题 5.4.2 可得卡诺图,如图解 5.4.2 所示,由图可得

$$Q^{n+1} = J\bar{Q}^n + \bar{K}Q^n$$


结果与教材式(5.4.2)一致。

5.4.3 设下降沿触发的 JK 触发器的初始状态为 0, $\overline{CP}$ 、J、K 信号如图题 5.4.3 所示,试画出触发器 Q 端的波形。

【知识点窍】 主从 JK 触发器的特点。



图题 5.4.3



图解 5.4.3

【解题过程】 根据 JK 触发器的定义可知


当 $CP=1$ 时,主触发器有: $Q_i^{n+1} = J \bar{Q}_i^n + \bar{K} Q_i^n$;

当 $CP=1 \rightarrow 0$ 时,从触发器输出为: $Q_i^{n+1} = Q_i^{n+1}$;

当 $CP=0$ 时,从触出器保持: $Q_i^{n+1} = Q_i^{n+1}$ 。

于是,触发器 Q 端波形如图解 5.4.3 所示。

5.4.4 逻辑电路如图题 5.4.4 所示,试画出在 CP 作用下, ϕ_0 、 ϕ_1 、 ϕ_2 和 ϕ_3 的波形。



图题 5.4.4

【知识点窍】 边沿触发器: $\begin{cases} Q^{n+1} = S + \bar{R}Q^n \\ S \cdot R = 0 \end{cases}$, 只在 CP 上升或下降沿时刻进行触发。

【逻辑推理】 由图题 5.4.4, RS 触发器为上升沿触发器,故计算各上升沿前的 Q_0 、 Q_1 即可。

【解题过程】 设 Q_0 和 Q_1 的初始状态分别为 0, 则运用 $Q^{n+1} = S + \bar{R}Q^n$, 有

$$Q_0^{n+1} = \bar{Q}_1^n + Q_1^n \cdot Q_0^n$$

$$= \bar{Q}_1^n + Q_0^n$$

$$Q_1^{n+1} = Q_0^n + \bar{Q}_0^n \cdot Q_1^n$$


$$= Q_0^n + Q_1^n$$

对于 74HCT139 为 2 线-4 线译码器,当 $EN=0$ 时才可以正常译码,当 $EN=1$ 时, $\phi_0 = \phi_1 = \phi_2 = \phi_3 = 1$,于是,可以写出真值表,如表解 5.4.4 所示。

表解 5.4.4


CP 个数	CP	$A_1(Q_1)$	$A_0(Q_0)$	ϕ_3	ϕ_2	ϕ_1	ϕ_0
0		0	0	1	1	1	0
1		0	1	1	1	0	1
2		1	1	0	1	1	1
3		1	0	1	0	1	1
4		0	0	1	1	1	0
5		0	1	1	1	0	1

由真值表画波形图,如图解 5.4.4 所示。



图解 5.4.4

5.4.5 电路如图题 5.4.5 所示,设各触发器的初态为 0,画出在 $\overline{CP}$ 脉冲作用下 Q 端的波形。



图题 5.4.5

图解 5.4.5

【知识点窍】 JK 触发器特性方程: $Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$ 。

【逻辑推理】 根据题中已知条件,写出各触发器的特性方程,可直接画出 Q 端波形图。



【解题过程】由 JK 触发器特性方程可知:

$$(a) Q_1^{n+1} = JQ_1^n + \bar{K}Q_1^n = \bar{Q}_1^n + \bar{K}Q_1^n = \bar{K} + \bar{Q}_1^n = \bar{Q}_1^n, \text{即翻转}$$


$$(b) Q_2^{n+2} = J\bar{Q}_2^n + \bar{K}Q_2^n = Q_2^n \bar{Q}_2^n = 0$$

$$(c) Q_2^{n+3} = J\bar{Q}_2^n + \bar{K}Q_2^n = \bar{Q}_2^n, \text{同}(a)$$


$$(d) Q_1^{n+4} = J\bar{Q}_1^n + \bar{K}Q_1^n = \bar{Q}_1^n + Q_1^n = 1$$

故它们的波形图如图解 5.4.5 所示。注意 JK 触发器是在 CP 信号的下降沿触发。

5.4.6 逻辑电路如图题 5.4.6 所示,已知 CP 和 X 的波形,试画出 Q_1 和 Q_2 的波形。设触发器的初始状态均为 0。



图题 5.4.6



图解 5.4.6

【逻辑推理】左边的 JK 触发器 $J=1$, 可根据 JK 触发器特性得到输出 Q_1 的波形。

右边的 JK 触发器 $J=K$, 构成 T 触发器: ① $J=K=1$ 时, $Q^{n+1} = \bar{Q}^n$; ② $J=K=0$ 时, $Q^{n+1} = Q^n$ 。

【解题过程】根据 JK 触发器特性方程可知:


$$Q_1^{n+1} = \bar{Q}_1^n$$

由图题 5.4.6 可知:

$$\begin{aligned} Q_2^{n+1} &= (X \oplus Q_1^n) \bar{Q}_2^n + (\bar{X} \oplus \bar{Q}_1^n) Q_2^n \\ &= X \oplus Q_1^n \oplus Q_2^n \end{aligned}$$

于是,可得波形如图解 5.4.6 所示。

5.4.7 逻辑电路如图题 5.4.7 所示,已知 $\bar{CP}$ 和 A 的波形,画出触发器 Q 端的波形。设触发器的初始状态为 0。



图题 5.4.7


【逻辑推理】这是一个带异步置 0 端的下降沿触发主从 JK 触发器。异步置 0 端 $R = \bar{Q} \cdot \bar{CP}$, 当 $CP=1$ 且 $Q=1$ 时, JK 触发器强行置 0。

【解题过程】由于 JK 触发器输出: $Q^{n+1} = J\bar{Q}^n + \bar{K}Q^n = A\bar{Q}^n + Q^n = Q^n + A$

同时 $R = \overline{CP} \cdot Q$


画波形图时要注意两个时刻：一是下降沿时刻，该时刻 $Q^{n+1} = Q^n + A$ ；另一时刻是 $\overline{R} = 0$ 时刻，即当 $\overline{CP} = 1$ 且 $Q = 1$ 时， Q 被强行置 0，因此 $\overline{R} = 0$ 只能维持很短的时间。

由此，可画出触发器 Q 端的波形如图解 5.4.7 所示。



图解 5.4.7

5.4.8 两相脉冲产生电路如图题 5.4.8 所示，试画出在 $\overline{CP}$ 作用下 ϕ_1 、 ϕ_2 的波形，并说明 ϕ_1 、 ϕ_2 的相位差。设各触发器的初始状态为 0。



图题 5.4.8

【知识点窍】 由 JK 触发器在 $J=K$ 时构成的 T 触发器： $J=K=1$ 时， $Q^{n+1} = \overline{Q}^n$

【逻辑推理】 两个 JK 触发器为下降沿触发边沿触发器。第一个触发器是一个翻转触发器，即每过一个下降沿 Q_1 翻转一次。第二个 JK 触发器仍是一个翻转触发器，但它的时钟是前一个触发器的 Q_1 输出。 ϕ_1 是 Q_2 输出信号， ϕ_2 是由 Q_1 、 Q_2 组合产生的。


【解题过程】

$Q_1^{n+1} = J\overline{Q}_1^n + \overline{K}Q_1^n = \overline{Q}_1^n$ ，时钟是 $\overline{CP}$ ，下降沿触发。

$Q_2^{n+1} = J\overline{Q}_2^n + \overline{K}Q_2^n = \overline{Q}_2^n$ ，时钟是 Q_1^n ，下降沿触发。

$\phi_1 = Q_2$ ， $\phi_2 = Q_1^n Q_2^n + \overline{Q}_1^n + \overline{Q}_2^n = Q_1^n \odot Q_2^n$

依此画出波形图如图解 5.4.8 所示，由波形图可知 ϕ_1 的相位超前 ϕ_2 一个 CP 周期。




图解 5.4.8

5.4.9 逻辑电路和各输入信号波形如图题 5.4.9 所示,画出各触发器 Q 端的波形。设各触发器的初始状态为 0。

【知识点窍】 JK 触发器的特性方程: $Q^{n+1} = J\bar{Q}^n + \bar{K}Q^n$ 。

D 触发器的特性方程: $Q^{n+1} = D$ 。

【逻辑推理】 这是一个下降沿触发边沿 JK 触发器和上升沿触发主从 D 触发器组成的逻辑电路。两触发器共用一异步清零端 R,同时 D 触发器的时钟是 JK 触发器的 Q_2 输出。



图题 5.4.9

图解 5.4.9

【解题过程】 对 D 触发器有:

$$Q_1^{n+1} = D = \bar{Q}_1$$

因此,当 $R=1$ 时,每过一个 Q_2 上升边沿,就翻转一次。

对 JK 触发器有:

$$Q_2^{n+1} = A\bar{Q}_2 + \bar{B}Q_2$$

因此当 $R=1$ 时,每过一个 CP 的下降沿, Q_2 就按上式变化。由 C 的波形可知,它实际只是提供了触发器的初始状态。Q 端的波形如图解 5.4.9 所示。


注意:我们可以先画出 Q_2 的波形,再画出 Q_1 的波形。

5.4.10 逻辑电路和输入信号波形如图题 5.4.10 所示,画出各触发器 Q 端的波形。设触发器的初始状态均为 0。


【知识点窍】 D 触发器特性方程: $Q_{n+1} = D$ 。

第 5 章 锁存器和触发器

【逻辑推理】异步置零端 R_1 由 Q_2 控制, R_2 由 $\bar{Q}_1$ 控制。因此波形较为复杂, 可用真值表来画出波形图。



图题 5.4.10



图解 5.4.10

【解题过程】当 $R_1=1$ 时, $Q_1=0$; 同样, $R_2=1$ 时, $Q_2=0$ 。而 $R_1=0$ 时, $Q_1=1$; $R_2=0$ 时, $Q_2=1$ 。其真值表如表解 5.4.10 所示。

表解 5.4.10

	CP_1	Q_1^n	Q_1^{n+1}	CP_2	Q_2^n	Q_2^{n+1}
初态	×	0	0	×	1	0
	$\uparrow$	0	1	×	0	0
	×	0	0	$\uparrow$	0	1
		1	0		1	0
	$\uparrow$	0	1	×	0	0
	×	1	0	$\uparrow$	0	1
		0	0		1	0

根据真值表表解 5.4.10, 可以得到波形图如图解 5.4.10 所示。

5.5 用 Verilog HDL 描述锁存器和触发器

5.5.1 试说明下列程序所完成的逻辑功能, 并画出它的逻辑图。

```
module d_latch_rst(Rd, control, D, Q);
```

```
    input Rd, control, D;
```


```
    output Q;
```

```
    reg Q;
```

```
    always @ (Rd or control or
```

```
        if (~ Rd) Q <= 1'b0;
```

```
        else if (control)
```



图解 5.5.1



$Q <= D;$

endmodule

【答】该程序描述的是一个 D 锁存器,有 3 个输入(R_d , *control* 和 D)、一个输出(Q)。其中 R_d 为异步清零端,低电压有效。当 R_d 为 1 且 *control* 为 0 时,输出 Q 保持不变。其逻辑图如图解 5.5.1 所示。

5.5.2 试用 Verilog HDL 行为级建模方式描述一个下降沿触发的 D 触发器,要求具有异步置 0 功能,即置 0 信号变为低电平时,将触发器的输出置 0。

【答】下降沿触发 D 触发器的 Verilog HDL 行为级描述程序如下:

```
module DFF(Q,QN,D,CP,Rd);
    output Q,QN; //定义输出
    input D,CP,Rd; //定义输入
    reg Q,QN;
    always @(negedge CP or negedge Rd) //事件控制表达式
        if (~ Rd)
            begin
                Q<=1'b0;
                QN<=1'b1;
            end
        else
            begin
                Q<=D;
                QN<=~D;
            end
endmodule
```

5.5.3 阅读下列两个程序,画出它们的逻辑图。

(1)


```
module DFF1(Qa,Qb,D,CP);
    input D,CP;
    output Qa,Qb;
    reg Qa,Qb;
    always @(posedge CP);
    begin
        Qa=D;
        Qb=Qa;
    end
endmodule
```

(2)

```
module DFF2(Qa,Qb,D,CP);
    input D,CP;
    output Qa,Qb;
    reg Qa,Qb;
    always @(posedge CP);
    begin
        Q<a=D;
        Q<b=Qa;
    end
endmodule
```

【逻辑推理】 第一个程序使用的是阻塞型赋值语句,相当于两个 D 触发器并联;第二个程序使用的是非阻塞型赋值语句,相当于两个 D 触发器串联。

【答】 (1)的逻辑图如图解 5.5.3(a)所示,(2)的逻辑图如图解 5.5.3(b)所示。



图解 5.5.3



第6章 时序逻辑电路的分析与设计

知识点归纳

1. 时序逻辑电路的基本概念

(1) 时序逻辑电路的基本结构与特点

时序逻辑电路由组合电路和存储电路组成,存储电路具有记忆功能,通常由触发器组成,并且时序电路中存在反馈。时序电路的外部输入和触发器的输出状态共同决定了电路的输出,任一时刻的输出不仅与该时刻的输入有关,还与电路的原来状态有关。

(2) 时序逻辑电路的分类

按照时钟输入的方式不同,时序逻辑电路可分为同步时序电路和异步时序电路两类。在同步时序逻辑电路中,只有一个统一的时钟脉冲,所有触发器的状态变化都发生在该时钟脉冲到达时刻;而在异步时序逻辑电路中,各触发器没有统一的时钟信号,各触发器的状态变化不是同时发生的。

按照输出信号的特点不同,时序逻辑电路又可分为米里型和莫尔型两种。电路的现时输出不仅决定于存储电路的现态,而且还与现时输入有关,这种时序电路称为米里型电路;而输出只与存储电路的现态有关的时序电路称为莫尔型电路。

(3) 时序逻辑功能的描述方法

描述一个时序电路的逻辑功能可以采用逻辑方程式(包括激励方程、输出方程、状态方程)、状态表、状态图、时序图等方法,这些方法可以互相转换,而且都是分析和设计时序电路的基本工具。

2. 时序逻辑电路的分析方法

时序逻辑电路的分析就是根据给定的时序逻辑电路图,通过分析,求出它的输出 Z 的变化规律,以及电路状态 Q 的转换规律,进而说明该时序电路的逻辑功能和工作特性。

分析时序逻辑电路的一般步骤如下:

(1) 分清电路

根据给定的时序逻辑电路,明确电路的各个组成部分,并确定输入信号和输出信号;

(2) 根据时序电路图写出各逻辑方程式

写出各触发器的时钟信号 CP 的逻辑表达式、时序电路的输出方程,以及各触发器的驱动方程;

(3) 将驱动方程代入相应触发器的特性方程

求得各触发器的次态方程,也就是时序逻辑电路的状态方程

(4) 根据状态方程和输出方程, 列出该时序电路的状态表, 画出状态图或时序图

(5) 功能描述

根据上述分析结果用文字描述给定时序逻辑电路的逻辑功能。

(6) 检查电路有无自启动能力

如果电路存在无效状态, 则应检查电路有无自启动能力。

3. 同步时序逻辑电路的设计方法

同步时序逻辑电路设计的一般步骤:

(1) 建立原始状态图

这是时序电路设计最关键的一步。

(2) 化简状态得到最简状态图

找出等价状态, 去掉多余的重复状态, 这样可以降低所设计电路的复杂程度。所谓等价状态, 是指在原始状态图中, 如果有两个或两个以上的状态, 在相同的输入下, 不仅有相同的输出, 而且次态也相同, 则称这些状态为等价状态。凡是等价状态化简时均可合并;

(3) 状态分配, 并得到编码后的状态图和状态表

(4) 选择触发器的类型和个数

若触发器个数为 n , 状态数为 M , 则 $2^{n-1} < M \leq 2^n$ 。

(5) 求电路的输出方程及各触发器的驱动方程

(6) 画逻辑电路图, 并检查自启动能力

在时序电路中, 若所有无效状态在经过有限个时钟后都能自动进入有效循环, 则称该电路具有自启动能力。否则需修正电路, 方法有三种:

① 在用状态图来描述时序电路时, 直接将多余状态的次态加以确定。这种方法由于没有使用任意项, 所以增加了电路的复杂度。

② 将多余状态的次态当作任意项, 若出现不能自启动的情况, 则改变原来任意项的圈法。我们要尽量只改圈一个触发器的次态卡诺图, 这样既不增加电路激励函数的复杂度, 又能保持其他级的结构不变。

③ 利用触发器异步置位端 S_D 、 R_D 实现自启动。对于电路中的无效循环, 也可以不在同步时序电路的设计中解决, 而是通过触发器的异步置位端实现状态转换, 打破无效循环, 实现自启动。例如有多余状态“111”和有效状态“011”, 我们可以设置一个多余状态“111”的检测电路, 其表达式为 $R_{D1} = Q_1 Q_2 Q_3$, R_{D1} 为低电平有效的异步置 0 端。当电路处于“111”状态时, R_{D1} 有效, 即使 Q_1 由 1→0, 新状态为有效状态“011”, 电路又进入有效循环。

经典考题解析

例 6.1 试分析图 6.1 所示的同步时序电路。




图 6.1

【解】 (1)列出三个逻辑方程式。

输出方程:

$$C = A \oplus B \oplus Q^n$$

驱动方程:

$$D = AB + (A \oplus B)Q^n$$


次态方程:

$$Q^{n+1} = D = AB + (A \oplus B)Q^n$$


(2)列出状态表并画出状态图,如表 6.1 和图 6.2(a)所示。

表 6.1

AB \ Q^{n+1}/C				
	00	01	10	11
0	0/0	0/1	0/1	1/0
1	0/1	1/0	1/0	1/1



(a)



(b)

图 6.2

(3)该电路是一个实现两个串行二进制数加法运算的串行加法器电路。输入 A 和 B 为两个串行输入的二进制数,采用低位在前、高位在后的串行输入方式,C 为和数,也是低位在前、高位在后。本位向高位的进位暂存在 D 触发器中,参与下一节拍送进来的高位数据的相加。在执行加法运算之前,触发器必须清 0,以保证在最低位相加时,其进位 $Q=0$ 。

该串行加法器可用图 6.2(b)表示。

例如,进行二进制加法运算 $01011 + 01001 = 10100$,其运算过程为:

串行加法器在执行运算时的状态转换过程如图 6.3 所示。



【分析】 由于如图 6.4 所示为同步时序逻辑电路, 图中的两个触发器都接至同一个时钟脉冲源, 所以各触发器的时钟方程可以不写。



输出方程:

$$Z = (X \oplus Q_1^n) \cdot \bar{Q}_n^n$$

驱动方程:

$$\begin{aligned} J_0 &= X \oplus \overline{Q}_1^r & K_0 &= 1 \\ J_1 &= X \oplus Q_0^r & K_1 &= 1 \end{aligned}$$

JK 触发器的特性方程为 $Q^{n+1} = J\bar{Q}^n + \bar{K}Q^n$, 并将各驱动方程代入 JK 触发器的特性方程, 得各触发器的次态方程:

$$\begin{aligned} Q_0^{+1} &= J_0 \bar{Q}_1 + \bar{K}_0 Q_0^* = (X \oplus \bar{Q}_1) \bar{Q}_0^* \\ Q_1^{+1} &= J_1 \bar{Q}_2 + \bar{K}_1 Q_1^* = (X \oplus Q_0^*) \bar{Q}_1^* \end{aligned}$$

由于输入控制信号 X 可取 1, 也可取 0, 所以分两种情况列状态转换表和画状态图。

①当 $X=0$ 时

将 $X=0$ 代入输出方程和触发器的次态方程, 则输出方程简化为: $Z=Q_1\bar{Q}_2$;

触发器的次态方程简化为: $Q_0^{n+1} = \bar{Q}_1 \bar{Q}_0$, $Q_1^{n+1} = Q_0 \bar{Q}_1$.



电子技术基础(数字部分)辅导及习题全解

设电路的现态为 $Q_1\bar{Q}_0=00$, 依次代入上述触发器的次态方程和输出方程中进行计算, 得到电路的状态转换表如表 6.2 所示。

根据表 6.2 所示的状态转换表可得状态转换图如图 6.5 所示。

表 6.2 $X=0$ 时的状态表

现态		次态		输出
Q_1	Q_0	Q_1^{+1}	Q_0^{+1}	Z
0	0	0	1	0
0	1	1	0	0
1	0	0	0	1




图 6.5
 $X=0$ 时的状态图

②当 $X=1$ 时

输出方程简化为: $Z = \bar{Q}_1\bar{Q}_0$;

触发器的次态方程简化为: $Q_0^{+1} = Q_1\bar{Q}_0$, $Q_1^{+1} = \bar{Q}_1\bar{Q}_0$

计算可得电路的状态转换表如表 6.3 所示, 状态图如图 6.6 所示。

表 6.3 $X=1$ 时的状态表

现态		次态		输出
Q_1	Q_0	Q_1^{+1}	Q_0^{+1}	Z
0	0	1	0	1
1	0	0	1	0
0	1	0	0	0




图 6.6
 $X=1$ 时的状态图

将图 6.5 和图 6.6 合并起来, 就是电路完整的状态图, 如图 6.7 所示。

(3)画时序波形图。如图 6.8 所示。




图 6.7 完整的状态图




图 6.8 电路的时序波形图

(4)逻辑功能分析

该电路一共有 3 个状态 00、01、10。当 $X=0$ 时, 按照加 1 规律从 $00 \rightarrow 01 \rightarrow 10 \rightarrow 00$ 循环变化, 并每当转换为 10 状态(最大数)时, 输出 $Z=1$ 。当 $X=1$ 时, 按照减 1 规律从 $10 \rightarrow 01 \rightarrow 00 \rightarrow 10$ 循环变化, 且每当转换为 00 状态(最小数)时, 输出 $Z=1$ 。所以, 该电路是一个可控的三进制计数器, 当 $X=$

第 6 章 时序逻辑电路的分析与设计

0 时,作加法计算, Z 是进位信号;当 $X=1$ 时,作减法计数, Z 是借位信号。

例 6.3 设计一个串行数据检测器。该检测器有一个输入端 X ,它的功能是对输入信号进行检测。当连续输入三个 1(以及三个以上 1)时,该电路输出 $Y=1$,否则输出 $Y=0$ 。

【解】 (1)根据设计要求,设定状态,画出状态转换图。

S_0 ——初始状态或没有收到 1 时的状态;

S_1 ——收到一个 1 后的状态;

S_2 ——连续收到两个 1 后的状态;

S_3 ——连续收到三个 1(以及三个以上 1)后的状态。

(2)根据题意可画出如图 6.9(a)所示的原始状态图。

(3)状态化简。状态化简就是合并等价状态。所谓等价状态就是那些在相同的输入条件下,输出相同、次态也相同的状态。观察图 6.9(a)可知, S_2 和 S_3 是等价状态,所以将 S_2 和 S_3 合并,并用 S_2 表示,图 6.9(b)是经过化简之后的状态图。




图 6.9

(4)状态分配,列状态转换编码表。本例取 $S_0=00$ 、 $S_1=01$ 、 $S_2=11$ 。

由图 6.9(c)可画出编码后的状态表如表 6.4(a)所示。




图 6.9(续)

表 6.4(a) 编码状态表

$Q_1^{n+1} Q_0^{n+1}$ $Q_1^n Q_0^n$	X	
	0	1
0 0	00/0	01/0
0 1	00/0	11/0
1 1	00/0	11/1



电子技术基础(数字部分)辅导及习题全解

(5) 选择触发器, 求出状态方程、驱动方程和输出方程。

本例选用两个 D 触发器, 列出 D 触发器的驱动表如表 6.4(b) 所示。画出电路的次态和输出卡诺图如图 6.9(e) 所示。由输出卡诺图可得电路的输出方程: $Y = XQ_1$

根据次态卡诺图和 D 触发器的驱动表可得各触发器的驱动卡诺图如图 6.9(f) 所示。由各驱动卡诺图可得电路的驱动方程:

$$D_0 = X$$

$$D_1 = XQ_0$$

表 6.4(b) D 触发器的驱动表

Q^n	$\rightarrow$	Q^{n+1}	D
0	0		0
0	1		1
1	0		0
1	1		1

	Q_1Q_0	00	01	11	10
X	0	00/0	00/0	00/0	×
	1	01/0	11/0	11/1	×

(e)

图 6.9(续)

	Q_1Q_0	00	01	11	10
X	0	0	0	0	×
	1	0	1	1	×

$$D_1 = XQ_0$$

	Q_1Q_0	00	01	11	10
X	0	0	0	0	×
	1	1	1	1	×


$$D_0 = X$$

(f)


图 6.9(续)

(6) 画逻辑图。根据驱动方程和输出方程, 画出该串行数据检测器的逻辑图如图 6.9(g) 所示。

(7) 检查能够自启动。图 6.9(h) 是图 6.9(g) 电路的状态图, 由此可见, 电路能够自启动。



(g)



(h)

图 6.9(续)

例 6.4 设计一个异步 7 进制加法计数器。

【解】 (1) 根据设计要求, 设定 7 个状态 $S_0 \sim S_6$ 。进行状态编码后, 列出状态转换表如表 6.5 所示。表中 Y 为进位输出变量。7 进制计数器应有 7 个状态, 所以不需状态化简。

第 6 章 时序逻辑电路的分析与设计


表 6.5 状态转换表

状态转换顺序	现 态			次 态			进位输出
	Q_2^i	Q_1^i	Q_0^i	Q_2^{i+1}	Q_1^{i+1}	Q_0^{i+1}	Y
S_0	0	0	0	0	0	1	0
S_1	0	0	1	0	1	0	0
S_2	0	1	0	0	1	1	0
S_3	0	1	1	1	0	0	0
S_4	1	0	0	1	0	1	0
S_5	1	0	1	1	1	0	0
S_6	1	1	0	0	0	0	1

(2) 选择触发器。本例选用下降沿触发的 JK 触发器。

(3) 求各触发器的时钟方程, 即为各触发器选择时钟信号。为了选择方便, 由状态表画出电路的时序图, 如图 6.10(a) 所示。为触发器选择时钟信号的原则是: ① 触发器状态需要翻转时, 必须要有时钟信号的翻转沿送到。② 触发器状态不需翻转时, “多余的” 时钟信号越少越好。根据上述原则, 选择:

$$CP_0 = CP \quad CP_1 = CP \quad CP_2 = Q_1$$



(a)


		$Q_1^i Q_0^i$			
		00	01	11	10
Q_2^i	0	001	010	100	011
	1	101	110	×	000

(b)

图 6.10


(4) 求各触发器的驱动方程和进位输出方程。

画出电路的次态卡诺图如图 6.10(b) 所示, 无效状态 111 作无关项处理。根据次态卡诺图和 JK 触发器的驱动表可得三个触发器各自的驱动卡诺图, 如图 6.10(c) 所示。



(c)


图 6.10(续)



(c)
图 6.10(续)

根据驱动卡诺图写出驱动方程:

$$\begin{aligned} J_0 &= \overline{Q_2} + \overline{Q_1} & K_0 &= 1 \\ J_1 &= Q_0 & K_1 &= Q_0 + Q_2 \\ J_2 &= 1 & K_2 &= 1 \end{aligned}$$




(d)
图 6.10(续)

再画出输出卡诺图如图 6.10(d)所示,可得电路的输出方程:


$$Y=Q_2Q_1$$

(5)画逻辑图。根据驱动方程和输出方程,画出异步七进制计数器的逻辑图如图 6.10(e)所示。



(e)
图 6.10(续)

(6)检查能否自启动。利用逻辑分析的方法画出电路完整的状态图如图 6.10(f)所示。可见,如果电路进入无效状态 111 时,在 CP 脉冲作用下可进入有效状态 000。所以电路能够自启动。



(f)

图 6.10(续)

例 6.5 试分析图 6.11(a)所示时序电路,画出其状态表和状态图。设电路的初态为 00,试画出在图 6.11(b)所示波形作用下, Q_0 、 Q_1 和 Z 的波形图。




图 6.11

【分析】 按照同步时序电路分析步骤去做。画图时要注意, Q 的波形可按照状态图(表)去画,但输出 Z 波形最好是按其函数式去画,这样不容易出错。因为状态图(表)中的次态是下一时刻的状态,而其中的输出是当前时刻的输出。

【解】 (1)列出三个逻辑方程式。

输出方程:

$$Z = XQ_1^t Q_0^t$$

激励方程:

$$T_1 = XQ_0^t \quad T_0 = X$$

次态方程:

$$Q_1^{t+1} = T_1 \oplus Q_1^t = (XQ_0^t) \oplus Q_1^t$$


$$Q_0^{t+1} = T_0 \oplus Q_0^t = X \oplus Q_0^t$$

(2)列出状态表(见表 6.6)、画出状态图(见图 6.11(c))。



表 6.6

$Q_1^{n+1} Q_0^{n+1} / Z$		X	
		0	1
$Q_1 Q_0$	00	00/0	01/0
	01	01/0	10/0
	10	10/0	11/0
	11	11/0	00/1




(c)

图 6.11(续)

(3) 该电路是一个可控的四进制计数器, 当控制变量 $X=0$ 时, 停止对脉冲 CP 计数, 保持原数值; 当控制变量 $X=1$ 时, 累计输入脉冲的个数, 且“逢四进一”。

(4) Q 和 Z 的波形图如图 6.11(d) 所示。



(d)

图 6.11(续)

例 6.6 试用 D 触发器和门电路设计一个饮料自动销售机的逻辑电路。它的投币口每次只能投入一枚五角或一元的硬币, 投入一元五角钱后机器自动给出一杯饮料; 投入两元(两枚一元)硬币后, 在给出饮料的同时, 找回一枚五角的硬币。

【解】 (1) 分析给定的逻辑功能, 确定电路的输入变量和输出变量。取投币信号为输入变量, 投入一枚一元硬币时用 $A=1$ 表示, 未投入时 $A=0$ 。投入一枚五角硬币时用 $B=1$ 表示, 未投入时 $B=0$ 。

给出饮料和找钱为两个输出变量, 分别以 Y, Z 表示。给出饮料时, $Y=1$, 不给时 $Y=0$; 找回一枚五角硬币时 $Z=1$, 不找时 $Z=0$ 。

通过传感器产生的投币信号($A=1$ 或 $B=1$), 在电路转换到新状态的同时必须随之消失; 否则, 将被误认作又一次投币信号。

(2) 确定电路应包含的状态, 画出原始状态转换图。设未投币前, 电路处于初始状态 S_0 , 投入五角硬币后, 电路转换到 S_1 状态; 投入一元硬币(包括投入一枚一元或投入两枚五角硬币的情况)以后

第 6 章 时序逻辑电路的分析与设计

为 S_2 状态,再投入一枚五角硬币后,电路返回到 S_0 状态,同时,输出 $Y=1, Z=0$;如果再投入的是一枚一元硬币,则电路也应返回 S_0 ,同时输出 $Y=1, Z=1$ 。因此,电路的状态数 $M=3$ 已足够,画出状态转换图如图 6.12 所示。




图 6.12

(3) 列出状态转换表。因为 $M=3$,所以需要两个 D 触发器。以触发器状态 Q_1 的 00、01 和 10 分别代表 S_0 、 S_1 、 S_2 ,则从状态转换图可以列出表 6.7 所示的状态转换表。

表 6.7 状态转换表

$Q_1^{+1}Q_0^{+1}/YZ$ Q_1Q_0	AB		
	0 0	0 1	1 0
0 0 (S_0)	00/0	01/00	10/00
0 1 (S_1)	01/00	10/00	00/10
1 1 (S_2)	10/00	00/11	00/11

因为电路在正常工作时,不会出现 $AB=11$ 的情况,所以与之对应的 Q_1^{+1} 、 Q_0^{+1} 、 Y 、 Z 均作为无关项处理。电路也不会出现 $Q_1Q_0=11$ 的状态,与之对应的状态 Q_1^{+1} 、 Q_0^{+1} 和输出 Y 、 Z 也作为无关项处理。

表 6.8 驱动信号及输出信号的真值表

输入 A B	现 态 Q_1Q_0	次 态 $Q_1^{+1}Q_0^{+1}$	输 出 Y Z	驱动信号 $D_1 D_0$
0 0	0 0	0 0	0 0	0 0
0 0	0 1	0 1	0 0	0 1
0 0	1 0	1 0	0 0	1 0
0 0	1 1	× ×	× ×	× ×
0 1	0 0	0 1	0 0	0 1
0 1	0 1	1 0	0 0	1 0
0 1	1 0	0 0	1 0	0 0
0 1	1 1	× ×	× ×	× ×
1 0	0 0	1 0	0 0	1 0
1 0	0 1	0 0	1 0	0 0
1 0	1 0	0 0	1 1	0 0
1 0	1 1	× ×	× ×	× ×




图 6.13

(4) 确定各触发器的驱动方程及电路的输出方程。根据编码状态转换表 6.7 及 D 触发器的驱动表, 列出触发器驱动信号及电路输出信号的真值表, 如表 6.8 所示, 由此表画出各触发器 D 端和电路输出端 Y 、 Z 的卡诺图, 如图 6.13 所示, 利用卡诺图化简得各触发器的驱动方程及电路的输出方程为

$$\begin{cases} D_1 = \bar{A}\bar{B}Q_1 + BQ_0 + \bar{A}Q_1\bar{Q}_0 \\ D_0 = \bar{A}\bar{B}Q_0 + \bar{B}Q_1\bar{Q}_0 \\ Y = BQ_1 + AQ_1 + AQ_0 \\ Z = AQ_1 \end{cases}$$

(5) 画出逻辑电路图, 如图 6.14 所示。

(6) 检查电路的自启动能力。画出电路的状态转换图, 如图 6.15 所示。当电路进入无效状态 11 以后, 在无输入信号的情况下 (即 $AB=00$), 不能自行返回有效循环, 所以电路不能自启动。当 $AB=01$ 或 $AB=10$ 时, 电路在 CP 作用下, 虽然能返回有效循环, 但收费结果是错误的。因此, 在电路开始工作时, 应在异步清零端 R_0 上加入低电平信号将电路置为 00 状态。

第 6 章 时序逻辑电路的分析与设计




图 6.14




图 6.15

例 6.7 试分析图 6.16 所示时序电路。要求写出分析过程,画出状态图,说明电路的逻辑功能。




图 6.16

【分析】 这是一个异步时序电路,因此在列方程时需列出时钟逻辑表达式,在真值表中需加入



电子技术基础(数字部分)辅导及习题全解

各触发器时钟一栏。

【解】 (1) 写出各逻辑方程式:

① 各触发器时钟信号的逻辑方程: $CP_1 = CP$, 下降沿触发

$CP_2 = Q_1^n$, 仅当 Q_1^n 由 1→0 时, Q_2^n 才可能改变

$CP_3 = CP$, 下降沿触发

② 驱动方程: $J_1 = \bar{Q}_1^n$, $K_1 = 1$

$J_2 = K_2 = 1$

$J_3 = Q_1^n Q_2^n$, $K_3 = 1$

(2) 各触发器的次态方程: $Q_1^{n+1} = J_1 \bar{Q}_1^n + \bar{K}_1 Q_1^n$

$$= \bar{Q}_2^n \bar{Q}_1^n + 0$$

$$= \bar{Q}_2^n \bar{Q}_1^n$$

$$Q_2^{n+1} = J_2 \bar{Q}_2^n + \bar{K}_2 Q_2^n$$

$$= \bar{Q}_2^n Q_1^{n+1}$$

$$= J_3 \bar{Q}_3^n + \bar{K}_3 Q_3^n = Q_1^n Q_2^n \bar{Q}_3^n$$




图 6.17

(3) 列状态表(见表 6.9)、画状态图(见图 6.17)

表 6.9

Q_3^n	Q_2^n	Q_1^n	$CP_2 = Q_1^n$	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}
0	0	0	0	0	0	1
0	0	1	↓	0	1	0
0	1	0	0	0	1	1
0	1	1	↓	1	0	0
1	0	0	0	0	0	0
1	0	1	↓	0	1	0
1	1	0	0	0	1	0
1	1	1	↓	0	0	0

(4) 由状态图可知: 本电路是一个能自启动的异步模五加法计数器。

第 6 章 时序逻辑电路的分析与设计

例 6.8 假设电路中触发器的初态为 0, 数据选择器 74HC151 的功能表如表 6.10 所示。试分析图 6.18(a) 所示的电路, 画出电路在图 6.18(b) 所示输入信号作用下, 电路输出端 F 的波形图。




图 6.18 异步时序电路及其输入信号波形

表 6.10 74HC151 的功能表

输入				输出	
G	C	B	A	Y	W
H	×	×	×	L	H
L	L	L	L	D_0	$\bar{D}_0$
L	L	L	H	D_1	$\bar{D}_1$
L	L	H	L	D_2	$\bar{D}_2$
L	L	H	H	D_3	$\bar{D}_3$
L	H	L	L	D_4	$\bar{D}_4$
L	H	L	H	D_5	$\bar{D}_5$
L	H	H	L	D_6	$\bar{D}_6$
L	H	H	H	D_7	$\bar{D}_7$



【解】 该电路由 3 个下降沿触发的边沿 JK 触发器和数据选择器 74HC151 组成, 3 个 JK 触发器组成异步时序电路。

(1) 各触发器时钟信号的表达式分别为

$$CP_0 = CP (\text{下降沿触发})$$

$$CP_1 = Q_0 (\text{下降沿触发})$$

$$CP_2 = Q_1 (\text{下降沿触发})$$

各触发器的驱动方程为

$$J_i = K_i = 1 (i=0, 1, 2)$$

各触发器的状态方程为

$$\begin{cases} Q_0^{n+1} = \overline{Q_0^n} & (CP \text{ 由 } 1 \rightarrow 0 \text{ 时, 此式有效}) \\ Q_1^{n+1} = \overline{Q_1^n} & (Q_0 \text{ 由 } 1 \rightarrow 0 \text{ 时, 此式有效}) \\ Q_2^{n+1} = \overline{Q_2^n} & (Q_1 \text{ 由 } 1 \rightarrow 0 \text{ 时, 此式有效}) \end{cases}$$

(2) 根据图 6.18(b) 所示的输入信号波形以及上述时钟方程及状态方程, 列出状态转换表如表 6.11 所示。

表 6.11 状态转换表

CP	Q_0^n	Q_1^n	Q_2^n	CP_0	CP_1	CP_2	Q_0^{n+1}	Q_1^{n+1}	Q_2^{n+1}
1	0	0	0	$\downarrow$	0	0	0	0	1
2	0	0	1	$\downarrow$	$\downarrow$	0	0	1	0
3	0	1	0	$\downarrow$	1	1	0	1	1
4	0	1	1	$\downarrow$	$\downarrow$	$\downarrow$	1	0	0
5	1	0	0	$\downarrow$	1	0	1	0	1
6	1	0	1	$\downarrow$	$\downarrow$	1	1	1	0
7	1	1	0	$\downarrow$	1	1	1	1	1
8	1	1	1	$\downarrow$	$\downarrow$	$\downarrow$	0	0	0
9	0	0	0	$\downarrow$	1	0	0	0	1
10	0	0	1	$\downarrow$	$\downarrow$	1	0	1	0
11	0	1	0	$\downarrow$	1	1	0	1	1
12	0	1	1	$\downarrow$	$\downarrow$	$\downarrow$	1	0	0

第 6 章 时序逻辑电路的分析与设计

(3) 根据图 6.18(b) 所示的输入信号波形及 $Q_2Q_1Q_0$ 的状态, 列出多路选择器的输入、输出关系, 如表 6.12 所示, 从中可推导出如图 6.19 所示的波形。

表 6.12 多路选择器的函数表

脉冲数	C	B	A	D	选择的输入	F
0	0	0	0	1	$D_0(1)$	1
1	1	0	0	1	$D_4(0)$	0
2	0	1	0	1	$D_2(\bar{D})$	0
3	1	1	0	1	$D_6(D)$	1
4	0	0	1	0	$D_1(0)$	0
5	1	0	1	0	$D_5(1)$	1
6	0	1	1	0	$D_3(\bar{D})$	1
7	1	1	1	1	$D_7(D)$	1
8	0	0	0	1	$D_0(1)$	1
9	1	0	0	0	$D_4(0)$	0
10	0	1	0	1	$D_2(\bar{D})$	0
11	1	1	0	1	$D_6(D)$	1
12	0	0	1	1	$D_1(0)$	0




图 6.19 时序波形图

例 6.9 用 JK 触发器实现一个符合如图 6.20 所示状态图的时序电路。




图 6.20

【分析】 本题的难点在于如何修改电路使之能自启动。



电子技术基础(数字部分)辅导及习题全解

【解】 (1)列出激励函数真值表(见表 6.13)。

表 6.13

Q_3	Q_2	Q_1	Q_3^{+1}	Q_2^{+1}	Q_1^{+1}	J_3	K_3	J_2	K_2	J_1	K_1
0	0	0	×	×	×	×	×	×	×	×	×
0	0	1	1	0	0	1	×	0	×	×	1
0	1	0	0	0	1	0	×	×	1	1	×
0	1	1	1	0	1	1	×	×	1	×	0
1	0	0	1	1	0	×	0	1	×	0	×
1	0	1	0	1	0	×	1	1	×	×	1
1	1	0	1	1	1	×	0	×	0	1	×
1	1	1	0	1	1	×	1	×	0	×	0

(2)填卡诺图化简(见图 6.21)。




图 6.21

化简得:

$$J_3 = K_3 = Q_1'$$

$$J_2 = Q_3, \quad K_2 = \overline{Q_1}$$

$$J_1 = Q_2, \quad K_1 = \overline{Q_2}$$

(3)画出完整状态图(见图 6.22),可见电路不能自启动。

(4)修正电路,使之能自启动。

第 6 章 时序逻辑电路的分析与设计




图 6.22

利用异步置位端 S_0/R_0 实现自启动。

对本题而言,可以设置一个多余状态 000 的检测电路,其表达式为 $S_{D1} = Q_2 + Q_1 + Q_0$, S_{D1} 是触发器 1 的异步置 1 端(低电平有效)。当电路处于 000 状态时, S_{D1} 强迫 Q_1 立即由 $0 \rightarrow 1$, 即电路进入“ 001 ”状态。

修改后的电路如图 6.23 所示。




图 6.23



教材同步习题全解

6.1 时序逻辑电路的基本概念

6.1.1 已知一时序电路的状态表如表题 6.1.1 所示, A 为输出信号, 试作出相应的状态图。

表题 6.1.1

现态(S^n)	次态/输出(S^{n+1}/Z)	
	$A=0$	$A=1$
a	$d/1$	$b/0$
b	$d/1$	$c/0$
c	$d/1$	$a/0$
d	$b/1$	$b/0$


【知识点窍】 状态表: 反映时序电路的输出、次态和输入、现态之间关系的表格。

状态图: 用圆圈表示存储电路的一个状态, 以带箭头的连线表示状态的转换方向。

时序电路的状态表与状态图的转化。

【逻辑推理】 由表题 6.1.1 知, 有 4 个状态 $a \sim d$, 可由输入、输出来确定 $a \sim d$ 之间关系, 画出状态图。

【解题过程】 根据题中状态表画出对应的状态图如图解 6.1.1 所示。



图解 6.1.1


6.1.2 已知状态表如表题 6.1.2 所示,输入为 $X_1 X_0$,试作出相应的状态图。

表题 6.1.2

现态(S^n)	次态/输出(S^{n+1}/Z)			
	$X_2 X_1 = 00$	$X_2 X_1 = 01$	$X_2 X_1 = 11$	$X_2 X_1 = 10$
S_0	$S_0/0$	$S_1/0$	$S_2/1$	$S_3/0$
S_1	$S_1/0$	$S_2/1$	$S_0/0$	$S_3/1$
S_2	$S_2/0$	$S_1/0$	$S_3/0$	$S_3/0$
S_3	$S_3/0$	$S_0/1$	$S_2/0$	$S_2/0$

【逻辑推理】 类似上题分析,此题有两个输入 X_2, X_1 和一个输出 Z ,由于状态图的直线旁的标注是表示状态转换的输入/输出,由此应标为 $X_2 X_1/Z$ 。

【解题过程】 根据表题 6.1.2 所示状态表,可以得状态图,这里输入为 $X_2 X_1$,输出为 Z ,其中“ $\textcircled{S} \xrightarrow{X_2 X_1/Z}$ ”表示状态及其转换方向,以及输入、输出变量,即单输入双输出系统,其状态图如图解 6.1.2 所示。




图解 6.1.2

6.1.3 已知状态图如图题 6.1.3 所示,试作出它的状态表。

【知识点窍】 时序逻辑电路的状态图向状态表的转化。

【逻辑推理】 状态共有 2 个:0 和 1。这是状态分配时给的值,相当于一个代号,未必是该状态的真实值,因此可用状态变量 S_0, S_1 来代替状态 0 和



图题 6.1.3

第 6 章 时序逻辑电路的分析与设计

1. 由状态图可看出有两个输入和一个输出, 分别设为 X_2 、 X_1 和 Z , 则可由状态图得到对应的状态表。

【解题过程】 设图题 6.1.3 中, 状态 1 和 0 分别用 S_1 和 S_0 来代替, 因此可写出相应的状态表如表解 6.1.3 所示。

表解 6.1.3

次态/输出 现 态	输 入	$X_2 X_1$			
		00	01	11	10
S_0		$S_0/0$	$S_1/1$	$S_1/1$	$S_0/1$
S_1		$S_0/0$	$S_1/1$	$S_1/0$	$S_1/0$

6.1.4 试画出 101 序列检测器的状态图, 已知此检测器的输入序列、输出序列如下:

(1) 输入 A: 010101101; 输出 Z: 000101001

(2) 输入 A: 0101011010; 输出 Z: 0001000010

【知识点窍】 由时序逻辑电路的输入、输出序列来画其状态图的方法:

(1) 确定状态以及状态个数;

(2) 分配状态变量;


(3) 由输入、输出不同而得到的状态之间的相互转化来画出状态图。

状态等价: 指在原始状态图中, 如果有两个或两个以上的状态, 在输入相同的条件下, 不仅有相同的输出, 而且向同一状态转换, 则称这些状态是等价的。

【逻辑推理】 (1) 中检测 101, 其连续收到 101 时, 输出为 1, 因此可有 4 个状态, 即输入 0、输入 1、输入得到 10, 以及连续收到 101 这 4 个状态。因此可以分配 4 个状态: S_0 、 S_1 、 S_2 、 S_3 。由题意 S_3 状态接收到 0 的时候, 进入状态 S_2 。(2) 中状态分配和 (1) 相同, 但是因为收到重叠的 101 时, 输出不为 1, 必须重新收到新的 101 时, 输出才为 1, 因此在 S_3 状态后输入 D_0 时, 进入的是 S_0 , 而不是 S_2 。

注意: 凡是等价状态都可以合并, 尽量将状态图化简。

【解题过程】 (1) 从输出序列与输入序列的关系可知, 该序列检测器在连续收到 101 时, 输出为 1, 其他情况下输出为 0, 因此要求该序列检测器的电路能记住输入为 0、收到一个 1、连续收到 10、连续收到 101 这 4 个状态, 将它们分别用 S_0 、 S_1 、 S_2 、 S_3 表示。由此可画出原始状态图如图解 6.1.4(a) 所示。



图解 6.1.4



观察此图可知, 其中 S_1 和 S_2 是等价的, 它们可以合并, 合并后的状态图如图解 6.1.4(b) 所示。



电子技术基础(数字部分)辅导及习题全解



(2)从输出序列与输入序列的关系可知,该序列检测器在 101 序列重叠出现时,输出并不为 1,而是为 0,即在输入第 1 个 101 序列时,电路进入 S_3 状态,输出为 1,若再输入 0 时,电路则由 S_3 转向 S_0 状态,由此可得原始状态图,如图解 6.1.4(c)所示。

观察此图可见,其中 S_0 和 S_3 是等价状态,可以合并,合并后的状态如图解 6.1.4(d)所示。



图解 6.1.4(续)

6.1.5 图题 6.1.5 是某时序电路的状态转换图,设电路的初始状态为 01,当序列 $A = 100110$ (自左至右输入)时,求该电路输出 Z 的序列。



图题 6.1.5

图解 6.1.5

【知识点窍】 由状态图及给定的输入确定电路的输出

【逻辑推理】 根据状态图和初始状态,以及输入序列,可从状态表中找出一条链路,该链路的输出序列即为电路的输出。

【解题过程】 由图题 6.1.5 所示的状态转换图可以发现,当初始状态为 01 时,输入信号序列 $A = 100110$,则可以从图题 6.1.5 中找出一条链路如图解 6.1.5 所示,则对应的输出序列为 $Z = 011010$ 。

6.1.6 已知某时序电路的状态表如表题 6.1.6 所示,输入为 A ,试画出它的状态图。如果电路的初始状态为 b ,输入信号 A 依次是 0、1、0、1、1、1、1,试求其相应的输出。


【知识点窍】 时态逻辑电路状态表向状态图的转化由状态图和给定输入确定输出。

【解题过程】 类似 6.1.5 题。首先根据状态表画出状态图,如图解 6.1.6(a)所示;已知初始状态为 b ,输入序列为 0101111,则可以找到图解 6.1.6(a)中的一条链路如图解 6.1.6(b)所示,因而得到其相应的输出为 1010101;当然,亦可根据表题 6.1.6,直接画出图解 6.1.6(b)。

第 6 章 时序逻辑电路的分析与设计

表 6.1.6

X		0	1
次态 / 输出			
现态			
a		a/0	b/0
b		a/1	d/1
c		b/1	e/1
d		d/0	c/0
e		b/1	a/1



图解 6.1.6

6.1.7 已知某同步时序电路含有两个正边沿触发的 D 触发器, 其激励方程组为


$$D_0 = X_1 X_2 + X_1 Q_0 + X_2 Q_0$$

$$D_1 = X_1 \oplus X_2 \oplus Q_0$$

输出方程为

$$Z = Q_1$$

列出状态转换真值表和状态图, 并分析其逻辑功能。若输入信号的波形如图题 6.1.7 所示, 且电路的初始状态为 00, 试画出 Q_1 、 Q_0 的波形。



图题 6.1.7

【知识点窍】D 触发器特性方程: $Q^{n+1} = D$ 。

状态表向状态图的转换及由状态表和给定输入求输出的方法。

【逻辑推理】已知状态方程, 对电路进行分析, 可先写出状态表, 然后画出状态转换图, 并分析电路的功能。

【解题过程】由题意可知: $D_0 = X_1 X_2 + X_1 Q_0 + X_2 Q_0$



电子技术基础(数字部分)辅导及习题全解

$$D_1 = X_1 \oplus X_2 \oplus Q_0^n$$

由 D 触发器特性方程可知:

$$Q_0^{n+1} = D_0 = X_1 X_2 + X_1 Q_0^n + X_2 Q_0^n$$

$$Q_1^{n+1} = D_1 = X_1 \oplus X_2 \oplus Q_0^n$$


同时,又因为

$$Z = Q_1^n$$

于是,根据以上方程可以写出该电路的状态表,如表解 6.1.7 所示。然后根据表解 6.1.7 和已知的输入波形可画出 Q_0 、 Q_1 波形,如图解 6.1.7 所示。根据 Q_1 、 Q_0 的波形可以发现 Q_1^{n+1} 是 $X_1^n + X_2^n + Q_0^n$ 的和数, Q_0^{n+1} 为 $X_1^n + X_2^n + Q_0^n$ 的进位(Q_0 、 Q_1 比 X_1 、 X_2 滞后一 CP), 因此该电路为同步时序电路实现的全加器。

表解 6.1.7

次态 / 输出 $Q_1^{n+1} Q_0^{n+1}$ 现态 $Q_1^n Q_0^n$	输入	$X_2 X_1$			
		00	01	10	11
00		00/0	10/0	10/0	01/0
01		10/0	01/0	01/0	11/0
10		00/1	10/1	10/1	01/1
11		10/1	01/1	01/1	11/1




图解 6.1.7

6.1.8 已知状态表如表题 6.1.8 所示,若电路的初始状态为 $Q_1 Q_0 = 00$,输入信号波形如图题 6.1.8 所示,试画出 Q_1 、 Q_0 的波形(设触发器响对下降沿敏感)。

表题 6.1.8

$Q_1^n Q_0^n$	$Q_1^{n+1} Q_0^{n+1} / Z$	
	A=0	A=1
00	01/1	11/1
01	10/0	10/0
10	10/0	11/0
11	01/1	00/1




图题 6.1.8

【知识点窍】 状态表向状态图的转化,并且由状态图和已知输入信号得到输出的方法,同 6.1.5 题。


【逻辑推理】 由状态表可画出状态图,在已知输入信号序列的情况下可由状态图得到 $Q_1 Q_0$ 的状态序列,即可画出波形。

【解题过程】 根据表题 6.1.8,可以作出状态转换图,如图解 6.1.8(a)所示。由图题 6.1.8 可知, A 输入信号序列为 011001,所以在初始状态为 00 的时候,可找出链路如图解 6.1.8(b)所示。



图解 6.1.8

因此,由图解 6.1.8(b)可以得到 $Q_1 Q_0$ 的状态序列分别为 $Q_1 = 0011011$, $Q_0 = 0101101$,即可画出 $Q_1 Q_0$ 的状态输出波形,如图解 6.1.8(c)所示。




(c)

图解 6.1.8(续)

6.2 同步时序逻辑电路分析

6.2.1 试分析图题 6.2.1(a)所示时序电路,画出其状态表和状态图。设电路的初始状态为 0,试画出在图题 6.2.1(b)所示波形作用下, Q 和 Z 的波形图。



图题 6.2.1

【知识点窍】D 触发器特性方程: $Q^{n+1} = D$ 。

状态表和状态图的转化及已知输入序列求状态和输出序列的方法

【逻辑推理】对电路进行分析,先得到状态表和状态图,再由状态的转化关系作出 Q、Z 波形。

【解题过程】根据图题 6.2.1(a)可得:

$$D = Q^n \oplus A \text{ 为异或输入}$$

由 D 触发器特性方程:

$$Q^{n+1} = D = Q^n \oplus A$$


$$Z = \overline{AQ^n}$$

由以上状态方程和输出方程,可以得到状态表如表解 6.2.1 所示,状态图如图解 6.2.1(a)所示。

表解 6.2.1

		A	
		0	1
Q^n	0	0/1	1/1
	1	1/1	0/0

根据表解 6.2.1 可画出 Q 的波形图,然后根据 $Z = \overline{AQ^n}$ 可得 Z 的波形,如图解 6.2.1(b)所示。



图解 6.2.1


6.2.2 试分析图题 6.2.2(a)所示时序电路,画出其状态表和状态图。设电路的初始状态为 0,画出在图题 6.2.2(b)所示波形作用下, Q 和 Z 的波形图。

【知识点窍】JK 触发器特性方程: $Q^{n+1} = J\overline{Q^n} + \overline{K}Q^n$

【解题过程】根据图题 6.2.2(a)可写出状态方程和输出方程如下

$$\text{状态方程: } Q^{n+1} = J\overline{Q^n} + \overline{K}Q^n = Z\overline{Q^n} + \overline{Z}Q^n$$

第 6 章 时序逻辑电路的分析与设计



图题 6.2.2


化简状态方程: $Q^{n+1} = (A \oplus Q^n) \bar{Q}^n + (\overline{A \oplus Q^n}) Q^n$
 $= (A \bar{Q}^n + \bar{A} Q^n) \bar{Q}^n + (A Q^n + \bar{A} \bar{Q}^n) Q^n$
 $= A \bar{Q}^n + A \bar{Q}^n = A$

输出方程: $Z = A \oplus Q^n$

因此,可得到状态表如表解 6.2.2 所示,状态图如图解 6.2.2(a)所示,则 Q 和 Z 的波形如图解 6.2.2(b)所示。


表解 6.2.2

		A	
		0	1
Q^{n+1}/Z	0	0/0	1/1
	1	0/1	1/0



图解 6.2.2

6.2.3 试分析图题 6.2.3 所示时序电路,画出状态图。



图题 6.2.3

【知识点窍】D 触发器特性方程: $Q^{n+1} = D$ 。



电子技术基础(数字部分)辅导及习题全解

状态表与状态图之间的转化。

【逻辑推理】先对电路进行分析得到其输出方程,从而由输入、输出状态之间的转化可得到状态表,进而可以画出状态图。

【解题过程】根据图题 6.2.3 可以得到 D 解发器输出分别为:

$$Q_0^{+1} = A$$

$$Q_1^{+1} = Q_0$$


于是,输出方程: $Z = \overline{Q_1} \cdot \overline{Q_0} \cdot A$

于是,可以写出状态表如表解 6.2.3 所示。

表解 6.2.3


$Q_1^{+1} Q_0^{+1} / Z$		A	
		0	1
$Q_1 Q_0$	00	00/1	01/1
	01	10/1	11/1
	10	00/1	01/0
	11	10/1	11/1

由表解 6.2.3 可画出状态转换图如图解 6.2.3 所示。



图解 6.2.3

6.2.4 分析图题 6.2.4 所示电路,写出它的驱动方程、状态方程、输出方程,画出状态表和状态图。



图题 6.2.4

【知识点窍】JK 触发器特性方程: $Q^{+1} = J\overline{Q} + \overline{K}Q$ 。

由输入、输出及状态之间的方程列状态表及其与状态图之间的转化方法。

【逻辑推理】驱动方程为 JK 触发器输入量的方程表达式;状态方程为 Q_0^{+1} 、 Q_1^{+1} 与 Q_0 、 Q_1 及

第 6 章 时序逻辑电路的分析与设计

输入 A 的函数表达式; 输出方程为 Z 和各状态量、输入之间的函数关系。利用图题 6.2.4 中的逻辑关系, 可以求出驱动方程、状态方程和输出方程。

注意: 分析时, 各方程的右边均为当前状态, 左边则表示次态, 即下一状态值。

【解题过程】由图题 6.2.4 可以写出:

驱动方程: $J_0 = \bar{Q}_1$, $K_0 = \bar{A} \bar{Q}_1$; $J_1 = Q_0$, $K_1 = 1$


状态方程: $Q_0^{n+1} = J_0 \bar{Q}_0 + \bar{K}_0 \cdot Q_0 = \bar{Q}_1 \bar{Q}_0 + A Q_1 \cdot Q_0$
 $= \bar{Q}_1 (\bar{Q}_0 + A Q_0) = \bar{Q}_1 (A + \bar{Q}_0)$

$Q_1^{n+1} = J_1 \bar{Q}_1 + \bar{K}_1 Q_1 = Q_0 \cdot \bar{Q}_1 + 0 \cdot Q_1 = Q_0 \cdot \bar{Q}_1$

输出方程: $Z = A Q_0 Q_1$

于是, 根据状态方程和输出方程, 可以得到状态表, 如表解 6.2.4 所示。

再根据表解 6.2.4 可以画出状态转换图, 如图解 6.2.4 所示。




图解 6.2.4

表解 6.2.4

$Q_1^{n+1} Q_0^{n+1} / Z$ $Q_1 Q_0$	A	
	0	1
00	01/1	01/0
01	10/0	11/0
10	00/0	00/0
11	00/0	00/1

6.2.5 分析图题 6.2.5 所示同步时序电路, 写出各触发器的驱动方程、电路的状态方程和输出方程, 画出状态表和状态图。



图题 6.2.5

【知识点窍】JK 触发器特性方程: $Q^{n+1} = J \bar{Q}^n + \bar{K} Q^n$ 。

基本代数逻辑公式: $A + \bar{A}B = A + B$ 。

列状态表及由状态表转化为状态图方法。

【解题过程】各触发器的驱动方程分别为:

$J_0 = A$, $K_0 = \bar{Q}_1 \bar{A}$; $J_1 = A Q_0$, $K_1 = \bar{A}$; $J_2 = Q_0 Q_1 \bar{A}$, $K_2 = 1$

各状态方程为:

$$Q_0^{n+1} = J_0 \bar{Q}_0^n + \bar{K}_0 Q_0^n = A \bar{Q}_0^n + A Q_1^n Q_0^n$$

$$= A (\bar{Q}_0^n + Q_1^n Q_0^n) = A (\bar{Q}_0^n + Q_1^n)$$



$$Q_1^{+1} = J_1 \bar{Q}_1 + \bar{K}_1 Q_1 = A Q_0 \bar{Q}_1 + A Q_1$$

$$= A(Q_1 + \bar{Q}_1 Q_0) = A(Q_1 + Q_0)$$

$$Q_2^{+1} = J_2 \bar{Q}_2 + \bar{K}_2 Q_2 = Q_0 Q_1 \bar{A} \cdot \bar{Q}_2 + 0 \cdot Q_2 = Q_0 Q_1 \bar{Q}_2 \bar{A}$$


而输出方程

$$Z = Q_2 \bar{A}$$



于是,根据状态方程和输出方程可以画出状态表,如表解 6.2.5 所示。然后根据表解 6.2.5 可画状态图如图解 6.2.5 所示。

表解 6.2.5

$Q_2^{+1} Q_1^{+1} Q_0^{+1} / Z$ $Q_2 Q_1 Q_0$	A	
	0	1
000	000/0	001/0
001	000/0	010/0
010	000/0	011/0
011	100/0	011/0
100	000/1	001/0
101	000/1	010/0
110	000/1	011/0
111	000/1	011/0



图解 6.2.5



图题 6.2.6

6.2.6 试画出图题 6.2.6(a)所示时序电路的状态转换图,并画出对应于 CP 的 Q_1 、 Q_0 和输出 Z 的波形,设电路的初始状态为 00。

【知识点窍】 JK 触发器特性方程: $Q^{+1} = J \bar{Q} + \bar{K} Q$

第 6 章 时序逻辑电路的分析与设计

【逻辑推理】 同 6.2.4 题,之后再利用状态表和已知输入可得到所求状态和输出波形。

【解题过程】 图题 6.2.6(a)中所示电路的驱动方程为:

$$J_0 = Q_1, K_0 = 1$$

$$J_1 = \bar{Q}_0, K_1 = 1$$

该电路状态方程为:

$$Q_0^{n+1} = J_0 \bar{Q}_0 + \bar{K}_0 Q_0 = Q_1 \bar{Q}_0 + 0 \cdot Q_0 = Q_1 \bar{Q}_0$$

$$Q_1^{n+1} = J_1 \bar{Q}_1 + \bar{K}_1 Q_1 = \bar{Q}_0 \bar{Q}_1 + 0 \cdot Q_1 = \bar{Q}_0 \bar{Q}_1$$


该电路的输出方程为:

$$Z = Q_0 \cdot CP$$

根据状态方程和输出方程可写出该电路的状态表,但注意,由于没有输入变量,因此有状态表如表解 6.2.6 所示。并由表解 6.2.6 可画出状态转换图,如图解 6.2.6(a)所示,并根据表解 6.2.6 可画出 Q_1 、 Q_0 、 Z 的波形,如图解 6.2.6(b)所示。

表解 6.2.6

$Q_1 Q_0$	$Q_1^{n+1} Q_0^{n+1}$	Z
00	10	0
01	00	CP
10	01	0
11	00	CP



图解 6.2.6

6.3 同步时序逻辑电路的设计

6.3.1 用 JK 触发器设计一同步时序电路,其状态如表题 6.3.1 所示。



表题 6.3.1

$Q_1 Q_0$	$Q_1^{n+1} Q_0^{n+1} / Y$	
	$A=0$	$A=1$
00	01/0	11/0
01	10/0	00/0
10	11/0	01/0
11	00/1	10/1

【知识点窍】 JK 触发器的特性方程: $Q^{n+1} = J\bar{Q}^n + \bar{K}Q^n$ 。

时序逻辑电路设计的一般步骤:

- (1) 确定状态及状态个数
- (2) 分配状态变量或状态编码
- (3) 画状态表或状态图
- (4) 写出真值表
- (5) 用卡诺图等手段化简并得到输入、输出及状态之间的逻辑表达式
- (6) 画出逻辑电路图

【解题过程】 由表题 6.3.1 所示的状态和 JK 触发器的激励表, 可列出状态转换真值表和对各触发器的激励信号, 如表解 6.3.1 所示。

表解 6.3.1

Q_1^n	Q_0^n	A	Q_1^{n+1}	Q_0^{n+1}	Y	J_1	K_1	J_0	K_0
0	0	0	0	1	0	0	×	1	×
0	0	1	1	1	0	1	×	1	×
0	1	0	1	0	0	1	×	×	1
0	1	1	0	0	0	0	×	×	1
1	0	0	1	1	0	×	0	1	×
1	0	1	0	1	0	×	1	1	×
1	1	0	0	0	1	×	1	×	1
1	1	1	1	0	1	×	0	×	1

由表解 6.3.1 画出各触发器 J、K 端和电路和输出端 Y 的卡诺图, 如图解 6.3.1(a) 所示。从而, 得到化简的激励方程组:

$$J_0 = K_0 = 1$$


$$J_1 = K_1 = A \oplus Q_0$$

和输出方程:

$$Y = Q_1 Q_0$$

第 6 章 时序逻辑电路的分析与设计

电路图,如图解 6.3.1(b)所示。




图解 6.3.1

6.3.2 某同步时序电路的编码状态图如图题 6.3.2 所示,试写出用 D 触发器设计此电路时的最简驱动方程。

【知识点窍】 D 触发器的特性方程: $Q^{n+1} = D$ 。

【逻辑推理】 由图题 6.3.2 可知,需要 3 个 D 触发器,要求最简驱动方程,即是要求得 D_1 、 D_2 、 D_0 与 Q_1 、 Q_0 、 Q_2 之间的函数关系的最简式,可在列出真值表后,用卡诺图化简求得。

【解题过程】 由于共有 6 个状态,每个状态由 3 个变量组成故至少要 3 个 D 触发器,根据状态




图题 6.3.2

编码方案,可以列出各触发器的状态以及驱动信号 D 的真值表,这里: $Q_2^{n+1} = D_0$, $Q_1^{n+1} = D_1$, $Q_0^{n+1} = D_2$,如表解 6.3.2 所示。

表解 6.3.2

Q_2^n	Q_1^n	Q_0^n	$Q_2^{n+1}(D_0)$	$Q_1^{n+1}(D_1)$	$Q_0^{n+1}(D_2)$
0	1	1	0	1	0
0	1	0	1	1	0
1	1	0	1	0	0
1	0	0	1	0	1
1	0	1	0	0	1
0	0	1	0	1	1


由表解 6.3.2 可画出自变量为 Q_2^n, Q_1^n, Q_0^n 的驱动信号 D_0, D_1, D_2 的卡诺图如图解 6.3.2 所示。



图解 6.3.2

由图解 6.3.2 可得最简驱动方程分别为: $D_0 = \overline{Q_1^n} \overline{Q_0^n}$, $D_1 = Q_2^n Q_0^n$, $D_2 = \overline{Q_2^n} Q_1^n$ 。

6.3.3 试用上升沿触发的 JK 触发器设计一同步时序电路,其状态转换图如图题 6.3.3 所示,要求电路使用的门电路最少。





图题 6.3.3

【知识点窍】 JK 触发器特性方程: $Q^{n+1} = J \overline{Q^n} + \overline{K} Q^n$ 。

【逻辑推理】 由图题 6.3.3 可知需两个 JK 触发器的输出 Q_1, Q_0 来组合形成 4 个状态,由状态图可列出状态表,进而得到真值表,画出卡诺图化简后可得到输入与输出及状态之间的最简关系式。

第 6 章 时序逻辑电路的分析与设计



图解 6.3.3

【解题过程】 根据图题 6.3.3 所示的状态图, 可知共有 4 个状态, 故可用两个 JK 触发器(上升沿触发)来实现。其编码 $S=Q_1Q_0$, 根据状态图可画出状态表, 如表解 6.3.3(a) 所示, 并且状态表可



列出各驱动信号、各状态以及电路输出信号 Z 的真值表,如表解 6.3.3(b)所示,其中, J_1 、 K_1 、 J_0 、 K_0 分别利用

$$Q_0^{+1} = J_0 \bar{Q}_0 + \bar{K}_0 Q_0$$

和

$$Q_1^{+1} = J_1 \bar{Q}_1 + \bar{K}_1 Q_1$$

来计算求得。

表解 6.3.3(a)

$Q_1^{+1} Q_0^{+1} / Z$		A		0	1
		$Q_1 Q_0$			
	00			00/0	01/0
	01			11/0	01/0
	10			00/0	10/1
	11			11/1	10/1

表解 6.3.3(b)

A	Q_1	Q_0	Q_1^{+1}	Q_0^{+1}	Z	J_1	K_1	J_0	K_0
0	0	0	0	0	0	0	×	0	×
0	0	1	1	1	0	1	×	×	0
0	1	0	0	0	0	×	1	0	×
0	1	1	1	1	1	×	0	×	0
1	0	0	0	1	0	0	×	1	×
1	0	1	0	1	0	0	×	×	0
1	1	0	1	0	1	×	0	0	×
1	1	1	1	0	1	×	0	×	1

根据表解 6.3.3(b)可以画 J_1 、 K_1 、 J_0 、 Z 的卡诺图,其中自变量为 A 、 Q_1 、 Q_0 ,如图解 6.3.3(a)所示。

根据图解 6.3.3(a)可得最简驱动方程和输出方程:

$$\text{驱动方程: } J_1 = \bar{A} Q_0 \quad K_1 = \bar{A} \bar{Q}_0 \quad J_0 = A \bar{Q}_1 \quad K_1 = A Q_1$$

$$\text{输出方程: } Z = A Q_1 + Q_1 Q_0$$

于是,根据上述驱动方程和输出方程,可画出所设计的同步时序电路逻辑图,如图解 6.3.3(b)所示。


6.3.4 试用负边沿 D 触发器设计一同步时序电路,其状态转换图如图题 6.3.4(a)所示, S_0 、 S_1 、 S_2 的编码如图题 6.3.4(b)所示。

【知识点窍】 D 触发器特性方程: $Q^{+1} = D$ 。

【解题过程】 根据图题 6.3.4(b)可知,需要 2 个 D 触发器,由图题 6.3.4 所示的状态表和编码方案,可列出状态表如表解 6.3.4(a)所示,以及各触发器驱动信号及电路输出信号的真值表,如表解 6.3.4(b),其中:

$$D_1 = Q_1^{+1}, \quad D_0 = Q_0^{+1}$$

第 6 章 时序逻辑电路的分析与设计




图题 6.3.4

表解 6.3.4(a)

$Q_1^{n+1} Q_0^{n+1} / Z$	X	
	0	1
00	00/0	01/0
01	10/0	01/0
10	00/0	00/1
11	X	X

表解 6.3.4(b)

Q_1^n	Q_0^n	A	$Q_1^{n+1} (D_1)$	$Q_0^{n+1} (D_0)$	Z
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	1	0	0
0	1	1	0	1	0
1	0	0	0	0	0
1	0	1	0	0	1
1	1	0	X	X	X
1	1	1	X	X	X



图解 6.3.4


根据真值表(见表解 6.3.4(b))可画卡诺图,见图解 6.3.4(a),并化简得最简驱动方程和输出信号;

$$D_0 = A\bar{Q}_1^n, D_1 = \bar{A}Q_0^n, Z = A\bar{Q}_1^n$$



电子技术基础(数字部分)辅导及习题全解

由上述驱动方程和输出方程,可得电路逻辑图如图解 6.3.4(b)所示。



图解 6.3.4(续)

6.3.5 试用负边沿 JK 触发器和最少的门电路,实现图题 6.3.5 所示的 Z_1 和 Z_2 输出波形。

【知识点窍】 JK 触发器特性方程: $Q^{n+1} = J\bar{Q} + \bar{K}Q$ 。

【逻辑推理】 图题 6.3.5 中 Z_1 、 Z_2 均以 4 个 t_{CP} 为周期,因此所设计电路必须是周期性循环输出的,且具有自启动能力。在设计时,首先画出状态转换图和状态转移表,再用 JK 触发器定义求出二触发器 J、K 与状态的逻辑关系,然后由卡诺图化简 J、K 逻辑表达式,并作出电路图。

【解题过程】 设计步骤同 6.3.3 题,首先,由于 4 个时间间隔为一个周期,故仅有 4 个状态,需 2 个 JK 触发器(下降沿触发),故写出状态真值表如表解 6.3.5 所示,以及状态转换图如图解 6.3.5(a)所示。

表解 6.3.5

Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}	Z_2	Z_1	J_1	K_1	J_0	K_0
0	0	0	1	0	0	0	X	1	X
0	1	1	0	0	1	1	X	X	1
1	0	1	1	1	1	X	0	1	X
1	1	0	0	0	1	X	1	X	1

其中: $Q_1^{n+1} = J_1\bar{Q}_1 + \bar{K}_1Q_1$, $Q_0^{n+1} = J_0\bar{Q}_0 + \bar{K}_0Q_0$

于是,直接由表解 6.3.5 可画卡诺图如图解 6.3.5(b)所示。


于是,由卡诺图图解 6.3.5(b)可得驱动方程和输出方程为:

$$J_0 = K_0 = 1$$


$$J_1 = K_1 = Q_0$$

$$Z_1 = Q_1 + Q_0$$

$$Z_2 = Q_1\bar{Q}_0$$




图题 6.3.5



(a)
图解 6.3.5


第 6 章 时序逻辑电路的分析与设计



(b)

图解 6.3.5(续)

于是,根据驱动方程及输出方程,可画出所设的电路的逻辑图,如图解 6.3.5(c)所示。



(c)

图解 6.3.5(续)

6.3.6 试用上升沿 D 触发器设计一个 1101 序列检测器,它有一个输入端和一个输出端。

【知识点窍】 D 触发器特性方程: $Q^{n+1} = D$ (上升沿触发)。

【逻辑推理】 由于要求检测的序列为 1101,则电路需要能够记忆 5 种输入情况:输入为 0、1、11、110、1101,故需要 5 个状态,输入 0 的状态 S_0 ,输入 1 的状态 S_1 ,连续输入 11 的状态 S_2 ,连续输入 110 的状态 S_3 和连续输入 1101 的状态 S_4 。

【解题过程】 由题意,当 $X=1101$ 时, $Z=1$,否则 $Z=0$,故可以将电路分 5 个状态:输入 1 个 0,输入一个 1,连续输入 11,连续输入 110,连续输入 1101,并分别用 S_0 、 S_1 、 S_2 、 S_3 和 S_4 来表示。并画出状态图,如图解 6.3.6(a)表示。观察图解 6.3.6(a)可发现,对于 S_0 和 S_2 而言, S_1 和 S_4 是等价的,因此 S_1 与 S_4 是等价状态,可省略一个,可以重画状态图如图解 6.3.6(b)所示。故可用 2 个 D 触发器来形成 4 个状态

分配状态变量如: $S_0=00$, $S_1=01$, $S_2=10$, $S_3=11$ 。则可得状态表如表解 6.3.6 所示。其中, $D_1=Q_1^{n+1}$, $D_2=Q_0^{n+1}$ 。


表解 6.3.6

X	Q_1^n	Q_0^n	$Q_1^{n+1}(D_1)$	$Q_0^{n+1}(D_2)$	Z
0	0	0	0	0	0
0	0	1	0	0	0
0	1	0	1	1	0




续表

X	Q_1^n	Q_0^n	$Q_1^{n+1}(D_1)$	$Q_0^{n+1}(D_0)$	Z
0	1	1	0	0	0
1	0	0	0	1	0
1	0	1	1	0	0
1	1	0	1	0	0
1	1	1	0	1	1



(a)



(b)

图解 6.3.6

由状态表可得各驱动方程和输出方程:


$$D_0 = \bar{A}Q_1^n\bar{Q}_0^n + \bar{A}Q_1^nQ_0^n + AQ_1^nQ_0^n$$

$$D_1 = \bar{A}Q_1^n\bar{Q}_0^n + A\bar{Q}_1^nQ_0^n + AQ_1^n\bar{Q}_0^n$$

$$= \bar{A}Q_1^nQ_0^n + Q_1^n\bar{Q}_0^n$$

$$Z = AQ_1^nQ_0^n$$

于是,可以得到所要求设计电路的电路图,如图解 6.3.6(c)所示。




(c)

图解 6.3.6(续)

6.4 异步时序逻辑电路的分析

6.4.1 一时序电路如图题 6.4.1(a)所示,试画出在 CP 作用下, Q_0 、 Q_1 、 Q_2 和 Z 端的波形。设各触发器的初态均为零。



图题 6.4.1

【逻辑推理】 由 FF_2 的时钟与 FF_0 、 FF_1 不同,所以为异步时序电路,分别分析各触发器的时钟,找出时钟和现态、次态的关系,用状态的变化来表示时钟。如本题, CP_0 和 CP_1 与 Q_2 有关,而 CP_2 即为 $\overline{Q_1}$,所以当 $Q_1=1, Q_1^{n+1}=0$ 时, CP_2 有上升沿, FF_2 触发。

【解题过程】 由于是异步时序电路,而且各时钟均与状态有关,有:

FF_0 、 FF_1 的时钟为: $CP_0 = CP_1 = CP \oplus Q_2$ (上升沿触发)

FF_2 的时钟为: $CP_2 = \overline{Q_1}$ (上升沿触发)

由于 $FF_0 \sim FF_2$ 为上升沿触发的 D 触发器, CP_0 和 CP_1 、 CP_2 也将是上升沿触发;各触发器的驱动方程为:

$$J_0 = \overline{Q_1}, K_0 = 1$$

$$J_1 = Q_0, K_1 = 1$$

$$J_2 = \overline{Q_2}, K_2 = 1$$

于是,可以得到三触发器的状态方程分别为:

$$\begin{aligned} FF_0: Q_0^{n+1} &= J_0 \overline{Q_0} + \overline{K_0} \cdot Q_0 \\ &= \overline{Q_1} \overline{Q_0} + 0 \cdot Q_0 = \overline{Q_1} \overline{Q_0} \end{aligned}$$

$$\begin{aligned} FF_1: Q_1^{n+1} &= J_1 \overline{Q_1} + \overline{K_1} \cdot Q_1 = Q_0 \overline{Q_1} + 0 \cdot Q_1 \\ &= Q_0 \overline{Q_1} \end{aligned}$$

$$\begin{aligned} FF_2: Q_2^{n+1} &= J_2 \overline{Q_2} + \overline{K_2} \cdot Q_2 = \overline{Q_2} \overline{Q_2} + 0 \cdot Q_2 \\ &= \overline{Q_2} \overline{Q_2} = \overline{Q_2} \end{aligned}$$

输出方程:


$$Z = \overline{Q_1}$$

根据状态方程、输出方程以及各时钟信号,可写出状态表如表解 6.4.1 所示。由于是异步时钟电路, CP_0 、 CP_1 和 Q_2 有关, $CP_2 = \overline{Q_1}$,因此当 $Q_1=1, Q_1^{n+1}=0$,则 CP_2 出现一个上升沿, FF_2 触发, Z 变化,故将 CP_2 也列入表中。根据表解 6.4.1,可画出状态图以及 $Q_0 \sim Q_2$ 和 Z 的波形图如图解 6.4.1(a)、(b)所示。




表解 6.4.1

$Q_2^* Q_1^* Q_0^*$	$Q_2^{*+1} Q_1^{*+1} Q_0^{*+1}$	$CP_0 = CP_1 = CP \oplus Q_2$	$CP_2 = \overline{Q_1}$	Z
000	001	$\uparrow$	0	1
001	010	$\uparrow$	0	1
010	100	$\uparrow$	$\uparrow$	0
011	100	$\uparrow$	$\uparrow$	0
100	101	$\uparrow$	0	1
101	110	$\uparrow$	0	1
110	000	$\uparrow$	$\uparrow$	0
111	000	$\uparrow$	$\uparrow$	0



图解 6.4.1

6.4.2 分析图题 6.4.2 所示时序电路[CP 脉冲同图题 6.4.1(b)]。



图题 6.4.2

- (1) 写出各触发器的 CP 信号方程和激励方程;
- (2) 写出电路的状态方程和输出方程;

第 6 章 时序逻辑电路的分析与设计

(3) 画出状态表及状态图;

(4) 画出电路的时序图。

【逻辑推理】 类似 6.4.1 题,但此题中 $CP_2 = Q_0$, 当 $Q_0 = 0, Q_0^{n+1} = 1$ 时, CP_2 出现上升沿“ $\uparrow$ ”, 故 FF_2 被触发。由各方程可列出状态表,即可得到状态图及电路的状态和输出时序图。

【解题过程】 (1) 各触发器时钟信号为:

FF_0, FF_1 的时钟为: $CP_0 = CP_1 = CP$

FF_2 的时钟为: $CP_2 = Q_0$

注意各时钟都为上升沿触发。

各触发器的驱动方程: $J_0 = \bar{Q}_1, K_0 = 1; J_1 = \bar{Q}_2 Q_0, K_1 = 1; J_2 = K_2 = 1$

(2) 电路的状态方程和输出方程:

$$FF_0: Q_0^{n+1} = J_0 \bar{Q}_0 + K_0 Q_0 = \bar{Q}_1 \bar{Q}_0 + 0 \cdot Q_0 = \bar{Q}_1 \bar{Q}_0$$

$$FF_1: Q_1^{n+1} = J_1 \bar{Q}_1 + K_1 Q_1 = \bar{Q}_2 Q_0 \cdot \bar{Q}_1 + 0 \cdot Q_1 = \bar{Q}_2 \bar{Q}_1 Q_0$$

$$FF_2: Q_2^{n+1} = J_2 \bar{Q}_2 + K_2 Q_2 = 1 \cdot \bar{Q}_2 + 0 \cdot Q_2 = \bar{Q}_2$$

输出方程: $Z = Q_2 Q_0$


注意: 各时钟为上升沿触发, 则 FF_0, FF_1 为 CP 上升时状态方程有效; FF_2 当时钟 CP_2 即 Q_0 由 0 $\rightarrow$ 1 时状态方程有效

(3) 根据触发器时钟信号, 以及电路的状态方程、输出方程, 可得状态表如表解 6.4.2 所示。其中, 当 $Q_0 = 0, Q_0^{n+1} = 1$ 时, CP_2 有上升沿, FF_2 触发。再由表解 6.4.2 可画出状态表如图解 6.4.2(a) 所示。


(4) 电路的时序图如图解 6.4.2(b) 所示。

表解 6.4.2

$Q_2^i Q_1^i Q_0^i$	$Q_2^{i+1} Q_1^{i+1} Q_0^{i+1}$	CP_2	Z
000	101	$\uparrow$	0
001	010	0	0
010	000	0	0
011	000	0	0
100	001	$\uparrow$	0
101	100	0	1
110	100	0	0
111	100	0	1




(a)



(b)

图解 6.4.2

6.4.3 试分析图题 6.4.3 所示时序电路的逻辑功能。



图题 6.4.3

【知识点窍】 JK 触发器特性方程: $Q^{n+1} = J\bar{Q}^n + \bar{K}Q^n$ 。

【逻辑推理】 FF_0 、 FF_1 的激励时钟信号为 CP ; FF_2 的时钟信号为 Q_1 , 故为异步时序电路, 当 Q_1 由 1→0 时, CP_2 有下降沿出现, 可实现触发。

【解题过程】 FF_0 和 FF_1 的时钟: $CP_0 = CP_1 = CP$

FF_2 的时钟: $CP_2 = Q_1$

三时钟均为下降沿触发。

又由电路图可知, 三触发器的驱动方程分别为:

$$FF_0: J_0 = \bar{Q}_2 \bar{Q}_1, K_0 = 1$$

$$FF_1: J_1 = Q_0, K_1 = \bar{Q}_2 \cdot \bar{Q}_0$$

$$FF_2: J_2 = K_2 = 1$$

由此, 三触发器状态方程为:

$$\begin{aligned} FF_0: Q_0^{n+1} &= J_0 \bar{Q}_0^n + \bar{K}_0 Q_0^n \\ &= \bar{Q}_2^n \bar{Q}_1^n \cdot \bar{Q}_0^n + 0 \cdot Q_0^n \\ &= \bar{Q}_2^n \bar{Q}_0^n + \bar{Q}_1^n \bar{Q}_0^n \end{aligned}$$

$$FF_1: Q_1^{n+1} = J_1 \bar{Q}_1^n + \bar{K}_1 Q_1^n = Q_0^n \bar{Q}_1^n + \bar{Q}_2^n \bar{Q}_0^n Q_1^n$$

$$\begin{aligned} FF_2: Q_2^{n+1} &= J_2 \bar{Q}_2^n + \bar{K}_2 Q_2^n \\ &= 1 \cdot \bar{Q}_2^n + 0 \cdot Q_2^n = \bar{Q}_2^n \end{aligned}$$

第 6 章 时序逻辑电路的分析与设计

同 6.4.2 题一样,注意 FF_0 、 FF_1 的时钟 CP 下降沿到来时,其状态方程才有效; FF_2 时钟 CP_2 即 Q_1 由 $1 \rightarrow 0$,出现下降沿时,状态方程才有效。

根据状态方程,可写出图题 6.4.3 所示电路的状态表,如表解 6.4.3 所示,其中当 $Q_1=1, Q_1^{+1}=0$ 时, CP_2 有下降沿出现时 JK 触发器工作。


表解 6.4.3

$Q_2 Q_1 Q_0$	$Q_2^{+1} Q_1^{+1} Q_0^{+1}$	CP_2
000	001	0
001	010	0
010	011	0
011	100	$\downarrow$
100	101	0
101	110	0
110	000	$\downarrow$
111	000	$\downarrow$

由表解 6.4.3 状态表可知,图题 6.4.3 所示电路为七进制计数器,且当计完一次七进制数后,电路将回到初态状态,故具有自启动的功能。

6.5 若干典型的时序逻辑集成电路

6.5.1 试画出图题 6.5.1 所示逻辑电路的输出($Q_3 \sim Q_0$)波形,试分析该电路的逻辑功能。



图题 6.5.1

【知识点窍】 74HC194:4 位通用移位寄存器。


【逻辑推理】 74HC194 为可控移位寄存器,当 $S_1 S_0 = 11$ 时, $Q_3 Q_2 Q_1 Q_0 = DCBA$ 并行输入;当 $S_1 S_0 = 01$ 时,寄存器进行右移操作, $Q_3^{+1} Q_2^{+1} Q_1^{+1} Q_0^{+1} = Q_2 Q_1 Q_0 Q_3$ 。

【解题过程】 当启动信号低电平输入时,使 $S_1 = 1$,则 $S_1 S_0 = 11$,于是为并行输入状态, $Q_3 Q_2 Q_1 Q_0 = DCBA = 1110$ 。启动之后, S_1 由 $Q_0 \sim Q_3$ 确定,由于 $S_1 = \overline{Q_3 Q_2 Q_1 Q_0} = Q_3 Q_2 Q_1 Q_0 =$



电子技术基础(数字部分)辅导及习题全解

$0 \cdot 1 \cdot 1 \cdot 1 = 0$, 因此 $S_1 S_0 = 01$, 寄存器进行右移, $Q_0 Q_1 Q_2 Q_3 = 0111$, 则 $S_1 = Q_3 \cdot Q_2 \cdot Q_1 \cdot Q_0 = 1 \cdot 1 \cdot 1 \cdot 0 = 0$, 因此仍是右移。由于 $Q_0 Q_1 Q_2 Q_3$ 中有一位为 0, 进行右移操作后总有一个 0 存在, $S_1 = Q_3 \cdot Q_2 \cdot Q_1 \cdot Q_0 = 0$, 故 $S_1 S_0 = 01$ 寄存器一直处于右移工作状态。输出的波形图如图解 6.5.1 所示。



图解 6.5.1

由图解 6.5.1 可知, $Q_0 Q_1 Q_2 Q_3 = 0111, 1011, 1101, 1110$ 四个状态连续循环输出, 是一个四相时序脉冲产生电路。

6.5.2 试用两片 74HC194 构成 8 位双向移位寄存器。


【知识点窍】 $S_1 S_0 = 11$ 时, 74HC194 处于置数状态: $Q_0 Q_1 Q_2 Q_3 = DCBAL$;

$S_1 S_0 = 01$ 时, 74HC194 寄存器右移状态: $Q_0 Q_1 Q_2 Q_3 = Q_1 Q_2 Q_3 D_{SR}$;

$S_1 S_0 = 10$ 时, 74HC194 寄存器左移状态: $Q_0 Q_1 Q_2 Q_3 = D_{SL} Q_0 Q_1 Q_2$ 。

【逻辑推理】 要实现双向移位寄存器, 则将两片 74HC194 级连起来, 级连的方式为 74HC194 (1) D_{SL} 连 74HC194(2) 的 Q_A , 74HC194(2) 的 D_{SR} 连 74HC194(1) 的 Q_D 。

【解题过程】 两片 74HC194 的 S_1 和 S_0 相连共同控制各状态。并将一片 74HC194 的 Q_3 连另一片的 D_{SR} , 而另一片的 Q_0 连第一片的 D_{SL} , 所以电路如图解 6.5.2 所示。



图解 6.5.2

6.5.3 在某计数器的输出端观察到如图题 6.5.3 所示的波形, 试确定该计数器的模。


【知识点窍】 计数器的模: 计数器在计数过程中出现的独立状态的个数。

【逻辑推理】 $Q_2 Q_1 Q_0$ 的独立的状态有 (见图题 6.5.3):


010, 000, 001, 100, 011, 101。

第 6 章 时序逻辑电路的分析与设计

其状态转换图如图解 6.5.3 所示。



图题 6.5.3



图解 6.5.3


【解题过程】 计数器独立状态数为 6, 则模 $M=6$ 。

6.5.4 试用负边沿 JK 触发器组成 4 位二进制异步减计数器, 画出逻辑图。

【知识点窍】 4 位减计数器状态: $1111 \rightarrow 0000$, $M=16$ 。

JK 触发器状态方程: $Q^{n+1} = J\bar{Q}^n + \bar{K}Q^n$ 。

【逻辑推理】 题中所求的是异步计数器, 要求触发器翻转有先有后, 不是同时发生, JK 触发器即可实现, 而 n 位二进制异步计数器需要 n 个处于计数工作状态的触发器, 故需 4 个 JK 触发器构成电路。根据 4 位减计数器状态, 可作输出波形图如图解 6.5.4(a) 所示。可以看到, Q_0 是以 CP 为时钟的二分频电路波形, 以 CP 的下降沿触发; Q_1 以 Q_0 为时钟的二分频, 但以上升沿触发; Q_2 以 Q_1 为时钟二分频, Q_3 以 Q_2 为时钟二分频, 且 Q_2 、 Q_3 也均为上升沿触发。因此, 可以仿照二分频器的实现方法来实现本电路。用下降沿触发器实现二分频。



(a)

图解 6.5.4

【解题过程】 4 位二进制异步减法计数器需用 4 个 JK 触发器。

首先实现 Q_0 为 CP 的二分频电路, 则有: $Q_0^{n+1} = \bar{Q}_0^n$

由于 JK 触发器实现, 因此有: $Q_0^{n+1} = J_0\bar{Q}_0^n + \bar{K}_0Q_0^n$

于是, 令 $J_0 = K_0 = 1$

同理: Q_1 为 Q_0 的二分频电路, 则有 $Q_1^{n+1} = \bar{Q}_1^n$, 时钟频率为 Q_0 的一半, 且是上升沿触发, 故以 $\bar{Q}_0$ 为时钟, 且有 $J_1 = K_1 = 1$ 。



以此类推： $J_2=K_2=J_3=K_3=1$ 。且 Q_2 时钟为 $\overline{Q_1}$ ， Q_3 时钟为 $\overline{Q_2}$ ，于是可画出用负边沿 JK 触发器组成的 4 位二进制异步减法计数器电路如图解 6.5.4(b) 所示。

【知识点窍】 4 位加计数器状态: 0000→1111, $M=16$

【逻辑推理】类似 6.5.4 题, D 触发器也有异步特性, 4 位计数器需 4 个 D 触发器, 其波形与图解 6.5.4(a) 为镜像对称, 即状态循环方向相反, 因此 Q_0 为以 CP 为时钟的二分频电路, 下降沿触发; Q_1 以 Q_0 为时钟的二分频电路, 且为下降沿触发; 同理, Q_2 以 Q_1 为时钟, Q_3 以 Q_2 为时钟, 均为下降沿触发的二分频电路。

【解题过程】 4 位二进制异步加法计数器,需用 4 个 D 触发器。首先,实现 Q_0 的输出。由于 Q_0 为 CP 的二分频输出,且为下降沿触发,则有 $Q_0^{n+1} = \overline{Q_0^n}$ 。

由 D 触发器特性方程: $Q_0^{n+1} = D_0$


$D_0 = \overline{Q_0}$, 即 $\overline{Q_0}$ 端接 D_0 输入端。

同理, Q_1 为 Q_0 的二分频, 下降沿触发, 且 Q_1 的时钟即接 Q_0 端, 则有

$$Q_0^{n+1} = \overline{Q}_1^n = D_1$$

Q_2 的时钟即为 Q_1 的输出, Q_3 的时钟即为 Q_2 , 则 $D_2 = \overline{Q_2}$, $D_3 = \overline{Q_3}$ 。

由上可得,用负边沿触发器组成的 4 位二进制异步加法计数器电路如图解 6.5.5 所示。



6.5.6 试用上升沿触发的 D 触发器及门电路组成 3 位二进制同步加计数器,画出逻辑图。

【知识点窍】 三位加计数器状态: $000 \rightarrow 111, M=8$ 。

D 触发器特性方程: $Q^{n+1} = D$ 。

【逻辑推理】 在同步计数器中,当时钟脉冲输入时,触发器的翻转是同时发生的。即要求各触

第 6 章 时序逻辑电路的分析与设计

发器用相同的时钟信号。

一般同步逻辑电路的设计过程如下：

- (1) 确定状态个数, 分配状态编码
- (2) 写出状态转换图、状态表
- (3) 写出驱动信号, 输出信号的真值表
- (4) 由卡诺图化简驱动方程和输出方程
- (5) 画出电路逻辑图


【解题过程】 同步加法计数器不需考虑时钟, 由于是 3 位二进制计数器, 要求 3 个 D 触发器, 状态则由 $000 \rightarrow 111$ 共 8 个状态, 以 $Q_2 Q_1 Q_0$ 为状态编码, 于是可得真值表如表解 6.5.6 所示。

表解 6.5.6

CP 序号	现 态			次 态(驱动信号)		
	Q_2^n	Q_1^n	Q_0^n	$Q_2^{n+1}(D_2)$	$Q_1^{n+1}(D_1)$	$Q_0^{n+1}(D_0)$
0	0	0	0	0	0	1
1	0	0	1	0	1	0
2	0	1	0	0	1	1
3	0	1	1	1	0	0
4	1	0	0	1	0	1
5	1	0	1	1	1	0
6	1	1	0	1	1	1
7	1	1	1	0	0	0

其中, $Q_i^{n+1} = D_i, i=0, 1, 2$ 。

根据表解 6.5.6 可画卡诺图如图解 6.5.6(a) 所示。



(a)

图解 6.5.6


由卡诺图解 6.5.6(a) 可得简化的 $D_0 \sim D_2$ 的逻辑表达式：

$$D_0 = \bar{Q}_0$$

$$D_1 = \bar{Q}_1 Q_0 + Q_1 \bar{Q}_0 = Q_1 \oplus Q_0$$

$$D_2 = Q_2 \bar{Q}_1 + Q_2 \bar{Q}_0 + \bar{Q}_2 Q_1 Q_0 = Q_2 \oplus (Q_1 Q_0)$$


于是, 可得 3 位二进制加计数器电路如图解 6.5.6(b) 所示。



(b)

图解 6.5.6(续)

6.5.7 试分析图题 6.5.7 电路是几进制计数器,画出各解发器输出端的波形图。



图题 6.5.7

【知识点窍】 JK 触发器特性方程: $Q^{n+1} = J\bar{Q}^n + \bar{K}Q^n$ 。

【逻辑推理】 由于各 JK 触发器时钟相同,故为同步时序逻辑电路,其分析过程为:

(1) 根据电路图写出逻辑表达式,驱动方程和输出方程;

(2) 写出状态方程;

(3) 根据状态方程、输出方程,得状态表,并分析其功能。

【解题过程】 根据图题 6.5.7 可得驱动方程:

$$FF_0: J_0 = 1, \quad K_0 = Q_2$$

$$FF_1: J_1 = \bar{Q}_2, \quad K_1 = \bar{Q}_0$$

$$FF_2: J_2 = Q_1, \quad K_2 = \bar{Q}_1$$

于是,可以得到状态方程:

$$\begin{aligned} FF_0: Q_0^{n+1} &= J_0 \bar{Q}_0^n + \bar{K}_0 Q_0^n \\ &= \bar{Q}_0^n + \bar{Q}_2^n Q_0^n = \bar{Q}_0^n + \bar{Q}_2^n \end{aligned}$$

$$\begin{aligned} FF_1: Q_1^{n+1} &= J_1 \bar{Q}_1^n + \bar{K}_1 Q_1^n \\ &= \bar{Q}_2^n \bar{Q}_1^n + Q_0^n Q_1^n \end{aligned}$$

$$\begin{aligned} FF_2: Q_2^{n+1} &= J_2 \bar{Q}_2^n + \bar{K}_2 Q_2^n \\ &= \bar{Q}_2^n Q_1^n + Q_2^n Q_1^n = Q_1^n \end{aligned}$$


根据驱动方程可得状态表,如表解 6.5.7 所示。

第 6 章 时序逻辑电路的分析与设计

表解 6.5.7


计数脉冲 CP 的顺序	电路状态		
	Q_2	Q_1	Q_0
0	0	0	0
1	0	1	1
2	1	1	1
3	1	1	0
4	1	0	1
5	0	0	0

由表解 6.5.7 可知,以上电路为五进制计数器,JK 触发器为下降沿触发,可得其输出波形如图解 6.5.7 所示。



图解 6.5.7

6.5.8 电路如图题 6.5.8 所示,试分析它是几进制计数器,画出它的状态转换图。



图题 6.5.8

【知识点窍】同 6.5.7 题,异步计数器的时钟特点

【逻辑推理】 FF_2 的时钟输入为 FF_1 的输出 Q_1 ,故为异步时序电路,而 FF_0 和 FF_1 是同步时序的,仍用题 6.5.7 的逻辑推理中给出的分析步骤来考察电路。

【解题过程】由图题 6.5.8 可写出驱动方程和状态方程:

驱动方程: $FF_0: J_0 = \overline{Q_1} \overline{Q_2}, K_0 = 1$

$FF_1: J_1 = Q_0, K_1 = \overline{Q_2} \overline{Q_0}$



电子技术基础(数字部分)辅导及习题全解

$$FF_2: J_2 = Q_1, K_2 = 1$$

$$\text{状态方程: } FF_0: Q_0^{n+1} = J_0 \bar{Q}_0 + \bar{K}_0 Q_0 = \bar{Q}_1 \bar{Q}_2 \bar{Q}_0 + 0 \cdot Q_0 = \bar{Q}_1 \bar{Q}_2 \bar{Q}_0$$


$$FF_1: \bar{Q}_1^{n+1} = J_1 \bar{Q}_1 + \bar{K}_1 Q_1 = Q_0 \bar{Q}_1 + \bar{Q}_2 \bar{Q}_0 Q_1$$

$$FF_2: Q_2^{n+1} = J_2 Q_2 + \bar{K}_2 \bar{Q}_2 = Q_1 Q_2 + 0 \cdot \bar{Q}_2 = Q_1 Q_2$$

需要注意的是, FF_2 以 FF_1 的输出 Q_1 作为其时钟信号, 而 FF_2 为下降沿触发, 故当 Q_1 由 1→0 时状态方程有效, 于是, 可以画出状态表, 如表解 6.5.8 所示。

表解 6.5.8

计数脉冲 CP 的顺序	电路状态		
	Q_2	Q_1	Q_0
0	0	0	0
1	0	0	1
2	0	1	0
3	0	1	1
4	1	0	0
5	1	0	1
6	1	1	0
7	0	0	0



图解 6.5.8

将 $Q_2 Q_1 Q_0$ 转化为十进制数后, 电路状态按 0、1、2、3、4、5、6、0……循环计数, 故由表解 6.5.8 可知, 上述电路为七进制计数器。

其状态转换图如图解 6.5.8 所示。


6.5.9 试用上升沿 D 触发器和门电路设计一个同步三进制减计数器。

【知识点窍】 n 进制计数器 D 触发器特性方程: $Q^{n+1} = D$;

所需触发器数 m : $2^{m-1} < n \leq 2^m$ 。

【逻辑推理】 需要注意的是, 如果有状态剩余, 要检查其自启动能力。

【解题过程】 三进制减计数器, $2^1 < 3 < 2^2$, 故需用两个 D 触发器, 而两个 D 触发器的输出 Q_1 、 Q_0 可以组合成 4 种状态, 取其中 3 个状态, 剩下一个状态能实现自启动功能。首先画出状态转换图, 如图解 6.5.9(a) 所示, 多余状态“01”。如图可见, 电路具有自启动功能, 任意一状态都可进入计数状态。然后根据状态图, 可写出功能表, 如表解 6.5.9 所示。



图解 6.5.9

表解 6.5.9


计数脉冲 CP 的顺序	现 态		次态驱动信号	
	Q_1	Q_0	$Q_1^{n+1} (D_1)$	$Q_0^{n+1} (D_0)$
0	0	0	1	1
1	1	1	1	0
2	1	0	0	0
多余状态自启动功能	0	1	×	×

其中: $D_1 = Q_1^{n+1}$, $D_0 = Q_0^{n+1}$

于是, 由表解 6.5.9 可画卡诺图, 如图解 6.5.9(b) 所示。由卡诺图可得最简驱动方程为:

$$D_1 = \bar{Q}_1 + Q_0, \quad D_0 = \bar{Q}_1$$


第 6 章 时序逻辑电路的分析与设计



(b)

图解 6.5.9(续)

所以可以画出逻辑电路图,如图解 6.5.9(c)所示。当 $Q_1Q_0=01$ 时,电路图解 6.5.9(c)中可知, $D_0=\overline{Q_0}=1, D_1=\overline{Q_1}+Q_0=1$,在下一个 CP 的上升沿到来时, $Q_0^{n+1}=D_0=1, Q_1^{n+1}=D_1=1$,故回到 11 状态,因此计数器有自启动能力,不会出现死机状态。



(c)

图解 6.5.9(续)

6.5.10 试用主从 JK 触发器设计一个同步六进制加计数器。


【知识点窍】 JK 触发器特性方程: $Q^{n+1} = J\overline{Q}^n + KQ^n$;

n 进制计数器所需触发器数 m 为: $2^{m-1} < n \leq 2^m$ 。

【逻辑推理】 注意要检查所设计的计数器的自启动能力。

【解题过程】 根据题意,六进制加法计数器, $n=6$,有 $2^2 < n < 2^3, m=3$,即用 3 个触发器实现 6 个状态,会多出 2 个状态,使其有自启动特性。

根据同步电路设计步骤:首先列出状态,驱动信号的功能真值表如表解 6.5.10 所示,状态转换图如图解 6.5.10(a)所示。



(a)

图解 6.5.10

表解 6.5.10

计数脉冲 CP 的顺序	现 态			次 态			驱动信号					
	Q_2	Q_1	Q_0	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	J_2	K_2	J_1	K_1	J_0	K_0
0	0	0	0	0	0	1	0	×	0	×	1	×
1	0	0	1	0	1	0	0	×	1	×	×	1
2	0	1	0	0	1	1	0	×	×	0	1	×




续表

计数脉冲 CP 的顺序	现 态			次 态			驱动信号		
	Q_2	Q_1	Q_0	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	$J_2 \ K_2$	$J_1 \ K_1$	$J_0 \ K_0$
3	0	1	1	1	0	0	1 ×	× 1	× 1
4	1	0	0	1	0	1	× 0	0 ×	1 ×
5	1	0	1	0	0	0	× 1	0 ×	× 1
无效状态	1	1	0	1	1	1	× 0	× 0	1 ×
	1	1	1	0	0	0	× 1	× 1	× 1

其中,为了实现自启动,无效状态可自动回“000”状态。

由表解 6.5.10 可画卡诺图如图解 6.5.10(b)所示。



(b)

图解 6.5.10(续)


根据卡诺图,可以得到驱动方程为:

$$FF_0: J_0 = K_0 = 1$$

$$FF_1: J_1 = \overline{Q_2} Q_0, K_1 = Q_0$$

$$FF_2: J_2 = Q_1 Q_0, K_2 = Q_0$$

第 6 章 时序逻辑电路的分析与设计



(c)

图解 6.5.10(续)

于是,可以画出逻辑电路图,如图解 6.5.10(c)所示。

根据表解 6.5.10 可知,110 和 111 为无效状态,由图解 6.5.10(c)可知,一旦 $Q_2Q_1Q_0=110$,则下一脉冲 CP 上升沿时, $Q_2Q_1Q_0=111$,再等到下一脉冲 CP 上升沿到达时, $Q_2Q_1Q_0$ 状态 $111 \rightarrow 000$ 于是,电路不会停留在死机状态,具有自启动能力。


6.5.11 试分析图题 6.5.11 所示电路,画出它的状态图,说明它是几进制计数器。

【知识点窍】 74HCT161: 模为 2^4 (4 位二进制) 同步计数器。


【逻辑推理】 74HCT161 为异步清零,即一旦异步置零(复位)端 $CR=0$,输出 $Q_0Q_1Q_2Q_3=0000$,其工作过程不受时钟 CP 影响,而 CR 为 Q_1 、 Q_3 的与非逻辑结果。

所以在 Q_3Q_2 第一次达到 11 时,即输出 $Q_3Q_2Q_1Q_0$ 为 1010 时,立即回到 0000 状态,因此 1010 只出现极短时间,可以忽略。若是采用同步清零或同步置数,则不会出现类似 1010 的瞬间状态。

【解题过程】 当 $Q_1=Q_3=1$ 时,与非门输出 $CR=\overline{Q_1Q_3}=0$,即开始清零。由于 74HCT161 为加法计数器,故状态图如图解 6.5.11 所示,只在极短的时间内,输出出现 1010,一旦 $CR=0$,则立即清零。由状态图可知,图题 6.5.11 所示为十进制计算器。



图题 6.5.11



图解 6.5.11

6.5.12 试分析图题 6.5.12 所示电路,画出它的状态图,说明它是几进制计数器。(74HCT163 是具有同步清零功能的 4 位二进制同步加法计数器,其他功能与 74HCT161 相同。)

【知识点窍】 74HCT163: 4 位二进制同步计数器(同步置零方式)。


【逻辑推理】 74HCT163 为同步清零工作方式,即 $CR=0$,且下一脉冲到达后,开始清零。因此状态 1010 会保留一个时钟周期。

【解题过程】 图题 6.5.12 与图题 6.5.11 的连接相同,均为“反馈清零法”。但由于 74HCT163




电子技术基础(数字部分)辅导及习题全解

为同步清零,当 $Q_3 Q_2 Q_1 Q_0 = 1010$ 时, $CR=0$,但此时所在周期的脉冲已过,故不清零。直至下一脉冲到达时,即 $Q_3 Q_2 Q_1 Q_0$ 将要变为 1011 时,输出 $Q_0 \sim Q_3$ 被清零,故 1010 为一个输出状态。因此,图题 6.5.12 所示电路为十一进制加法计数器,状态图如图解 6.5.12 所示。




图题 6.5.12



图解 6.5.12


6.5.13 试分析图题 6.5.13 所示电路,画出它的状态图,说明它是几进制计数器。



图题 6.5.13

【逻辑推理】 74HCT161 的端口。LD 为同步置数端,当 $LD=0$ 时,且下一脉冲到达时, $Q_0=A$, $Q_1=B$, $Q_2=C$, $Q_3=D$,即将输入端 DCBA 的状态置入计数器。由于是同步置数,故没有多余的中间状态。置数端 LD 与输出端 Q_3 、 Q_2 是与非逻辑,故计数器采用的是“反馈置数法”。

【解题过程】 与 6.5.12 题相类似,当 $Q_3 Q_2 Q_1 Q_0$ 第一次有 $Q_2=Q_3=1$ 时,即为 1010 时, $PE=\overline{Q_2} \overline{Q_3}=0$,由于 74HCT161 为同步置数,故 $PE=0$ 将维持到下一时钟脉冲到达,即第 11 个脉冲到达时,才进行置数,及 $Q_3 Q_2 Q_1 Q_0 = DCBA = 0000$,由此,计数器重新开始计数。因此图题 6.5.13 所示电路为十一进制计数器,其状态表如图解 6.5.13 所示。




图解 6.5.13

第 6 章 时序逻辑电路的分析与设计

6.5.14 试分析图题 6.5.14 所示电路,画出它的状态图,说明它是几进制计数器。


【知识点窍】 74HC161:4 位二进制同步计数器

【逻辑推理】 $PE=0$ 时,对 74HC161 进行同步置数,而 TC 为进位输出,因此在 TC 输出为 1,即 $Q_3Q_2Q_1Q_0=1111$ 时, $PE=0$,然后等到下一脉冲到达后,74HC161 开始置数使 $Q_3Q_2Q_1Q_0=DCBA=0101$,因此重新开始计数。



图题 6.5.14


【解题过程】 图题 6.5.14 为“反馈置数法”计数器,反馈信号为输出进位信号 TC 。当 $Q_3Q_2Q_1Q_0=1111$ 时,进位信号 $TC=1$, $PE=0$,直到下一脉冲到达时,74HC161 开始置位,使 $Q_3Q_2Q_1Q_0=D_3D_2D_1D_0=0101$,即为初态。因此,所有的状态为 $0101\sim1111$,共 11 个状态。故图题 6.5.14 所示电路为十一进制计数器,状态图如图解 6.5.14 所示。



图解 6.5.14

6.5.15 试用 74HC161 设计一个计数器,其计数状态为自然二进制数 $1001\sim1111$ 。

【逻辑推理】 与 6.5.14 题类似,是其逆向求解过程,利用 6.5.14 题的思路,可设计由“反馈置数法”来实现计数器的功能,只是置数值 $D_3D_2D_1D_0$ 为 1001 而不是 0101 。




图解 6.5.15



电子技术基础(数字部分)辅导及习题全解

【解题过程】 已知计数初态为 1001, 所以由“反馈置数法”可知, $D_0 = D_3 = 1, D_1 = D_2 = 0$ 来设置上数端; $\overline{TC}$ 接 PE 端。连接如图解 6.5.15 所示。显然, 当输出为 1111 时, $TC = 1, PE = 0$, 等待到下一脉冲到达, 对输出进行同步置数为 1001, 因此实现了 1001~1111 的加法计数功能。

6.5.16 试分析图题 6.5.16 所示电路, 说明它是多少进制的计数器, 采用了何种进位方式?



图题 6.5.16


【知识点窍】 74HCT161 的功能特点

【逻辑推理】 当 $Q_3 Q_2 Q_1 Q_0 \approx 1111$ 时, $TC = 1$, 将使下一级计数加 1。此时下一级计数器对上一级 74HCT161 的 TC 端口的数据进行计数, 计数范围提高了一个数量级。

【解题过程】 当 74HCT161(1) 计数输出为 1111 时, 有 $TC = Q_3 Q_2 Q_1 Q_0 = 1$ 。

即有进位至 74HCT161(1), 而 74HCT161(0) 的状态下一脉冲时为 0000。74HCT161(1) 对 74HCT161(0) 的 TC 进位进行计数; 同理 74HCT161(1) 对 74HCT161(1) 的 TC 进行计数, 因此最高状态为 $\underbrace{11 \cdots 1}_{12\text{位}}$, 最低状态为 $\underbrace{00 \cdots 0}_{12\text{位}}$, 且中间无空状态, 故为 $2^{12} = 4096$ 位计数器。采用了并行进位的方式。

6.5.17 试分析图题 6.5.17 所示电路, 说明它是多少进制的计数器?



图题 6.5.17

【知识点窍】 74HCT161: 4 位二进制计数器及其清零功能。


【逻辑推理】 上一级计数器 TC 端口与下一级的 CET、CEP 端口相连。可知, 74HCT161(0) 和 (1) 为级连 8 位二进制计数器, 通过与非门进位反馈清零, 使末状态固定, 从而确定计数数目。

【解题过程】 当输出为 10101110 时, 有与非门输出为 0, 即 74HCT161(0) 和 (1) 的清零端 $CR = 0$ 有效, 两片 74HCT161 同时清零而 10101110 只出现极短的时间, 可以忽略不计。因此输出的状态 00000000~10101110, 且中间无空缺状态, 故上述计数器为 $(10101110)_2 = (174)_{10}$ 进制计数器。

6.5.18 试分析图题 6.5.18 所示电路, 说明它是多少进制的计数器?

【知识点窍】 74HCT161: 4 位二进制计数器的级连及置数功能。

第 6 章 时序逻辑电路的分析与设计



图题 6.5.18

【逻辑推理】 两片 74HCT161 级连组成八位二进制计数器,并以“反馈置数法”进行初始状态重置。

【解题过程】 当 74HCT161(0) 计数到 1111 状态时,有 $CR=1$,使 74HCT161(1) 得到 1 计数脉冲,而 74HCT161(0) 回到状态 0000 并开始重新计数。直至两片状态都为 1111 时,74HCT161(2) 的进位输出 $CR=1$,而预置数输入端所加的输入为 01010010,且两片 74HCT161 的 $PE=\overline{CR}=0$,使得两片 74HCT161 置数为 01010010,因此所有状态为 01010010 ~ 11111111,共有 $(11111111 - 01010010 + 1)_2 = (255 - 82 + 1)_{10} = 174$ 个状态,故上述电路为一百七十四进制计数器。


6.5.19 试用 74HCT161 构成同步二十四进制计数器,要求采用两种不同的方法。

【知识点窍】 74HCT161 4 位二进制计数器的级连反馈清零法和反馈置数法。


【逻辑推理】 二十四进制计数器的实现需要两片 74HCT161 级连而成,类似 6.5.18 题所示电路。由题意要求采用两种方法实现,则应分别采用“反馈清零法”和“反馈置数法”。其解题思路为 6.5.17 题的逆向过程。

【解题过程】 (1) 反馈清零法

仿照 6.5.17 题,可得 $(24)_D = (00011000)_B$ 。因此,当两片 74HCT161 输出为 00011000 时,应使二片 74HCT161 同时清零,因此,将 74HCT161(0) 的 Q_3 和 74HCT161(1) 的 Q_0 与非之后,作为两片 74HCT161 的异步清零端。其他接口如 74HCT161(0) 的 TC 应接 74HCT161(1) 的 CET 和 CEP,使 74HCT161(1) 对 74HCT161(0) 的进位脉冲进行计数,从而实现由级连构成的 8 位二进制计数器。电路的输出状态为 00000000 ~ 00010111,共有 24 个状态,从而实现 24 进制计数器。电路图如图解 6.5.19(a) 所示。



图解 6.5.19




图解 6.5.19(续)

(2) 反馈置数法

参考 6.5.18 题, 反馈置数法的末状态为 11111111, 因此要确定置入的初始状态。为了实现高位计数, TC 和 CET、CET 的连接方法同图解 6.5.19(a), 但当输出状态为 11111111 时, 74HCT161(1) 的 $CR=1$, 使之让两片 74HCT161 重新置数, 故 TC 接反相器后与两片 74HCT161 的置数端 PE 端相连。为了实现 24 进制计数, 计数的初始状态, 即置数数值, 可设 $11111111 - x + 1 = 00011000$ 其中, x 为二进制的置数初值, 因此可求得, 置数值为 11101000, 由 11101000 ~ 11111111 共有 24 个状态, 因而实现了 24 进制计数功能。其电路如图解 6.5.19(b) 所示。

6.5.20 用一个全加器和一个 D 触发器及两个 8 位移位寄存器 A、B 构成的 8 位串行加法电路如图题 6.5.20 所示。图中, CLK 为时钟输入端; $\overline{LD}$ 为置数控制输入端, 当 $\overline{LD}=0$ 时, 8 位被加数 A_{7-0} 和 8 位加数 B_{7-0} 将分别进入移位寄存器 A 和 B; AE 为加运算控制端, 当 $AE=1$ 时, 进行串行加法运算, 输入 8 个时钟脉冲后恢复为 0; S_{7-0} 为 8 位和输出端; C 为进位输出端。移位寄存器 A、B 的 CP 端为时钟输入端, $\overline{PE}$ 端为并行置数控制端, D_{SI} 和 D_{SO} 端分别为串行数据输入端、输出端。试分析电路的工作原理。



图题 6.5.20

【知识点窍】 全加器与 D 触发器配合设计电路。

【解题过程】 该电路可实现两个 8 位二进制数的求和运算。移位寄存器 A、B 均为右移移位寄存器。电路工作过程如下：

(1) 置数

首先令 $AE=0$, 禁止时钟脉冲 CLK 输入, 将 8 位被加数 $A_{7\sim0}$ 和加数 $B_{7\sim0}$ 以右低左高的形式分别置于 A、B 寄存器, 然后令 $\overline{LD}=0$ 于是完成置数过程, 同时将 D 触发器置零。

(2) 加法运算


由于 $Q=0, CI=0$ 。全加器的 A、B 输入端分别为加数和被加数的最低位 A_0 和 B_0 , 于是得到 $S_0 = A_0 + B_0 + 0$, 在 CO 端得到 A_0 和 B_0 相加后的进位值 C_0 , 为 D 触发器的输入信号, $D=C_0$ 。这时将 AE 置 1, CLK 信号输入到两个移位寄存器和 D 触发器的时钟输入端。当 CLK 信号的第一个上升沿到达时, $CI=Q=C_0$ 。同时两个移位寄存器均进行右移操作, S_0 移入移位寄存器 A 的最高位, 而 A_1 和 B_1 分别出现在全加器的 A、B 输入端。于是, $S_1 = A_1 + B_1 + C_0$, 而 $CO=C_1$, 为该位相加后向高 1 位的进位值。在下一个时钟脉冲沿到达后, 重复上述过程。8 个时钟脉冲之后, AE 置 0, 一次 8 位二进制加法运算结束。

(3) 读出和值

运算结束后, 两个 8 位二进制数之和已全部移入移位寄存器 A, 从它的 8 位并行输出端 $S_{7\sim0}$ 可读出串行加法运算的结果。从 D 触发器 $Q=C$ 的输出状态可判断加法运算是否溢出。如果 $C=0$, 则说明从 $S_{7\sim0}$ 读出的和是正确的; 如果 $C=1$, 则说明两个 8 位数之和大于 255, 加法运算溢出。

6.6 用 Verilog HDL 描述时序逻辑电路

6.6.1 试用 Verilog 写出图题 6.6.1 所示 4 位移位寄存器的行为描述。



图题 6.6.1 用 D 触发器构成的 4 位移位寄存器

【答】4 位移位寄存器的 Verilog HDL 行为描述程序如下：

```
module shifter(Q,Dsi,Dso,CP);
```

```
    input Dsi,CP;
```

```
    output Dso;
```

```
    output [3:0]Q;
```

```
    reg [3:0]Q;
```

```
    reg Dso;
```

```
    always @ (posedge CP)
```

```
    begin
```

```
        Q[0]<=Dsi;        //串行输入数据移到输出的最低位
```

```
        Q<=Q<<1;        //输出信号码移1位
```

```
        Dso<=Q[3];        //串行输出数据
```

```
    end
```



endmodule

6.6.2 试用 Verilog 写出一个 4 位二进制可逆计数器的行为描述。要求具有 5 种功能,即异步清零、同步置数、加计数、减计数和保持原有状态不变。且要求计数器能输出进位信号和借位信号,即当计数器递增计数到最大值时,产生一个高电平有效的进位信号 Co ;当计数器递减计算到最小值 0 时,产生一个高电平有效的借位信号 Bo 。

【解题过程】 4 位二进制可逆计数器 Verilog HDL 行为描述程序如下:

```
module Counter(Q,Co,Bo,nCR,CP,S1,S0,Din);
```

```
parameter Width = 4
```

```
input nCR,CP; //定义置位和时钟端口
```

```
input[Width-1:0]Din; //并行数据输入口
```

```
input S1,S0; //选择输入端
```

```
output[Width-1:0]Q; //输出
```

```
reg[Width-1:0]Q;
```

```
output Co,Bo;
```

```
wire Co,Bo;
```

```
always @(posedge CP or negedge nCR);
```

```
begin
```

```
if (~nCR) Q<=4'h0; //清零
```

```
else
```

```
case({S1,S0})
```

```
2'b00: Q<=Din;
```

```
2'b01: Q<=Q+1;
```

```
2'b10: Q<=Q-1;
```

```
2'b11: Q<=Q;
```

```
endcase
```

```
end
```

```
assign Co = &Q;
```

```
assign Bo = ~|Q;
```

```
endmodule
```

6.6.3 设计一个变模计数,在 S 和 T 的控制下,实现同步模 5、模 8、模 10 和模 12 计数,其模数控制表如表题 6.6.3 所示,并要求具有异步清零和暂停计数的功能。

表题 6.6.3 计数器的模数控制数

控制信号		模数	控制信号		模数
S	T		S	T	
0	0	模 5 计数	1	0	模 10 计数
0	1	模 8 计数	1	1	模 12 计数

【答】 变模计数的 Verilog HDL 行为描述程序如下:

```
module Counter(CP,nCR,EN,S,T,Q);
```

```

input CP,nCR,EN,S,T; //定义输入
output[3:0]Q;
reg[3:0]Q;
always @(posedge CP or negedge nCR)
begin
    if (~ nCR)    Q <= 4'd0;
    else if(EN)
        begin
            case({S,T}) //由{S,T}控制模数切换
                2'b00:if(Q>4'd4)  Q<=4'd0;    //模 5
                    else Q <= Q+1'd1;
                2'b01:if(Q>4'd7)  Q<=4'd0;    //模 8
                    else Q <= Q+1'd1;
                2'b10:if(Q>4'd9)  Q<=4'd0;    //模 10
                    else Q <= Q+1'd1;
                2'b11:if(Q>4'd11) Q<=4'd0;    //模 12
                    else Q <= Q+1'd1;
            endcase
        end
    else Q<=Q;    //EN=0 时,暂停计算
end
endmodule

```

6.6.4 试用 Verilog 的行为描述方式写出一个小时时间计算器程序。要求如下:

(1)计数器的功能是从 1 开始计数到 12,然后又从 1 开始,周而复始运行。计数器的输出为 8421 BCD 码。

(2)要求该计数器带有复位端 CR 和计数控制端 EN。当 CR 为低电平时,计数器复位,其输出为 1;当 CR 和 EN 均为高电平时,计数器处于计数状态;当 CR 为高电平但 EN 为低电平时,计数器暂停计数。

【答】 由设计要求知,计数器的输入为 CR、EN、CP,输出为 Qh、Ql,其 Verilog HDL 程序如下:

```

module Cnt12(CP,CR,EN,Qh,Ql);
    input CP,CR,EN; //定义输入
    output [3:0] Qh,Ql; //定义输出
    reg [3:0] Qh,Ql;
    always @(posedge CP or negedge CR);
    begin
        if (~CR)
            begin Ql <= 4'd1; Qh <= 4'd0; end
        else if (EN)
            begin

```



```

if((Qh > 4'd1) || (Ql > 4'd9) || ((Qh == 4'd1) && (Ql > 4'd2)))
    begin Ql <= 4'd1; Qh <= 4'd0;    end //如果出错
else if (Qh == 4'd1 && Ql == 4'd2)
    begin Ql <= 4'd1; Qh <= 4'd0;    end //如果计到了最大值
else if(Ql == 4'd9)                //如果个位到了最大值
    begin Ql <= 4'd0; Qh <= Qh + 1'b1; end
else if(Ql == 4'd9)
    begin Ql + 1'b1; Qh <= Qh; end
end
else
    begin Ql <= Ql; Qh <= Qh; end
end
endmodule

```

6.6.5 某电路的状态图如图题 6.6.5 所示,图中, M 为控制变量,当 $M=0$ 时,电路按顺时针方向所指的状态进行转换;当 $M=1$ 时,则按反时针方向进行状态转换。试用 Verilog 描述该电路。

【答】 电路的输出为 A, B, C , 输入为 M , 时钟为信号为 CP , 清零信号为 CR 。

```

module Motor(A,B,C,M,CP,CR);

```

```

    input M,CP,CR;

```

```

    output A,B,C

```

```

    reg A,B,C

```

```

    reg [2:0] current_state,next_state;

```

//输出、输入信号

```

    parameter S0 = 3'b000, S1 = 3'b100, S2 = 3'b110, S3 = 3'

```

b010,

```

    S4 = 3'b011, S5 = 3'b001, S6 = 3'b101, S7 = 3'b111;

```

```

    always @ (posedge CP)

```

```

    begin

```

```

        if (~CR)

```

```

            current_state <= S0;    //同步清零

```

```

        else

```

```

            current_state <= next_state;

```

```

        end

```

```

    always @ (current_state or M)

```

```

        begin

```

```

            case(current_state)

```

```


                S7:begin {A,B,C} = 3'b111;next_state = S0;end

```

```

                S0:begin {A,B,C} = 3'b000;next_state = S2;end

```



图题 6.6.5

第 6 章 时序逻辑电路的分析与设计

```

S1:begin {A,B,C} = 3'b100;next_state = (M==0)? S2;S6;end
S2:begin {A,B,C} = 3'b110;next_state = (M==0)? S3;S1;end
S3:begin {A,B,C} = 3'b010;next_state = (M==0)? S4;S2;end
S4:begin {A,B,C} = 3'b011;next_state = (M==0)? S5;S3;end
S5:begin {A,B,C} = 3'b001;next_state = (M==0)? S6;S4;end
S6:begin {A,B,C} = 3'b101;next_state = (M==0)? S1;S5;end

```

endcase

end


endmodule

6.6.6 设计一个序列检测器电路。功能是检测出串行输入数据 Sin 中的 4 位二进制序列 0101 (自左至右输入), 当检测到该序列时, 输出 Out=1; 没有检测到该序列时, 输出 Out=0。要求:

(1) 给出电路的状态编码, 画出状态图 (注意考虑序列重叠的可能性, 例如 010101, 相当于出现两个 0101 序列)。

(2) 用 JK 触发器和门电路来设计此电路。

(3) 用 Verilog 的行为描述方式描述该电路。



图解 6.6.6

【答】 (1) 该题的原始状态图, 如图解 6.6.6(a) 所示。

观察该图便知, 图中 S_2 、 S_4 为等价状态, 可用 S_2 代替 S_4 , 于是得到简化状态图, 如图解 6.6.6(b) 所示。


该电路有四个状态, 可以用 2 位二进制代码组合 (00, 01, 10, 11) 表示, 即令 $S_0=00$, $S_1=01$, $S_2=10$, $S_3=11$ 。于是得到编码形式的状态图, 如图解 6.6.6(c) 所示。

(2) 根据图解 6.6.6(c) 列出电路输入变量、输出变量的真值表, 如表解 6.6.6 所示。画出触发器




电子技术基础(数字部分)辅导及习题全解


次态卡诺图,如图解 6. 6. 6(d)、(e)所示。



(d)



(e)



(f)

图解 6. 6. 6(续)

表解 6. 6. 6

Sin	Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}	Out
0	0	0	0	1	0
0	0	1	0	1	0
0	1	0	1	1	0
0	1	1	0	1	0
1	0	0	0	0	0
1	0	1	1	0	0
1	1	0	0	0	0
1	1	1	1	0	1

由此可得触发器的次态方程:

$$Q_1^{n+1} = Sin Q_0^n \bar{Q}_1^n + (Sin Q_0^n + \bar{Sin} Q_0^n) Q_1^n$$

$$Q_0^{n+1} = \bar{Sin} \bar{Q}_0^n + \bar{Sin} Q_0^n$$

将它们与 JK 触发器的特性方程 $Q^{n+1} = J \bar{Q}^n + \bar{K} Q^n$ 进行比较,可以得到各触发器的驱动方程:

$$\begin{aligned} J_1 &= \text{Sin} Q_0 & K_1 &= \text{Sin} Q_0 \\ J_0 &= \overline{\text{Sin}} & K_0 &= \text{Sin} \\ & & \text{Out} &= \text{Sin} Q_1 Q_0 \end{aligned} \quad \textcircled{1}$$

由表解 6.6.6 可以直接写出输出方程。

根据式①画出逻辑电路图,如图解 6.6.6(f)所示。

(3)行为描述方式的 Verilog HDL 程序如下:


```
module Detector(Sin,CP,CR,Out);
    input Sin,CP,CR; //定义输入
    output Out; //定义输出
    reg Out;
    parameter S0=2'b00,S1=2'b01,S2=2'b10,S3=2'b11;
```

```
always @(posedge CP) //状态寄存器
begin
    if(~CR)
        current_state<=S0; //清零
    else
        current_state<=next_state; //CP 上升
end
//The combinational logic,assign the next state
always @(current_state or Sin)
begin
    case(current_state)
        S0:begin Out=0;next_state=(Sin==1)?S0:S1;end
        S1:begin Out=0;next_state=(Sin==1)?S2:S1;end
        S2:begin Out=0;next_state=(Sin==1)?S0:S3;end
        S3:if (Sin==1)
            begin Out=1;next_state=S2;end
        else
            begin Out=0;next_state=S1;end
    endcase
end
endmodule
```


6.7 时序可编程逻辑器件

6.7.1 对于教材图 6.7.3 所示的 OLMC,试画出当 $AC0=1, AC1(n)=1, XOR(n)=1$ 时的等效逻辑电路。

【解题过程】 当 $AC0=1, AC1(n)=1, XOR(n)=1$ 时,根据 OLMC 中数据选择器所选择的通路,得到的等效逻辑电路如图解 6.7.1 所示。



教材图 6.7.3



图解 6.7.1

第 7 章 存储器、复杂可编程器件和现场可编程门阵列

知识点归纳

1. 随机存取存储器(RAM)

(1) 随机存取存储器(RAM)的分类

按照存储机理不同, RAM 可分为静态 RAM(SRAM, Static RAM)和动态 RAM(DRAM, Dynamic RAM)。

随机存储器能够随时读出和写入数据, 当写入新数据时, 原来保存的数据丢失。断电后, 所存储的数据会立即丢失。

(2) RAM 的电路结构

1) RAM 存储单元

①静态 RAM 存储单元。SRAM 中数据由锁存器记忆, 只要不断电, 数据就能永久保存。

②动态 RAM 存储单元。存储数据的原理是电容器的电荷存储效应。由于电路中存在漏电流, 电容器上存储的数据(电荷)不能长久保存。

2) RAM 的基本结构

RAM 一般由存储矩阵、地址译码器和读/写控制电路等三部分组成, 如图 7.1 所示。




图 7.1 RAM 电路的基本结构

①存储矩阵。存储矩阵由大量存储单元按一定规则排列而成, 每个存储单元存储 1 位二值信息(0 或 1)。存储器以字为单位组织内部结构, 1 个字含有若干个存储单元, 1 个字中所含的位数称为字长。



②地址译码。存储单元的编址方式有单译码方式和双译码方式两种。在单译码方式中,只有行地址译码器而没有列地址译码器,行地址译码器输出为字线,字线与输入地址变量相对应,字线选中某个字的所有位,在读/写控制器的控制下同时进行读/写操作。

在双地址译码方式中,既有行地址译码器,又有列地址译码器,由地址输入代码分别选通行译码器输出的行线和列译码器输出的列线相交的存储单元,并使这些被选中的单元与读/写控制电路及输入/输出端接通,以便对这些单元进行读/写操作。

③读/写控制电路。读/写控制电路控制电路的工作状态。当读/写控制信号 $R/\overline{W}=1$ 时,执行读操作;而当 $R/\overline{W}=0$ 时,执行写操作。在读/写控制电路上还有片选输入端 $\overline{CS}$ 。当 $\overline{CS}=0$ 时, RAM 为正常的工作状态;当 $\overline{CS}=1$ 时,所有的输入/输出端均为高阻态,不能对该 RAM 进行读/写操作。

3) RAM 存储容量的扩展

①字长(位数)扩展 当实际的存储器系统的字长超过 RAM 芯片的字长时,需要对 RAM 实行位扩展。位扩展可利用芯片的并联方式实现,即将 RAM 的地址线,读/写控制线和片选信号对应地并联在一起,而各个芯片的数据输入/输出端作为字的各个位线。

②字数的扩展 字数扩展可利用外加译码器控制多个存储芯片的片选输入端来实现。


2. 只读存储器(ROM)

只读存储器可分为固定 ROM 和可编程 ROM。而可编程 ROM 又可分为一次可编程 ROM (PROM)、紫外线光可擦除可编程 ROM(EPPOM)、电可擦除可编程 ROM(EEPROM)和快闪存储器 (FLASH)等。

ROM 的电路结构也包括地址译码器、存储矩阵和读控制电路等。

3. 可编程逻辑器件 PLD

PLD 可以按集成密度来分类:



低密度 PLD 的结构如表 7.1 所示。

表 7.1

器件	与阵列	或阵列	输出结构
PROM	固定	可编程	三态缓冲输出
PLA	可编程	可编程	三态缓冲输出
PAL	可编程	固定	I/O、三态缓冲、寄存器
GAL	可编程	固定	用户定义



经典考题解析

例 7.1 试用 ROM 构成能实现函数 $y=x^2$ 的运算表电路, x 的取值范围为 $0\sim 15$ 的正整数。

【解】 (1) 分析要求, 设定变量

自变量 x 的取值范围为 $0\sim 15$ 的正整数, 对应的 4 位二进制正整数, 用 $B=B_3B_2B_1B_0$ 表示。根据 $y=x^2$ 的运算关系, 可求出 y 的最大值是 $15^2=225$, 可以用 8 位二进制数 $Y=Y_7Y_6Y_5Y_4Y_3Y_2Y_1Y_0$ 表示。

(2) 列真值表(函数运算表)如表 7.2 所示

表 7.2

B_3	B_2	B_1	B_0	Y_7	Y_6	Y_5	Y_4	Y_3	Y_2	Y_1	Y_0	十进制数
0	0	0	0	0	0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	0	0	0	0	1	1
0	0	1	0	0	0	0	0	0	1	0	0	4
0	0	1	1	0	0	0	0	1	0	0	1	9
0	1	0	0	0	0	0	1	0	0	0	0	16
0	1	0	1	0	0	0	1	1	0	0	1	25
0	1	1	0	0	0	1	0	0	1	0	0	36
0	1	1	1	0	0	1	1	0	0	0	1	49
1	0	0	0	0	1	0	0	0	0	0	0	64
1	0	0	1	0	1	0	1	0	0	0	1	81
1	0	1	0	0	1	1	0	0	1	0	0	100
1	0	1	1	0	1	1	1	1	0	0	1	121
1	1	0	0	1	0	0	1	0	0	0	0	144
1	1	0	1	1	0	1	0	1	0	0	1	169
1	1	1	0	1	1	0	0	0	1	0	0	196
1	1	1	1	1	1	1	0	0	0	0	1	225

(3) 写标准与或表达式



$$Y_7 = m_{12} + m_{13} + m_{14} + m_{15}$$

$$Y_6 = m_8 + m_9 + m_{10} + m_{11} + m_{14} + m_{15}$$

$$Y_5 = m_6 + m_7 + m_{10} + m_{11} + m_{13} + m_{15}$$

$$Y_4 = m_4 + m_5 + m_7 + m_9 + m_{11} + m_{12}$$

$$Y_3 = m_3 + m_5 + m_{11} + m_{13}$$

$$Y_2 = m_2 + m_6 + m_{10} + m_{14}$$

$$Y_1 = 0$$

$$Y_0 = m_1 + m_3 + m_5 + m_7 + m_9 + m_{11} + m_{13} + m_{15}$$

(4) 画 ROM 存储矩阵节点连接图

为做图方便, 可将 ROM 矩阵中的二极管用节点表示, 如图 7.2 所示。




图 7.2 ROM 存储矩阵连接图

例 7.2 用 ROM、PROM 和 PLA 分别实现逻辑函数:

$$\begin{cases} F_1(A, B, C) = \sum m(3, 4, 6, 7) \\ F_2(A, B, C) = \sum m(0, 2, 3, 4, 7) \end{cases}$$

【解】 (1) 用 ROM 实现。应选用 8×2 的 ROM, 直接由函数得点阵图, 如图 7.2 所示。

第 7 章 存储器、复杂可编程器件和现场可编程门阵列




图 7.3

(2) 用 PROM。与阵列不可编程，仍是一个全译码阵列。但或阵列可以编程。电路如图 7.4 所示。

(3) 用 PLA 实现。PLA 的与、或阵列均可编程。

化简函数得：

$$\begin{cases} F_1 = A\bar{C} + BC \\ F_2 = \bar{A}B + BC + \bar{B}\bar{C} \end{cases}$$

PLA 中的与阵列应根据 F_1 和 F_2 所包含的乘积项来编程， F_1 、 F_2 中包含的乘积项为 $A\bar{C}$ 、 BC 、 $\bar{A}B$ 、 $\bar{B}\bar{C}$ ，其中 BC 为公共乘积项。再对或阵列编程，就可构成输出函数 F_1 和 F_2 ，电路如图 7.5 所示。




图 7.4




图 7.5



电子技术基础(数字部分)辅导及习题全解


例 7.3 试用 256×4 位的 RAM, 用复合扩展的方法, 组成 1024×8 位的 RAM。

(1) 画出连线图;


(2) 指出当 $R/\overline{W}=1$, 地址为 0011001100 时, 哪个芯片组被选通;

(3) 指出芯片组(0)、(1)、(2)、(3)的地址范围。

【分析】 本例要求用复合扩展的方法, 用 256×4 位的 RAM 芯片组成 1024×8 位的 RAM。显然所选用的 256×4 位 RAM 的字数和位数均不够, 因而需要进行复合扩展连接, 即首先进行位扩展连接, 然后进行字扩展连接, 组成所需要的存储器。



(a)



(b)

图 7.6

【解】 (1) 首先进行位扩展连接, 用 2 片 256×4 位 RAM 组成 256×8 位 RAM, 如图 7.6(a) 所示。然后进行字扩展, 用 4 组 256×8 位 RAM 组成 1024×8 位 RAM, 其连接图如图 7.6(b) 所示。

第 7 章 存储器、复杂可编程器件和现场可编程门阵列




图 7.7



教材同步习题全解

7.1 只读存储器

7.1.1 指出下列存储系统各具有多少个存储单元? 至少需要几根地址线 and 数据线?

(1) $64K \times 1$

(2) $256K \times 4$

(3) $1M \times 1$

(4) $128K \times 8$

【知识点窍】 存储单元的数量就是存储容量的大小

地址线数 $n = \log_2 N$, N 为地址数

【解题过程】 (1) $64K(64 \times 1024)$ 个存储单元, 16 根地址线, 1 根数据线;

(2) $1M(1024 \times 1024)$ 个存储单元, 18 根地址线, 4 根数据线;

(3) $1M(1024 \times 1024)$ 个存储单元, 20 根地址线, 1 根数据线;

第 7 章 存储器、复杂可编程器件和现场可编程门阵列

(4) 1M(1024×1024)个存储单元,17根地址线,8根数据线。

7.1.2 设存储器的起始地址为全 0,试指出下列存储系统的最高地址为多少?

(1) 2K×1 (2) 16K×4 (3) 256K×32

【逻辑推理】 (1)、(2)、(3)的地址个数分别为 2K、16K 和 256K, $A_{\min}=0$,再利用 $A_{\max}=A+A_{\min}-1$ 即可得到最高地址。

【解题过程】 (1) $A_{\max}=A+A_{\min}-1=2K-1=7FFH$

(2) $A_{\max}=A+A_{\min}-1=16K-1=3FFFH$

(3) $A_{\max}=A+A_{\min}-1=256K-1=3FFFFH$

7.1.3 试确定用 ROM 实现下列逻辑函数时所需的容量:

(1) 实现两个 3 位二进制数相乘的乘法器;

(2) 将 8 位二进制数转换成十进制数(用 BCD 码表示)的转换电路。

【知识点窍】 存储器容量=字数×位数。

【解题过程】

(1) 两个 3 位二进制数的范围为 000~111 即 0~7 之间,相乘后结果在 0~49 之间。

(49)₁₀=(110001)₂,为 6 位数据,地址即为两个 3 位二进制数的连写,即为 $A_2A_1A_0B_2B_1B_0$ 共有 2^6 个地址,因此,ROM 容量为 $2^6 \times 6$ 。

(2) 8 位二进制最大为 (11111111)₂=(255)₁₀=(10:0101:0101)_{8421BCD},因此数据位数为 10 位。由于 8 位二进制数共有 0~255 个,即 2^8 则地址数为 2^8 ,因此 ROM 容量为 $2^8 \times 10$ 。

7.1.4 用一片 128×8 位的 ROM 实现各种码制之间的转换。要求用从全 0 地址开始的前 16 个地址单元实现 8421BCD 码到余 3 码的转换;接下来的 16 个地址单元实现余 3 码到 8421BCD 码的转换。试求:(1)列出 ROM 的地址与内容对应关系的真值表;(2)确定输入变量和输出变量与 ROM 地址线和数据线的对应关系;(3)简要说明将 8421BCD 码的 0101 转换成余 3 码和将余 3 码的 1001 转换成 8421BCD 码的过程。

【知识点窍】 8421BCD 码:每 4 位对应一十进制,故其范围为 0000~1001;

余 3 码:8421BCD 码加 3 得到的码,故其范围为 0011~1100。

【逻辑推理】 由 ROM 实现 8421BCD 码和余 3 码之间的转换,即用地址编码和存储的数据编码相对应的方法进行转换。

【解题过程】 (1) 128×8 位 ROM 的地址线数目: $n=\log_2 128=7$,即地址为 $A_6A_5A_4A_3A_2A_1A_0$ 。而 8 位 ROM,故数据线数为 8,数据线为 $D_7D_6D_5D_4D_3D_2D_1D_0$ 。ROM 地址和数据对应的转换编码真值表如表解 7.1.4 所示。

(2) 设输入为 $A_3A_2A_1A_0$,输出为 $D_3D_2D_1D_0$ 。 A_4 为转换控制位,当 $A_4=0$ 时,进行 8421BCD 码向余 3 码的转换;当 $A_4=1$ 时,则进行余 3 码到 8421BCD 码的转换,见表解 7.1.4 所示。

(3) 8421BCD 码中 0101 变为余 3 码,输入地址 $A_6A_5A_4A_3A_2A_1A_0=0000101$,此时输出数据 $D_7D_6D_5D_4D_3D_2D_1D_0=00001000$,即为余 3 码,见表解 7.1.4 所示。

而当要把余 3 码 1001 转换成 8421BCD 码时, $A_4=1$,则地址为 $A_6A_5A_4A_3A_2A_1A_0=00011001$ 。



电子技术基础(数字部分)辅导及习题全解

对应表解 7.1.4 所示中, $D_7 D_6 D_5 D_4 D_3 D_2 D_1 D_0 = 00000011$, 即为 8421BCD 码的输出。

表解 7.1.4

地 址								内 容							
A_6	A_5	A_4	A_3	A_2	A_1	A_0		D_7	D_6	D_5	D_4	D_3	D_2	D_1	D_0
0	0	0	0	0	0	0		0	0	0	0	0	0	1	1
0	0	0	0	0	0	1		0	0	0	0	0	1	0	0
0	0	0	0	0	1	0		0	0	0	0	0	1	0	1
0	0	0	0	0	1	1		0	0	0	0	0	1	1	0
0	0	0	0	1	0	0		0	0	0	0	0	1	1	1
0	0	0	0	1	0	1		0	0	0	0	1	0	0	0
0	0	0	0	1	1	0		0	0	0	0	1	0	0	1
0	0	0	0	1	1	1		0	0	0	0	1	0	1	0
0	0	0	1	0	0	0		0	0	0	0	1	0	1	1
0	0	0	1	0	0	1		0	0	0	0	1	1	0	0
0	0	1	0	0	1	1		0	0	0	0	0	0	0	0
0	0	1	0	0	1	0		0	0	0	0	0	0	0	1
0	0	1	0	1	0	1		0	0	0	0	0	0	1	0
0	0	1	0	1	1	0		0	0	0	0	0	0	1	1
0	0	1	0	1	1	1		0	0	0	0	0	1	0	0
0	0	1	1	0	0	0		0	0	0	0	0	1	0	1
0	0	1	1	0	0	1		0	0	0	0	0	1	1	0
0	0	1	1	0	1	0		0	0	0	0	0	1	1	1
0	0	1	1	0	1	1		0	0	0	0	1	0	0	0
0	0	1	1	1	0	0		0	0	0	0	1	0	0	1

8421BCD 码

余 3 码

余 3 码

8421BCD 码

7.1.5 利用 ROM 构成的任意波形发生器如图题 7.1.5 所示, 改变 ROM 的内容, 即可改变输出波形。当 ROM 的内容如表题 7.1.5 所示时, 画出输出端随 CP 变化的波形。


表题 7.1.5

A_3	A_2	A_1	A_0	D_3	D_2	D_1	D_0
0	0	0	0	0	1	0	0
0	0	0	1	0	1	0	1
0	0	1	0	0	1	1	0
0	0	1	1	0	1	1	1
0	1	0	0	1	0	0	0
0	1	0	1	0	1	1	1

第 7 章 存储器、复杂可编程器件和现场可编程门阵列

续表

A_3	A_2	A_1	A_0	D_3	D_2	D_1	D_0
0	1	1	0	0	1	1	0
0	1	1	1	0	1	0	1
1	0	0	0	0	1	0	0
1	0	0	1	0	0	1	1
1	0	1	0	0	0	1	0
1	0	1	1	0	0	0	1
1	1	0	0	0	0	0	0
1	1	0	1	0	0	0	1
1	1	1	0	0	0	1	0
1	1	1	1	0	0	1	1



图题 7.1.5

【知识点窍】反相加法器输出电压。

【逻辑推理】各电阻上的输入电压与 ROM 的输出 $D_0 \sim D_3$ 有关, $D_i = 1$, 则 $V_i = V_{REF}$; $D_i = 0$, 则 $V_i = 0$ 。因此, $V_i = D_i V_{REF}$, $i = 0, 1, 2, 3$ 。运放和电阻组成反比例加法器, 根据其定义, 可以求出 u_O , 有

$$u_O = -R_f \sum_{i=0}^3 \frac{V_i}{R_i}$$

【解题过程】根据表题 7.1.5 可知, $D_i = 0$ 或 1。

由于各输入电压 V_i 和 ROM 输出 D_i 有关, 且 $V_i = D_i V_{REF}$, $i = 0, 1, 2, 3$, 因此, 反相器输出电压:

$u_O = -R_f \sum_{i=0}^3 \frac{V_i}{R_i}$ 其中 $R_i = R/2^i$, 于是

$$\begin{aligned} u_O &= -R_f \left(\frac{D_0}{R} V_{REF} + \frac{2D_1}{R} V_{REF} + \frac{4D_2}{R} V_{REF} + \frac{8D_3}{R} V_{REF} \right) \\ &= -R_f V_{REF} (D_0 + 2D_1 + 4D_2 + 8D_3) \cdot \frac{1}{R} \end{aligned}$$



电子技术基础(数字部分)辅导及习题全解


根据表题 7.1.5, 可知 v_O 与 $Q_0 \sim D_3$ 的关系如表解 7.1.5 所示。

表解 7.1.5

A_3	A_2	A_1	A_0	D_3	D_2	D_1	D_0	v_O
0	0	0	0	0	1	0	0	-4K
0	0	0	1	0	1	0	1	-5K
0	0	1	0	0	1	1	0	-6K
0	0	1	1	0	1	1	1	-7K
0	1	0	0	1	0	0	0	-8K
0	1	0	1	0	1	1	1	-7K
0	1	1	0	0	1	1	0	-6K
0	1	1	1	0	1	0	1	-5K
1	0	0	0	0	1	0	0	-4K
1	0	0	1	0	0	1	1	-3K
1	0	1	0	0	0	1	0	-2K
1	0	1	1	0	0	0	1	-1K
1	1	0	0	0	0	0	0	0
1	1	0	1	0	0	0	1	-1K
1	1	1	0	0	0	1	0	-2K
1	1	1	1	0	0	1	1	-3K

其中, $K = \frac{R_f V_{REF}}{R}$ 。由于 $A_3 A_2 A_1 A_0 = Q_D Q_C Q_B Q_A$ 随 CP 脉冲输入而逐次加 1, 故输出波形图如

图解 7.1.5 所示。



图解 7.1.5

7.2 随机存取存储器

7.2.1 一个 CMOS 存储单元如图题 7.2.1 所示, 试分析其工作原理。


【知识点窍】 NMOS 管: $V_{GS} > 0$, 导通;

PMOS 管: $V_{GS} < 0$, 导通。

【逻辑推理】 $T_1 \sim T_4$ 组成双稳态存储单位, 用 MOS 管的导通和截止来存储信息。当 T_1 和 T_4 导通时, T_2 和 T_3 必截止, 如果位线 $B, \bar{B}$ 导通, 则 $B=1, \bar{B}=0$; 当 T_2 和 T_3 导通时, T_1 和 T_4 截止, 则在 B 和 $\bar{B}$ 导通时, $B=0, \bar{B}=1$, 这是读出功能; 存入数据时, $B=1, \bar{B}=0$, 则使 T_1 导通, T_2 截止, T_4 导通, T_3 截止; 由于是双稳态, $B, \bar{B}$ 不导通, 则 $T_1 \sim T_4$ 保持, 同理, $B=0, \bar{B}=1$ 时, T_1, T_4 截止, T_2, T_3 导通, 并保持以上状态。

第7章 存储器、复杂可编程器件和现场可编程门阵列

【解题过程】 此电路为五管静态存储单元电路。 $T_1 \sim T_4$ 为两个反相器交叉连接而成的双稳态电路,是存储单元的主体。 T_5 和 T_6 分别是由行选线和列选线控制的传输门,当行选线和列选线都为高电平时, T_5 、 T_6 导通,可以对该存储单元读出或存入数据。



图题 7.2.1

7.2.2 设同步 SRAM 工作在从发模式下,若数据写入的首地址为 0094H,问接下来的 3 个数据将被写入的存储单元的地址分别是多少?

【解题过程】 接下来的 3 个地址分别是 0095H, 0096H, 0097H。

7.2.3 一个有 4096 位的 DRAM,如果存储矩阵为 64×64 结构形式,且每个存储单元刷新时间为 100 ns,则存储单元全部刷新一遍最快需要多长时间?如果刷新每行的最长时间为 $15.6 \mu\text{s}$,则该 DRAM 的刷新周期最长为多少?刷新操作所用时间占刷新周期的百分比是多少?

【知识点窍】 DRAM 刷新时间: $T = Y \times T_x$, T_x 为行刷新时间, Y 为列数。

【逻辑推理】 DRAM 刷新方式为并行方式,即一次刷新一整行。

【解题过程】 将其全部刷新一遍最少需要的刷新时间为

$$64 \times 100 \text{ ns} = 6400 \text{ ns} = 6.4 \mu\text{s}$$

$$64 \text{ 行的总间隔时间为 } 64 \times 15.6 \mu\text{s} = 998.4 \mu\text{s} \approx 1 \text{ ms}$$

这就是此 DRAM 的最长刷新周期。可见刷新操作所有时间(刷新时间)占刷新周期的百分比为

$$\frac{6.4 \mu\text{s}}{1 \text{ ms}} \times 100\% = 0.64\%$$

7.2.4 一个有 $1\text{M} \times 1$ 位的 DRAM,采用地址分时送入的方法,芯片应具有几根地址线?

【逻辑推理】 地址分时送入,即行地址线和列地址线分两次送入来选址,从而可大大减小地址线数目。

【解题过程】 $1\text{M} = 2^{20}$,故地址线数 $n = \log_2 2^{20} = 20$ 条,其中行地址线,列地址线各 10 条,利用分时送入,则地址线只需 10 条即可。


7.2.5 试用一个具有片选使能 $\overline{CE}$ 、输出使能 $\overline{OE}$ 、读写控制 $\overline{WE}$ 、容量为 $8\text{K} \times 8$ 位的 SRAM 芯片,设计一个 $16\text{K} \times 16$ 位的存储器系统,试画出其逻辑图。



【知识点窍】 存储器容量的扩展方法

【逻辑推理】 首先要进行位扩展,即2片 $8K \times 8$ 组成的 $8K \times 16$ 的存储器,而后是地址扩展,再增加扩展后的 $8K \times 16$ 存储器即可。

【解题过程】 连接方式如图解7.2.5所示。



图解 7.2.5

7.3 复杂可编程逻辑器件

7.3.1 若某CPLD中的逻辑块有36个输入(不含全局时钟、全局使能控制等)、16个宏单元。理论上,该逻辑块可以实现多少个逻辑函数?每个逻辑函数最多可有多少个变量?如果每个宏单元包含5个乘积项,通过乘积项扩展,逻辑函数中所能包含的乘积项目最多是多少?

【解题过程】 每个宏单元可以产生一个逻辑函数,所以可以实现16个逻辑函数。每个逻辑函数可以有36个变量。通过乘积项扩展,逻辑函数中包含的乘积项最多为 $16 \times 5 = 80$ 个。

7.3.2 设CPLD中某宏单元编程后电路如图题7.3.2所示,图中画出了 $S_1 \sim S_8$ 和 M_1 、 M_3 编程后的连接。数据分配 $S_1 \sim S_8$ 未被选中的输出为0。已知各乘积项如图题7.3.2中所示。

(1)此时宏单元的输出Y是组合型输出还是寄存器型输出?


(2)写出X和Y的逻辑函数表达式。

【解题过程】 (1) M_3 的状态看出,此时为组合型输出。

(2)X与数据分配器 $S_1 \sim S_8$ 的状态和或门 G_1 、 G_2 有关,Y与数据分配器 $S_1 \sim S_7$ 的状态,或门 G_3 、 S_8 ,异或门 G_5 ,以及数据选择器 M_1 、 M_3 的状态有关。由图题7.3.2可得

$$X = AG\bar{H}, Y = \overline{ABD} + \overline{CDF} + \overline{BM} + \overline{PRS} + \overline{BCF}$$


第 7 章 存储器、复杂可编程器件和现场可编程门阵列



图题 7.3.2

7.4 现场可编程门阵列

7.4.1 电路如图题 7.4.1 所示。LUT 的内容如表题 7.4.1 所示。试写出 Y 的逻辑函数表达式。



图题 7.4.1

表题 7.4.1

B	C	D	E	L ₁	L ₀	B	C	D	E	L ₁	L ₀
0	0	0	0	0	1	1	0	0	0	0	1
0	0	0	1	0	0	1	0	0	1	1	0
0	0	1	0	0	0	1	0	1	0	0	0
0	0	1	1	0	0	1	0	1	1	0	1
0	1	0	0	0	0	1	1	0	0	0	1
0	1	0	1	0	0	1	1	0	1	1	0
0	1	1	0	1	1	1	1	1	0	1	0
0	1	1	1	1	1	1	1	1	1	0	1

【解题过程】 由表题 7.4.1 可写出。

$$L_0 = \overline{B}\overline{C}\overline{D}\overline{E} + \overline{B}\overline{C}D\overline{E} + \overline{B}C\overline{D}\overline{E} + \overline{B}CD\overline{E} + B\overline{C}\overline{D}\overline{E} + BC\overline{D}\overline{E} + BCDE$$

$$L_1 = \overline{B}\overline{C}\overline{D}\overline{E} + \overline{B}C\overline{D}\overline{E} + \overline{B}CD\overline{E} + B\overline{C}\overline{D}\overline{E}$$

由图可知




$$Y = AL_1 + \bar{A}L_0$$

$$= A(\bar{B}\bar{C}\bar{D}\bar{E} + \bar{B}\bar{C}\bar{D}E + B\bar{C}\bar{D}\bar{E} + B\bar{C}\bar{D}E + BCD\bar{E})$$


$$+ \bar{A}(\bar{B}\bar{C}\bar{D}\bar{E} + \bar{B}\bar{C}\bar{D}E + \bar{B}C\bar{D}\bar{E} + \bar{B}C\bar{D}E + B\bar{C}\bar{D}\bar{E} + B\bar{C}\bar{D}E + BCD\bar{E})$$

7.4.2 根据教材图 7.4.6, 试画出其实现 2 位二进制数加法运算的简化逻辑图。



教材图 7.4.6

【解题过程】 $G_2 = A_1, G_1 = B_1, F_2 = A_0, F_1 = B_0, CIN = C_{-1}$ 。预先编程使两个 LUT 分别实现 $F_2 \oplus F_1$ 和 $G_2 \oplus G_1$, 同时编程使 XMUX 和 YMUX 选通异或门的输出, XCMUX 和 YCMUX 选通与非门的输出, YBMUX 选通 COUT, C₁MUX 选通 CIN, 得简化逻辑图, 如图解 7.4.2 所示。此时对于下部的 LC 来说, 异或门的输出为 $F_2 \oplus F_1 \oplus C_{-1} = A_0 \oplus B_0 \oplus C_{-1}$, 这便是全加器的和。而数据选择器 CY 的输出为 $(F_2 \oplus F_1)F_2F_1 = (F_2 \oplus F_1)C_{-1} = A_0B_0 + (A_0 \oplus B_0)C_{-1}$, 这就是全加器的进位。它被送入高 1 位参与求和运算, 同时也可由 XB 端作为本位的进位输出。高 1 位的运算与此类似。



图解 7.4.2



第8章 脉冲波形的变换与产生

知识点归纳

1. 多谐振荡器

多谐振荡器是一种能产生矩形脉冲的自激振荡器,它不需要外加输入信号,只需接通电源靠自激产生矩形脉冲信号,其输出脉冲信号频率由电路参数决定,它的电路形式较多。由于矩形波中含有丰富的高次谐波分量,因此把矩形波振荡器称为多谐振荡器。

(1) 门电路组成的多谐振荡器

由门电路组成的多谐振荡器一般含有开关器件、反馈网络和 RC 延时电路等。

由门电路组成的多谐振荡器如图 8.1(a) 所示,图中各点波形如图 8.1(b) 所示,图中 V_{th} 为门电路的门坎电平(或阈值电平), ΔV_+ 及 ΔV_- 为门电路输入端保护二极管上钳的位电压。电路的振荡周期 $T = T_1 + T_2$, 而 T_1 、 T_2 分别为电容 C 的放电时间和充电时间:




图 8.1

$$T_1 = RC \ln \frac{V_{DD}}{V_{DD} - V_{th}}, T_2 = RC \ln \frac{V_{DD}}{V_{th}}, T = T_1 + T_2 = RC \ln \left[\frac{V_{DD}^2}{(V_{DD} - V_{th}) V_{th}} \right]$$

(2) 石英晶体振荡器

由于石英晶体的串联谐振频率非常稳定,且它的等效品质因数很高,因此利用它组成的多谐振荡器的振荡频率将会非常稳定。

2. 单稳态触发器

(1) 单稳态触发器电路特点

单稳态触发器是一种脉冲波形整形电路。它具有如下特点：

(1) 电路有两个工作状态：一个稳态和一个暂稳态。

(2) 当没有外加触发信号时，它工作在稳态；只有在外加触发信号作用下才由稳态翻转到暂稳态，而且暂稳态不能长期保持，维持一段时间后，又自动翻回到稳态。

(3) 单稳态触发器输出脉冲宽度（即暂稳态时间）由电路的定时参数 R 、 C 决定，与输入触发信号的幅度及宽度无关，根据 RC 电路的不同接法，单稳态触发器可分为微分型和积分型两种。

(4) 单稳态触发器广泛应用于定时、整形和延时等方面。

(2) 单稳态触发器典型电路

典型的单稳态触发器电路如图 8.2(a) 所示，其输出波形与输入波形间的关系如图 8.2(b) 所示。

其中：




图 8.2

(3) 集成单稳态触发器

集成单稳态触发器根据电路及工作状态不同分为可重复触发和不可重复触发两种。TTL 集成器件 74121 是一种不可重复触发集成单稳态触发器，它的逻辑框图如图 8.3 所示，功能表如表 8.1 所示。

集成单稳态触发器 74121 典型应用电路如图所示，在输入端加入一负脉冲信号 u_i 时输出端 Q 立即输出一宽度为 t_w 的正脉冲，且 $t_w \approx 0.7RC$ 。




图 8.3



表 8.1 74121 功能表

输入			输出	
A_1	A_2	B	Q	$\bar{Q}$
L	X	H	L	H
X	L	H	L	H
X	X	L	L	H
H	H	X	L	H
H	↓	H		
↓	H	H		
↓	↓	H		
L	X	↑		
X	L	↑		

3. 施密特触发器

(1) 施密特触发器电路的特点

施密特触发器也是一种脉冲整形电路,其特点如下:

1) 输入信号从低电平上升过程中,电路状态转换时对应的输入电平,与输入信号从高电平下降过程中对应的输入转换电平不同,具有回差电压。

2) 电路在状态转换过程中,由于电路内部的反馈作用,使输出电压波形的边沿变得很陡,能将非常缓慢的输入波形整形成较为理想的矩形波。利用回差电压可将叠加在输入波形上的噪声干扰有效地抑制掉。

3) 施密特触发器可用于波形变换、脉冲整形、脉冲鉴幅等方面,还可用来组成单稳态触发器和多谐振荡器。

(2) 施密特触发器的典型电路

由 CMOS 门组成的施密特触发器如图 8.4(a) 所示,电路的传输特性如图 8.4(b) 所示。图中 $V_{T+} = (1 + \frac{R_1}{R_2})V_{th}$, $V_{T-} = (1 - \frac{R_1}{R_2})V_{th}$, $\Delta V_T = V_{T+} - V_{T-} = \frac{2R_1}{R_2}V_{th}$, 其中 V_{th} 为门电路的门坎电压,施密特触发器的逻辑符号如图 8.4(c) 所示。




图 8.4

(3) 集成施密特触发器

典型的集成施密特触发器为 CC40106。

4. 555 定时器及其应用

555 定时器是一种数字-模拟混合单片中规模集成电路,该电路使用灵活、方便,只需外部配上少量的阻容元件就可以方便地构成单稳态触发器、多谐振荡器和施密特触发器。




图 8.5

它的示意图如图 8.5 所示,功能表如表 8.2 所示。

表 8.2

输入			输出	
复位(R_D)	阈值输入(v_{I1})	触发输入(v_{I2})	输出(v_O)	放电管 T
0	×	×	0	导通
1	$< \frac{2}{3}V_{CC}$	$< \frac{1}{3}V_{CC}$	1	截止
1	$> \frac{2}{3}V_{CC}$	$> \frac{1}{3}V_{CC}$	0	导通
1	$< \frac{2}{3}V_{CC}$	$> \frac{1}{3}V_{CC}$	不变	不变

用 555 构成的典型脉冲电路如图 8.6 所示。




图 8.6

1. 单稳态触发器

输出脉冲的周期等于触发信号的周期

输出脉冲宽度

$$T_w = RC \ln \frac{v(\infty) - v(0_+)}{v(\infty) - v(T_w)} = RC \ln \frac{V_{CC} - 0}{V_{CC} - \frac{2}{3}V_{CC}} = RC \ln 3$$

2. 多谐振荡器

$$T_{\text{充}} = (R_1 + R_2)C \ln \frac{v(\infty) - v(0_+)}{v(\infty) - v(T_{\text{充}})} = (R_1 + R_2)C \ln \frac{V_{CC} - \frac{1}{3}V_{CC}}{V_{CC} - \frac{2}{3}V_{CC}} = (R_1 + R_2)C \ln 2$$

$$T_{\text{放}} = R_2 C \ln \frac{0 - \frac{2}{3}V_{CC}}{0 - \frac{1}{3}V_{CC}} = R_2 C \ln 2$$

故电路的振荡周期

$$T = T_{\text{充}} + T_{\text{放}} = (R_1 + 2R_2)C \ln 2$$

输出脉冲占空比为

$$q = \frac{T_{\text{充}}}{T} = \frac{R_1 + R_2}{R_1 + 2R_2}$$

3. 施密特触发器

上触发电平

$$V_{T+} = \frac{2}{3}V_{CC}$$

下触发电平

$$V_{T-} = \frac{1}{3}V_{CC}$$

回差电压

$$\Delta V_T = V_{T+} - V_{T-} = \frac{1}{3}V_{CC}$$

若 5 脚改外接控制电压 v_{IC} , 则:

$$V_{T+} = v_{IC}, \quad V_{T-} = \frac{1}{2}v_{IC} \Delta V_T = \frac{1}{2}v_{IC}$$

只要改变 v_{IC} 的值, 即可调节回差电压的大小。

5. 波形变换电路的分析

在分析一些简单的脉冲电路和数字电路的逻辑功能时通常采用波形分析法, 分析时要注意以下

几个问题:

1) 搞清楚各部分电路的基本功能及工作原理, 定性地画出各部分输出电压的波形, 同时找出决定电路状态发生转换的控制电压。

2) 对于典型脉冲电路输出波形的参数, 应画出具体的充放电等效电路, 确定电压充放电的起始值、趋向值、转换值和时间常数后, 根据三要素公式进行计算。

3) 对于用计数器、门电路构成的波形变换电路, 则按其逻辑功能分析波形。

4) 对 RC 电路的过渡过程作定量分析时, 用到一阶线性电路的快速公式:

$$v(t) = v(\infty) - [v(\infty) - v(0_+)]e^{-\frac{t}{\tau}},$$

其中, $v(\infty)$ 为稳定值, $v(0_+)$ 为初始值, τ 为时间常数。

6. 波形变换电路的设计

用脉冲电路及逻辑电路实现某些波形, 设计时注意以下几个问题:

1) 首先分析各级输出、输入波形的特征及变化规律, 确定各部分电路的名称;

2) 为保证电路输出、输入的相位关系及正常工作, 确定加入某些附加门或附加电路;

3) 根据波形中的参数要求, 设计每一段脉冲电路和逻辑电路。

经典考题解析

例 8.1 如图 8.7(a) 所示电路由 CMOS 反相器构成。试画出在输入信号 v_i 作用下, 电路中各点的电压波形, 并求出输出 v_o 的脉冲宽度。




图 8.7

【解题过程】 图 8.7(a) 中所示电路由微分电路 RC、积分电路 $R_d C_d$ 和反相器组成。电路由输入脉冲的下降沿触发。

当 $v_i = 0$ 时, v_{i1} 为高, $V_{o1} = v_{o1}$ 为低, v_o 为高电平, 电路处于稳态; 当 v_i 为高时电路仍处于稳态; 当 v_i 出现下降沿时, G_1 门输出由低电平变为高电平, v_{o1} 为高, G_2 门输出为低电平, v_o 为低电平, 电



电子技术基础(数字部分)辅导及习题全解

路处于暂稳态;电路处于暂稳态后, V_{DD} 通过 R 向 C 充电, G_1 门输入端电平 v_{i1} 随之升高,当 $v_{i1}=v_{th}$ 时, G_1 门输出翻转为低电平,二极管 D 截止,于是电容 C_d 通过 R_d 放电, G_2 门输入端电平 v_{i2} 随之下降,当 $v_{i2}=V_{th}$ 时, G_2 门输出翻转为高电平,输出 v_o 为高电平。电路经过一段恢复时间后又回到稳定状态。在输入信号 v_i 作用下,电路中各点的电压波形如图 8.7(b)所示。

电路的输出脉冲宽度为 $t_w=t_1+t_2\approx 0.69RC+0.69R_dC_d$ 。

例 8.2 由 CMOS 反相器构成的电路如图 8.8 所示。设反相器的阈值电压为 $V_{th}=3\text{ V}$,电源电压为 $V_{DD}=5\text{ V}$,电阻 $R_1=50\text{ k}\Omega$, $R_2=100\text{ k}\Omega$,输入电压为峰-峰值 6 V 的三角波。试画出输出电压 v_o 的波形,并求出电路的回差电压为 $\Delta V=V_T^+-V_T^-$ 多少?





图 8.8

【分析】 该电路为一由 CMOS 反相器构成的施密特触发器。

【解】 当输入电压 v_i 为 0 V 时, G_1 门输出 v_{o1} 为高电平, G_2 门输出为低电平,输出 v_o 为低电平,此时电路处于第一稳态;输入电压 v_i 上升时, G_1 门的输入 v_{i1} 也上升,且

$$v_{i1} = \frac{v_i - v_o}{R_1 + R_2} R_2 + v_o \approx \frac{v_i}{R_1 + R_2} R_2$$

当输入电压 v_i 继续上升至 $v_{i1}=V_{th}$ 时, G_1 门进入电压传输特性转折区而发生正反馈,即




故电路瞬间翻转到第二稳态,即 v_{o1} 为低电平, v_o 为高电平。此后 v_i 继续上升不会改变电路的状态。电路由第一稳态翻转到第二稳态所对应的 v_{i1} 为 $v_{i1}=V_{th}=\frac{v_i}{R_1+R_2}R_2$ 。

$$\begin{aligned} \text{则 } v_i = V_{T^+} &= \frac{V_{th}(R_1 + R_2)}{R_2} = \left(1 + \frac{R_1}{R_2}\right) V_{th} \\ &= \left(1 + \frac{50\text{ k}\Omega}{100\text{ k}\Omega}\right) \times 3\text{ V} = 4.5\text{ V} \end{aligned}$$

当输入电压 v_i 从高电平下降时,则 G_1 门的输入 v_{i1} 也下降,此时 $v_o=V_{DD}$ 。

$$v_{i1} = \frac{v_i - v_o}{R_1 + R_2} R_2 + v_o \approx \frac{v_i - V_{DD}}{R_1 + R_2} + V_{DD} = \frac{v_i}{R_1 + R_2} R_2 + \frac{V_{DD}}{R_1 + R_2} R_1$$

当输入电压 v_i 下降到使 $v_{i1}=V_{th}$ 时,电路又进入正反馈过程:



电路瞬间翻转到第一稳态,即 v_{o1} 为高电平, v_o 为低电平。此后 v_i 继续下降不会改变电路的状态。电路由第二稳态翻转到第一稳态所对应的 v_{i1} 为

$$v_{i1} = V_{th} = \frac{v_i}{R_1 + R_2} R_2 + \frac{V_{DD}}{R_1 + R_2} R_1$$

则
$$v_{T+} = V_{T+} = \frac{V_{th}(R_1 + R_2)}{R_2} - \frac{V_{DD}R_1}{R_2} = \left(1 + \frac{R_1}{R_2}\right)V_{th} - \frac{V_{DD}R_1}{R_2}$$

$$= \left(1 + \frac{50 \text{ k}\Omega}{100 \text{ k}\Omega}\right) \times 3 \text{ V} - \frac{6 \text{ V} \times 50 \text{ k}\Omega}{100 \text{ k}\Omega} = 1.5 \text{ V}$$

根据上述分析可画出电路输出电压 v_O 的波形如图 8.9 所示。




图 8.9

电路的回差电压 $\Delta V = V_{T+} - V_{T-} = 4.5 \text{ V} - 1.5 \text{ V} = 3 \text{ V}$ 。

例 8.3 在图 8.10(a)所示的施密特触发器电路中,已知 $R_1 = 10 \text{ k}\Omega$, $R_2 = 30 \text{ k}\Omega$ 。 G_1 和 G_2 为 CMOS 反相器, $V_{DD} = 15 \text{ V}$ 。

- (1) 试计算电路的正向阈值电压 V_{T+} 、负向阈值电压 V_{T-} 和回差电压 ΔV_T ;
- (2) 若将图 8.10(b)给出的电压信号加到图 8.10(a)电路的输入端,试画出输出电压的波形。




图 8.10

【解】 (1) $V_{th} = \frac{1}{2}V_{DD}$

$$V_{T+} = \left(1 + \frac{R_1}{R_2}\right)V_{th} = \left(1 + \frac{10}{30}\right) \cdot \frac{15}{2} = 10 \text{ V}$$

$$V_{T-} = \left(1 - \frac{R_1}{R_2}\right)V_{th} = \left(1 - \frac{10}{30}\right) \cdot \frac{15}{2} = 5 \text{ V}$$

$$\Delta V_T = V_{T+} - V_{T-} = 10 - 5 = 5 \text{ V}$$

(2) 根据 V_{T+} 和 V_{T-} 的值可直接画出 v_O 波形。在画波形时要注意施密特触发器的滞后特性,如图 8.11 所示。




图 8.11

例 8.4 由集成单稳态触发器 74121 组成的电路如图 8.12 所示。试定性地画出输出端 Q_1 、 Q_2 的波形, 求出电路振荡周时的振荡期表达式, 并说明电路的功能。




图 8.12

【解】 电路中集成单稳态触发器 74121(1) 的 $A_1 = A_2 = \bar{v}_i$, 触发信号由 $B = \bar{Q}_2$ 端输入, 在 $\bar{Q}_2$ 上升沿触发; 74121(1) 的 $B = v_i$, 在 Q_1 下降沿触发。

当 v_i 为低电平时, 74121(1) 的 $A_1 = A_2 = 1$, $Q_1 = 0$, $\bar{Q}_1 = 1$; 74121(2) 的 $B = 0$, $A_1 = A_2 = 0$, $Q_2 = 0$, $\bar{Q}_2 = 1$ 。此时电路处于停振状态。

当 v_i 突然由低变高时, 由于 74121(1) 的 $A_1 = A_2 = \bar{v}_i$, 在这两个输入端上会出现下降沿, 而此时 $B = \bar{Q}_2 = 1$, 因此在 74121(1) 的输出端上会输出一正脉冲。此后, 在 v_i 为高电平期间, 由于 74121(2) 的 $B = v_i = 1$, $A_1 = A_2 = Q_1$, 因此 74121(2) 在 Q_1 的下降沿触发翻转, 而 74121(1) 的 $A_1 = A_2 = \bar{v}_i = 0$, $B = \bar{Q}_2$, 因此 74121(1) 在 $\bar{Q}_2$ 的上升沿触发翻转。电路如此不断翻转处于振荡状态。电路输出端 Q_1 、 Q_2 的波形如图 8.13 所示。




图 8.13

Q_1 端输出脉冲宽度 t_{w1} 由 $R_1 C_1$ 决定, 即 $t_{w1} \approx 0.69 R_1 C_1$;

Q_2 端输出脉冲宽度 t_{w2} 由 $R_2 C_2$ 决定, 即 $t_{w2} \approx 0.69 R_2 C_2$ 。电路振荡时的振荡周期表达式为

$$f = \frac{1}{t_{w1} + t_{w2}} = \frac{1}{0.69 R_1 C_1 + 0.69 R_2 C_2} = \frac{1}{0.69 (R_1 C_1 + R_2 C_2)}$$

第 8 章 脉冲波形的变换与产生

由以上分析可知,该电路是用单稳态触发器组成的键控脉冲源,其起振和停振受控于控制输入信号 v_i 的电平。当 v_i 为低电平时停振, v_i 为高电平时起振。

例 8.5 图 8.14 是一个用 555 定时器组成的电路,用来实现对冰箱温度的控制。 R_{11} 和 R_{12} 均为负温度系数热敏电阻, K 为冰箱压缩机控制继电器线圈, K 通电,压缩机工作,反之停机。

(1) 简述整个电路的工作原理,并求出回差电压 ΔV_T 。

(2) 说明图中 R_{w1} 和 R_{w2} 的作用。

【解】 (1) 555 定时器构成施密特触发器,其中阈值输入 v_{th} 和触发输入 v_{tr} 由电阻分压获得。该施密特触发器的正向阈值电压 $V_{T+} = \frac{2}{3}V_{CC} = 10V$, 反向阈值电压 $V_{T-} = \frac{1}{3}V_{CC} = 5V$ 。




图 8.14

当压缩机停止工作时,冰箱内温度上升,热敏电阻阻值下降, v_{th} 和 v_{tr} 电位下降。当 v_{tr} 下降到 V_{T-} 时(此时 v_{th} 小于 V_{T+}), 555 输出 $v_O = v_{OH}$, 压缩机工作。

随着压缩机的工作,冰箱内温度下降,热敏电阻阻值上升, v_{th} 和 v_{tr} 电位上升。当 v_{th} 上升到 V_{T+} 时(此时 v_{tr} 大于 V_{T-}), 555 输出 $v_O = v_{OL}$, 压缩机停止工作。

回差电压 $\Delta V_T = V_{T+} - V_{T-} = 10 - 5 = 5V$ 。

(2) R_{w1} 用来调整 v_{th} 的电位,即调整压缩机的停机温度; R_{w2} 用来调整 v_{tr} 的电位,即调整压缩机的启动温度。

例 8.6 由 555 定时器构成的电路如图 8.15 所示。设输出高电平为 5 V, 输出低电平为 0 V; D 为理想二极管。

(1) 试问:当开关置于“2”位时,两个 555 定时器各构成什么电路? 计算输出信号 v_{O1} 、 v_{O2} 的频率 f_1 和 f_2 。

(2) 当开关置于“1”位时画出, v_{O1} 和 v_{O2} 的波形。

【分析】 本例电路当开关置于“2”位时,两个 555 定时器均构成多谐振荡器电路。由于定时元件中电容值相同,而电阻值相差 10 倍,因此振荡频 $f_2 = 10f_1$ 。而当开关置于“1”位时,振荡器(2)受控于振荡器(1)的输出信号 v_{O1} ,若 $v_{O1} = v_{OH}$ (即 5 V),则振荡器(2)起振工作;若 $v_{O1} = v_{OL}$ (即 0 V),



则振荡器(2)停振,输出 $v_{O2} = V_{OH}$ 。




图 8.15

当开关置于“1”位置时,第一个振荡器对第二个振荡器有控制作用,这一控制作用是由二极管 D 传递的,正确判断第一个振荡器工作时,二极管 D 何时导通,何时截止,即可得知第二个振荡器何时停振,何时起振,进而可画出两个振荡器输出 v_{O1} 和 v_{O2} 的波形。

【解】 (1) 当开关置于“2”位时,两个 555 定时器各自构成一多谐振荡器,输出 v_{O1} 和 v_{O2} 的频率计算如下:

$$\begin{aligned} \text{振荡器(1)} \quad T_1 &= T_{WH} + T_{WL} = 0.7(R_1 + R_2)C + 0.7R_2C \\ &= 3.44 \text{ ms} + 1.55 \text{ ms} = 4.99 \text{ ms} \end{aligned}$$

$$f_1 = \frac{1}{T_1} = 200.4 \text{ Hz}$$

$$\text{振荡器(2)} \quad T_2 = 0.344 \text{ ms} + 0.155 \text{ ms} = 0.499 \text{ ms}$$

$$f_2 = \frac{1}{T_2} = 2004 \text{ Hz}$$

(2) 当开关置于“1”位时,振荡器(2)的工作状态受控于振荡器(1)的输出 $v_{O1} = v_{OH}$ 时,二极管 D 截止,振荡器(2)起振工作,振荡频率 $f_2 = 2004 \text{ Hz}$; 当 $v_{O1} = v_{OL}$ 时,二极管 D 导通,振荡器(2)停振, $v_{O2} = V_{OH}$ 。 v_{O1} 和 v_{O2} 的波形如图 8.16 所示。




图 8.16

例 8.7 由主从 JK 触发器和 555 定时器组成的电路如图 8.17 所示, 已知 CP 为 10Hz 方波, $R_1 = 10\text{k}\Omega$, $R_2 = 56\text{k}\Omega$, $C_1 = 1000\text{pF}$, $C_2 = 4.7\mu\text{F}$, 触发器 Q 端及 555 输出端(3 端)初态均为“0”。




图 8.17

(1) 试画出 Q 端、 v_i 、 v_o 相对于 CP 脉冲的波形;

(2) 试求 Q 端输出波形的周期。

【解】(1) 555 定时器构成单稳态触发器, 其触发信号为 v_i 。 v_i 是由 JK 触发器的输出经 R_1 、 C_1 微分产生的。单稳态触发器输出的脉宽取决于 R_2 、 C_2 , 其稳态时 $v_o = 0$ 。当处于稳态时, 输入到 JK 触发器的激励均为 1, 因而每来一个 CP, JK 触发器就翻转。当 JK 触发器的 Q 由 1→0 时, v_i 就会产生负脉冲, 使得单稳态触发器进入暂稳态。在暂稳期间, 由于 $v_o = 1$, 因而 $J = K = 0$, JK 触发器保持 0 状态。波形图如图 8.18 所示。




图 8.18



(2) 单稳触发器脉宽为

$$t_w = 1.1 R_2 C_2 = 1.1 \times 56 \times 10^3 \times 4.7 \times 10^{-6} = 0.29 \text{ s}$$


Q 波形周期为

$$T = T_1 + T_2 = 0.1 + 0.3 = 0.4 \text{ s}$$

教材同步习题全解

8.1 单稳态触发器

8.1.1 由 CMOS 逻辑门组成的微分型单稳电路如图题 8.1.1 所示。其中 t_{pi} 为 $3 \mu\text{s}$, $G_d = 50 \text{ pF}$, $R_d = 10 \text{ k}\Omega$, $C = 0.01 \mu\text{F}$, $R = 10 \text{ k}\Omega$, $V_{DD} = 5 \text{ V}$, 试对应地画出 v_i 、 v_d 、 v_{O1} 、 v_R 、 v_{O2} 、 v_o 的波形, 并求出输出脉冲宽度。



图题 8.1.1

【逻辑推理】TTL 与非门的输入电阻在输入低电压时为 $3 \text{ k}\Omega$, 在输入高电压时为无穷大。由此可计算低输入电压时的 v_R , 以及电容 C 上充放电的时间。

【解题过程】单稳态触发器各点电压工作波形, 如图解 8.1.1 所示。

计算输出脉宽 t_w 。

根据 RC 电路过渡过程分析可知


$$v_R(t) = v_R(\infty) + [v_R(0^+) - v_R(\infty)] e^{-t/RC}$$

将 $v_R(0^+) = v_{DD}$, $v_R(\infty) = 0 \text{ V}$, $v_R(t_w) = V_{TH} \approx V_{DD}/2$ 代入上式, 得

$$\begin{aligned} t_w &= RC \ln \frac{v_R(\infty) - v_R(0^+)}{v_R(\infty) - v_R(t_w)} \\ &= 10 \times 10^3 \times 0.01 \times 10^{-6} \times \ln 2 \text{ s} \\ &= 69 \mu\text{s} \end{aligned}$$


8.1.2 如图题 8.1.2 所示电路为由 CMOS 或非门构成的单稳态触发器的另一种形式。试回答下列问题:

(1) 分析电路的工作原理;



图解 8.1.1

- (2) 画出加入触发脉冲后 v_{01} 、 v_{02} 及 v_R 的工作波形；
 (3) 写出输出脉宽 t_w 的表达式。



图题 8.1.2

【知识点窍】 零状态响应： $v(t) = V(\infty) - [v(\infty) - v(0_+)]e^{-\frac{t}{RC}}$ 。

单稳态触发器脉冲宽度： $t_w = RC \ln \frac{V_{DD}}{V_{th}}$ 。

【逻辑推理】 v_i 的作用为触发脉冲输入，使 u_{02} 为高电平，给电容 C 充电，而后， u_{01} 由 v_R 确定，由此可得确定的输出脉冲宽度。

【解题过程】 (1) 电路的工作原理：

$v_i = 0$ 时，电路处于稳态， $v_R = 0$ ， $v_C = 0$ ，故 $u_{01} = 1$ ， $u_{02} = 0$ 。

当有激励脉冲 V_i 时，电路进入暂稳态：

即 V_i 使 $v_{i1} = 0$ ， $u_{02} = 1$ ，由于电容 C 上电压不跳变，在 u_{02} 由 $0 \rightarrow 1$ 的一瞬间， v_R 也由低电平跳变至高电平，且与 u_{02} 跳变幅度一致。然后， u_{02} 对 C 进行充电， v_R 将按指数规律下降，由 KVL 定律有

$$v_C = -v_{01} + v_R = v_R$$

所以有

$$v_R = v_R(\infty) + [v_R(0_+) - v_R(\infty)]e^{-\frac{t}{RC}}$$

其中

$$v_R(\infty) = 0, v_R(0_+) = v_{02} = V_{DD}$$

因此

$$v_R = v_R(0_+) \cdot e^{-\frac{t}{RC}}$$

当 $v_R(t) \leq V_{th}$ 时即下降到阈值时， u_{01} 翻转为高电平，即 $u_{01} = 1$ ，则 $u_{02} = 0$ ， v_R 也和 u_{02} 作等幅下降。然后电容放电，使 v_R 重新为 0，返回稳态。

(2) v_i 、 v_{01} 、 v_{02} 、 v_R 的波形如图解 8.1.2 所示。

(3) 输出脉宽 t_w 有，


$$t_w = RC \ln \frac{v_R(0_+)}{v_R(t_w)} = RC \ln \frac{V_{DD}}{\frac{1}{2} V_{DD}}$$

其中


$$v_R(t_w) = V_{th} = \frac{1}{2} V_{DD}$$

于是

$$t_w = RC \ln 2 \approx 0.7RC$$



图解 8.1.2



图题 8.1.3

8.1.3 由集成单稳态触发器 74121 组成的延时电路及输入波形如图题 8.1.3 所示。(1)计算输出脉宽的变化范围;(2)解释为什么使用电位器时要串接一个电阻。

【知识点窍】 单稳态触发器脉冲宽度: $t_w = RC \ln \frac{V_{DD}}{V_{th}}$ 。

【逻辑推理】 74121 为单稳态触发器,脉冲宽度可直接使用以上结论计算得到。

【解题过程】 (1)由于集成单稳态触发器由与非门组成,如图题 8.1.3 所示,因此

$$t_w = RC \ln \frac{V_{DD}}{V_{th}}$$


一般 $V_{th} = \frac{1}{2}V_{DD}$, 则 $t_w = RC \ln 2 \approx 0.7RC$ 。

由图题 8.1.3, $C = 1 \mu F$, $R = (5.1 \sim 25.1)k\Omega$ 代入可得;

$$t_w \approx 0.7RC = 0.7 \times (5.1k\Omega \sim 25.1k\Omega) \times 1\mu F = (3.57 \sim 17.57)ms$$

(2) $5.1k\Omega$ 电阻为保护电阻,若不接该电阻而仅用电位器,当电位器阻值调为 0 时, $t_w = 0$,故不能使单稳态触发器正常工作。

8.1.4 某控制系统要求产生的时序信号 v_a 、 v_b 与系统时钟 CP 的时序关系如图题 8.1.4 所示。试用 4 位二进制计数器 74LVC163、集成单稳 74121 设计该信号产生电路,要求画出完整的电路图。




图题 8.1.4

【逻辑推理】 由图题 8.1.4 可知, v_a 为时钟 CP 的四分频,因此二进制计数为 4, v_b 以 v_a 为时钟,下降沿触发,产生宽度为 t_w 的正脉冲,可由 RC 确定 t_w , v_b 由 CP 下降沿触发。

【解题过程】 由图题 8.1.4 可知,用 74LVC163 计数器实现对 CP 的四分频,即以 Q_B 为输出,得到 v_a 波形,再将 Q_B 经 74121 的 A_1 和 A_2 端输入,从而下降沿触发, t_w 为

$$t_w = RC \ln \frac{V_{DD}}{V_{th}} = RC \ln 2$$

于是,可设计 v_a 、 v_b 时序信号产生电路如图解 8.1.4 所示。




图解 8.1.4

8.2 施密特触发器

8.2.1 图题 8.2.1 电路为一个回差可调的施密特电路,它是利用射极跟随器的射极电阻来调节回差的。要求:

- (1) 分析电路的工作原理;
- (2) 当 R_d 在 $50 \sim 100 \Omega$ 的范围内变动时,试计算回差电压的变化范围。



图题 8.2.1

【知识点窍】 施密特电路性质:①电平触发;②输入信号上升和下降时的电平不同。

【逻辑推理】 回差电压即为正向阈值电压和负向阈值电压之差,因此要考虑 v_i 上升和下降两种情况。

【解题过程】 (1) 当 v_i 上升时, v_A 首先达到与非门的阈值电压 $1.4V$, 在 v_i 上升前, v_A 、 v_B 均为低电平, 则 $S=0, R=1$, 于是 $v_{O1}=1, v_{O2}=0$; v_A 达到 $1.4V$ 后, $S=1$, 当 v_B 未达到 $1.4V$ 时, $R=1, v_{O2}$



$=0$ 。于是 $v_{(1)}$ 仍保持为 1, 不发生翻转; 直至 v_B 达到 G_3 的阈值电压 $1.4V$ 时, $S=1, R=0$, 于是施密特电路发生翻转。设此时 v_1 的阈值为 V_{T+} 。

当 v_1 下降时, v_B 首先下降到 $1.4V$ 以下, 但 v_A 仍高于 $1.4V$, 故 $S=1, R=1$ 。于是原本 $S=1, R=0, v_{(1)}=0, v_{(2)}=1, S=1, R=1$, 不能使 $v_{(1)}, v_{(2)}$ 翻转。当 v_1 继续下降使 $v_A < 1.4V$ 时, 则 $S=0, R=1$, 于是, $v'_{(1)}=1, v'_{(2)}=0$, 即发生翻转, 设此时 v_1 的阈值电压为 V_T 。

(2) $V_{T+} = v_{BE} + v_A$ (KVL 定律)。

而
$$v_A = \frac{v_B}{v_{e2}} (R_{e1} + R_{e2}) = \frac{V_{th}}{R_{e2}} (R_{e1} + R_{e2})$$

因此,
$$V_{T+} = \frac{V_{th}}{R_{e2}} (R_{e1} + R_{e2}) + v_{BE} = 1.4 \cdot \frac{R_{e1} + R_{e2}}{R_{e2}} + v_{BE} = 1.4 \cdot (1 + \frac{R_{e1}}{R_{e2}}) + 0.7$$

$$\begin{aligned} V_T &= V_{th} + v_{BE} = 1.4V + 0.7V \text{ (KVL 定律)} \\ &= 2.1V \end{aligned}$$

于是
$$\Delta V_T = V_{T+} - V_T = 1.4 \times \frac{R_{e1}}{R_{e2}}$$

由图题 8.2.1, $R_{e2} = 100\Omega, R_{e1} = 50 \sim 100\Omega$

因此, 当 $R_{e1} = 50\Omega$ 时, $\Delta V_T = \frac{50}{100} \times 1.4 = 0.7V$


当 $R_{e1} = 100\Omega$ 时, $\Delta V_T = \frac{100}{100} \times 1.4 = 1.4V$

所以, ΔV_T 的变化范围为 $0.7 \sim 1.4V$ 。

8.2.2 集成施密特电路和集成单稳态触发器 74121 构成的电路如图题 8.2.2 所示。已知集成施密特电路的 $V_{DD} = 10V, R = 100k\Omega, C = 0.01\mu F, V_{T+} = 6.3V, V_T = 2.7V, C_{ext} = 0.01\mu F, R_{ext} = 30k\Omega$ 。

(1) 分别计算 $v_{(1)}$ 的周期及 $v_{(2)}$ 的脉宽。

(2) 根据计算结果画出 $v_{(1)}, v_{(2)}$ 的波形。



图题 8.2.2

【知识点窍】 零状态响应: $v(t) = v(0_+)e^{-\frac{t}{RC}}$ 。

零输入响应: $v(t) = v(\infty) + [v(0_+) - v(\infty)] \cdot e^{-\frac{t}{RC}}$ 。

单稳态触发脉宽: $t_w = RC \ln 2$ 。

【逻辑推理】 $v_{(1)}$ 的周期由 C 充电时间和 C 放电时间两部分组成。 $u_{(1)}$ 接 74121 的输入端 B 为

上升沿触发, 可由 t_w 公式直接求出 v_{O2} 的脉宽。

【解题过程】 (1) S 接高电平后, 电路开始振荡。 v_C 放电过程为零输入响应:

$$v(t_1) = v(0_+) e^{-\frac{t_1}{RC}}$$

此时, $v(0_+) = V_{T+}$, $v(t_1) = V_T$, 因此 $t_1 = RC \ln \frac{V_{T+}}{V_T}$

v_C 充电过程为零状态响应: $v(t_2) = v(\infty) + [v(0_+) - v(\infty)] \cdot e^{-\frac{t_2}{RC}}$

此时 $v(\infty) = V_{DD}$, $v(0_+) = V_{T-}$, $v(t_2) = V_{T+}$

因此

$$t_2 = RC \ln \frac{V_{DD} - V_{T-}}{V_{DD} - V_{T+}}$$

由此, 周期 $T = t_1 + t_2$


$$= RC \ln \frac{V_{T+}}{V_{T-}} + RC \ln \frac{V_{DD} - V_{T-}}{V_{DD} - V_{T+}}$$

$$= RC \ln \left(\frac{V_{T+}}{V_{T-}} \cdot \frac{V_{DD} - V_{T-}}{V_{DD} - V_{T+}} \right)$$

$$= \left[10^5 \times 10^{-8} \times \ln \frac{6.3}{2.7} \cdot \frac{(10 - 2.7)}{(10 - 6.3)} \right] s = 1.53 ms$$

单稳态输出脉宽: $t_w = RC \ln 2 = R_{ext} \cdot C_{ext} \approx (0.7 \times 3 \times 10^4 \times 10^{-8}) s = 0.21 ms$

(2) v_C 、 v_{O1} 和 v_{O2} 的波形, 如图解 8.2.2 所示。



图解 8.2.2

8.3 多谐振荡器

8.3.1 如图题 8.3.1 所示电路为 CMOS 或非门构成的多谐振荡器, 图中 $R_1 = 10R_2$ 。




电子技术基础(数字部分)辅导及习题全解

(1)画出 a、b、c 各点的波形；(2)计算电路的振荡周期；(3)当阈值电压 V_{th} 由 $V_{DD}/2$ 改变至 $2V_{DD}/3$ 时,电路的振荡频率如何变化?与图题 8.3.1 电路相比,说明 R_s 的作用。


【知识点窍】 RC 电路瞬态响应的分析:

电容放电时两端电压变化: $v(t) = v(0_+) \cdot e^{-\frac{t}{RC}}$ (零状态响应)

RC 回路电容充电时电压: $v(t) = v(\infty) - [v(\infty) - v(0_+)] \cdot e^{-\frac{t}{RC}}$ (零输入响应)



图题 8.3.1



图解 8.3.1

【逻辑推理】 在没有 G_1 、 R_s 支路时, G_2 、 R 、 C 组成 RC 振荡电路,此时, v_c (即 C 点电压) 峰值为 V_{DD} 和 V_{SS} 。 G_1 、 R_s 的作用是为了使电容两端电压的峰值变为 $V_{DD} + V_{th}$ 和 $V_{th} - V_{DD}$ 。

【解题过程】 (1) 由于电阻 $R_s (=10R \gg R)$ 的加入,使得电容 C 的一端(c 点)电位变化时,其过程由无 R_s 时的 V_{DD} (或 V_{SS}) 上升为 $V_{th} + V_{DD}$ (或下降至 $V_{th} - V_{DD}$),即消除了保护二极管的钳位影响。这样,电容 C 两端电压的峰-峰值由原来的 $V_{DD} - V_{SS}$ 上升至 $(V_{th} + V_{DD}) - (V_{th} - V_{DD}) = 2V_{DD}$,从而可大大减小由于门坎电平 V_{th} 变化所导致的振荡周期的变化。同时, R_s 电阻的串入有限流作用,可保护输入二极管。

a、b、c 各点波形如图解 8.3.1 所示。

(2) 因为 $R_s = 10R \gg R$, 因此充放电回路只考虑 R 和 C 。

当 v_c 由 $V_{DD} + V_{th}$ 下降到 V_{th} 时,即 v_c 放电过程为零输入响应,有

$$(V_{DD} + V_{th})e^{-\frac{t_1}{RC}} = V_{th}$$

于是, $e^{-\frac{t_1}{RC}} = \frac{V_{DD} + V_{th}}{V_{th}}$, 故 $t_1 = RC \ln \frac{V_{DD} + V_{th}}{V_{th}}$

当 v_c 由 $V_{th} - V_{DD}$ 上升到 V_{th} 时,所处在 v_c 充电过程,为零状态响应。又因为 $v(\infty) = V_{DD}$, $v(0_-) = V_{th} - V_{DD}$, 则有

$$V_{th} = V_{DD} - [V_{DD} - (V_{th} - V_{DD})]e^{-\frac{t_2}{RC}}$$

$$t_2 = RC \ln \frac{2V_{DD} - V_{th}}{V_{DD} - V_{th}}$$

因此,周期

$$T = t_1 + t_2 = RC \ln \frac{(V_{DD} + V_{th})(2V_{DD} - V_{th})}{V_{th}(V_{DD} - V_{th})}$$

(3) V_{th} 由 $\frac{1}{2}V_{DD}$ 改变至 $\frac{2}{3}V_{DD}$ 时, 有

$V_{th} = \frac{V_{DD}}{2}$ 时,

$$T_1 = RC \ln \frac{\frac{3}{2}V_{DD} \cdot \frac{3}{2}V_{DD}}{\frac{V_{DD}}{2} \cdot \frac{V_{DD}}{2}} = RC \ln 9, f_1 = \frac{1}{T_1} = \frac{1}{RC \ln 9}$$


$V_{th} = \frac{2}{3}V_{DD}$ 时,

$$T_2 = RC \ln \frac{\frac{4}{3}V_{DD} \cdot \frac{5}{3}V_{DD}}{\frac{2}{3}V_{DD} \cdot \frac{1}{3}V_{DD}} = RC \ln 10, f_2 = \frac{1}{T_2} = \frac{1}{RC \ln 10}$$

因此, $f_2 < f_1$, V_{th} 为 $\frac{2}{3}V_{DD}$ 时的频率较小。

与图题 8.3.1 相比, R_s 的作用是使 G_1 的输入电流尽可能小, 而 R_s 上的电压约为 0, 即 R_s 起电压跟随作用。


8.3.2 RC 环型多谐振荡电路 如图题 8.3.2 所示, 试分析电路的振荡过程, 画出 v_{O1} 、 v_{O2} 、 v_R 、 v_{O3} 及 v_O 的波形。




图题 8.3.2

【解题过程】 假设在 $t=0$ 时电路接通电源, 电容 C 尚未充电, 电路初始状态为 $v_{O3} = V_{OH}$, 则 $v_{O1} = V_{OH}$, $v_{O2} = V_{OH}$, $v_O = V_{OL}$, 电路处于第一暂稳态。


此时 v_{O2} 经电阻 R 及 G_2 门给电容 C 充电, 使 v_R 从 V_{OL} 不断按指数上升, 当 v_R 上升到门坎电平 V_{th} 时, 电路发生如下正反馈过程:



这一正反馈过程在瞬间内完成, 从而使 $v_{O3} = V_{OL}$, $v_{O1} = V_{OH}$, $v_{O2} = V_{OL}$, $v_O = V_{OH}$, 电路处于第二暂稳态。此时, v_{O1} 通过电阻 R 及 G_2 门给电容 C 反向充电, 使 v_R 从 V_{OL} 不断按指数下降。当 v_R 下降到门坎电平 V_{th} 时, 电路发生如下正反馈过程:



正反馈过程在瞬间内完成, 从而又使 $v_{O3} = V_{OH}$, $v_{O1} = V_{OL}$, $v_{O2} = V_{OH}$, $v_O = V_{OL}$, 电路又重新处于第一暂稳态, 如此周而复始地从一个暂稳态翻转到另一个暂稳态, 电路产生振荡。各点的工作波形如图解 8.3.2 所示。




图解 8.3.2

8.3.3 由集成施密特 CMOS 与非门电路组成的脉冲占空比可调多谐振荡器如图题 8.3.3 所示。设电路中 R_1 、 R_2 、 C 及 V_{DD} 、 V_{T+} 、 V_{T-} 的值已知,试:(1)定性画出 v_c 及 v_o 的波形;(2)写出输出信号 v_o 频率的表达式。


【知识点窍】 占空比:脉冲宽度与周期之比

【逻辑推理】 施密特与非门组成的振荡电路分析和 8.2.2 题相似,但是 RC 充、放电回路由于 D_1 、 D_2 的影响而不同,故脉冲宽度、占空比可调。

【解题过程】 (1)电容 C 上初始电压为 0,因此 v_o 输出为高电平。故由 R_1 、 D_1 向 C 充电,直至电容两端电压 $v_c = V_{T+}$ 时,输出 v_o 跳变为低电平,由电容 C 经过 D_2 、 R_2 放电,直至 $v_c = V_{T-}$, v_o 又跳变为高电平,电容 C 又被充电。从而形成充放电循环,输出端可输出振荡波形。由分析可得 v_c 、 v_o 的电压波形,如图解 8.3.3 所示。



图题 8.3.3



图解 8.3.3

(2) 周期 $T = t_1 + t_2$, 其中, t_1 、 t_2 分别为电容 C 的充电时间和放电时间。

充电过程为零状态响应 $v_C(t_1) = v_C(\infty) + [v_C(0_+) - v_C(\infty)]e^{-\frac{t_1}{R_1 C}}$

由于

$$v_C(\infty) = V_{DD} \cdot v_C(0_+) = V_{T-}, \text{ 以及 } v_C(t_1) = V_{T+}$$

所以

$$t_1 = R_1 C \ln \frac{V_{DD} - V_{T-}}{V_{DD} - V_{T+}}$$

放电过程为零输入响应

$$v_C(t_2) = v_C(0_+) \cdot e^{-\frac{t_2}{R_2 C}}$$

其中, $v_C(0_+) = V_{T+}$, $v_C(t_2) = V_{T-}$, 于是 $t_2 = R_2 C \ln \frac{V_{T+}}{V_{T-}}$ 。

因此

$$T = t_1 + t_2 = R_1 C \ln \frac{V_{DD} - V_{T-}}{V_{DD} - V_{T+}} + R_2 C \ln \frac{V_{T+}}{V_{T-}}$$

频率

$$f = \frac{1}{T} = \frac{1}{C} \ln \left(\frac{V_{DD} - V_{T-}}{V_{DD} - V_{T+}} \right)^{-R_1} \left(\frac{V_{T+}}{V_{T-}} \right)^{-R_2}$$

8.4 555 定时器及其应用

8.4.1 由 555 定时器及场效应管 T 组成的某功能电路如图题 8.4.1 所示, 电路中 T 工作于可变电阻区, 其导通电阻为 R_{DS} 。试: (1) 说明电路功能; (2) 写出输出 v_O 频率的表达式。

【知识点窍】 555 定时器输出高电平时间: $t_{PH} = 0.7$

$(R_{78} + R_{27}) \cdot C_{21}$, R_{ij} (C_{ij}) 表示管脚 i, j 之间的电阻 (电容)。

555 定时器输出低电平时间: $t_{PL} = 0.7 R_{27} \cdot C_{21}$ 。

【逻辑推理】 555 定时器与 R_1 、 R_{DS} 和 C 组成多谐振荡器, T 工作于可变电阻区, 所以 v_1 改变, R_{DS} 改变, t_{PH} 、 t_{PL} 均改变, 因此振荡频率可变。

【解题过程】 555 定时器与 R_1 、场效应管 T、导通电阻 R_{DS} 及 C 组成多谐振荡器频率由 R_1 、 R_{DS} 和 C 决定。由于场效应管 T 工作于可变电阻区, 当 v_1 变化时, 场效应管 T 导通电阻 R_{DS} 的阻值随之改变。因此改变 v_1 的数值即可改变振荡器的振荡频率, 该电路的功能为压控振荡器。

(2) 根据 555 定时器的功能原理, 可知:

$$t_{PH} = 0.7 (R_{78} + R_{27}) \cdot C_{21}$$

$$= 0.7 (R_1 + R_{DS}) C$$

$$t_{PL} = 0.7 R_{27} C_{21} = 0.7 \cdot R_{DS} \cdot C$$


于是

$$f = \frac{1}{t_{PH} + t_{PL}} = \frac{1}{0.7 (2R_{DS} + R_1) C}$$


8.4.2 由 555 定时器构成的锯齿波发生器如图题 8.4.2 所示, 三极 T 管和电阻 R_1 、 R_2 、 R_3 构成恒流源, 给定时电容 C 充电。画出当触发输入端输入负脉冲后, 电容电压 v_C 及 555 输出端 v_O 的波形, 并计算电容 C 充电的时间。

【知识点窍】 电容充电公式: $v_C = \frac{1}{C} \int_0^t i_C dt$ 。


【逻辑推理】 由于电容充电时, 电源为恒流源, 故其电压随时间线性上升, 充电时间即输出脉宽由公



图题 8.4.1



图题 8.4.2



图解 8.4.2

式 $t_w = \frac{u_c}{I_c} \cdot C$ 来计算;而且 u_c 由 0 开始充电,至 $u_c \geq \frac{2}{3}V_{CC}$ 时, T 由截止变为导通,使电容向 R_c 放电。

【解题过程】 u_i 输入端中输入一负脉冲后,555 定时器内 RS 触发器置 1,因此放电管 T 截止,定时电容由恒流源向其充电, $u_c = \frac{1}{C} \int_0^t i_c dt = \frac{1}{C} \int_0^t I_0 dt = \frac{I_0}{C} t$ 。当 $u_c \geq \frac{2}{3}V_{CC}$ 时, T 导通,电容放电,电路恢复至稳定状态。


输出脉宽即为定时电容 C 上电压由 0 上升到 $\frac{2}{3}V_{CC}$ 的时间,于是有 $t_w = \frac{2}{3}V_{CC} \cdot C / I_0$, 其中

$$I_0 = \left(V_{CC} - \frac{V_{CC}}{R_1 + R_2} \cdot R_2 + V_{BE} \right) / R_c = \left(\frac{R_1 V_{CC}}{R_1 + R_2} + V_{BE} \right) / R_c \text{ (欧姆定律)}$$

$$\text{于是, } t_w = \frac{2}{3}V_{CC} \cdot C \frac{R_c(R_1 + R_2)}{R_2 V_{CC} + (R_1 + R_2)V_{BE}} \approx \frac{2R_c(R_1 + R_2)C}{3R_2}$$

u_c 和 u_o 的波形如图解 8.4.2 所示

8.4.3 图题 8.4.3(a)为心律失常报警电路,经放大后的心电信号 u_i 如图题 8.4.3(b)所示。 u_i 的幅值 $V_{im} = 4V$ 。(1)对应 u_i 分别画出图中 A、B、E 三点波形;(2)说明电路的组成及工作原理。




图题 8.4.3

【知识点窍】 555 定时器的脉冲触发功能。

【逻辑推理】 555(1)定时器的作用为施密特触发器,进行波形整形;555(2)定时器组成单稳态触发电路。

【解题过程】 (1) 图题 8.4.3(a) 中, 555(1) 定时器构成施密特触发器, 对 v_i 进行整形, 其输出 v_A 如图解 8.4.3 所示。555(2) 定时器与 BJT、R、C 组成单稳态触发器; 当 v_A 为低电平时, BJT 导通, C 被短路放电, $v_C \approx 0$; A 为高电平时, BJT 截止, 由 +5V 电源向 C 充电, v_C 的波形, 如图解 8.4.3 所示。


由于 C 放电时间极短, 故可认为 C 上一直在充电, 而 t_w 为 C 上充电的时间, $v_E = 1$, 直到 C 放电时间较长时, $v_E \approx 0$, E 点波形 v_E 如图解 8.4.3 所示。



图解 8.4.3

(2) 心律失常时, 产生漏波, v_C 波形出现较长的放电为 0 的时间, v_E 则出现过长的低电平输出, 使二极管 D_2 有足够时间导通, D_2 发光。心律正常, 则 D_1 发光。

8.4.4 分析如图题 8.4.4 所示电路, 简述电路组成及工作原理。若要求扬声器在开关 S 按下后以 1.2kHz 的频率持续响 10s, 试确定图中 R_1 、 R_2 的阻值。



图题 8.4.4

【逻辑推理】 555(1) 定时器构成单稳态触发器, 确定扬声器持续响的时间; 555(2) 定时器构成振荡器, 确定扬声器的频率。

【解题过程】 555(1) 定时器组成单稳态触发器, S 开关接通, 2 管脚为低电平, 触发单稳态稳发器, 输出脉宽为 t_w 脉冲。而 555(1) 的输出接到 555(2) 的置零输入端, 故在脉宽为 t_w 的脉冲输入 555(2) 时, 555(2) 正常工作, 由于 555(2) 组成多谐振荡器, 其振荡持续时间即为 t_w , 因此由于单稳态 555 定时器有: $t_w = 10s = R_1 C_1 \ln 3 = 1.1 R_1 C_1$, 且 $C_1 = 0.01\mu F$, 所以 $R_1 = \frac{t_w}{1.1 C_1} \approx 910M\Omega$ 。对于 555



电子技术基础(数字部分)辅导及习题全解

(2) 定时器组成振荡电路, 有高电平时间和低电平时间分别为:

$$t_{PH} = 0.7(R_2 + R_3) \cdot C_2$$

$$t_{PL} = 0.7R_3 \cdot C_2$$

于是, 周期

$$T = t_{PH} + t_{PL} = 0.7(R_2 + 2R_3)C_2$$

又因为

$$T = \frac{1}{f} = \frac{1}{1.2} \times 10^{-3} \text{ s}$$

于是

$$\frac{1}{1.2} \times 10^{-3} = 0.7 \times (2.4 \times 10^3 \times 2 + R_2) \times 0.22 \times 10^{-6}$$


可求得

$$R_2 \approx 0.61 \text{ k}\Omega$$

故

$$R_1 \approx 910 \text{ k}\Omega, R_2 = 610 \Omega$$

8.4.5 如图题 8.4.5 所示电路为两个 555 定时器构成的频率可调而脉宽不变的方波发生器, 试说明工作原理; 确定频率变化的范围和输出脉宽; 解释二极管 D 在电路中的作用。



图题 8.4.5

【逻辑推理】 二级 555 定时器电路, 前级为多谐振荡器, 后级为单稳态触发器。

【解题过程】 第一级 555 定时器构成的多谐振荡电路, 输出频率 $f = \frac{1}{t_{PH} + t_{PL}}$

其中

$$t_{PH} = 0.7(R_{27} + R_{78}) \cdot C_2$$

$$= 0.7(R_{1x} + R_2 + R_3)C_2$$

$$t_{PL} = 0.7R_{27}C_2 = 0.7R_3C_2$$

由于 R_{1x} 的范围为 $0 \sim R_1$ 。

所以, 输出频率范围为 $\frac{1}{0.7(R_1 + R_2 + 2R_3)C_2} \sim \frac{1}{0.7(R_2 + 2R_3)C_2}$ 。

当前级向后级输出到管脚 2 时, 由于后级构成单稳态触发器, 所以前级输出电压的每个周期中的正脉冲, 都将使触发器触发, 且脉宽为:

$$t_w = R_3 C_3 \ln 3 = 1.1 R_3 C_3$$

因此输出脉宽固定, 而频率由前级确定, 故是可调的。所以在输出端可得到频率可调而脉宽不变的矩形波。

电路中二极管 D 起限幅前波的作用, 避免 V_{CC} 的电压加到单稳输入端而造成过压损坏。

第 9 章 数模与模数转换器

知识点归纳

1. D/A 转换器

(1) D/A 转换器的基本原理

D/A 转换器由数码寄存器、模拟电子开关、解码网络、求和电路及基准电压几部分组成。数字量以串行或并行方式输入并存储于数码寄存器中,寄存器输出的每位数码驱动对应数位上的电子开关,将在电阻解码网络中获得的相应数位权值送入求和电路。求和电路将各位权值相加便得到与数字量对应的模拟量。 n 位 D/A 转换器方框图如图 9.1 所示。




图 9.1

2. 几种常用的 D/A 转换器

常用的 D/A 转换器有权电阻网络 D/A 转换器、T 形和倒 T 形电阻网络 D/A 转换器以及权电流型 D/A 转换器。

权电阻网络 D/A 转换器的优点是:结构简单,所用元器件比较少。但当二进制数位比较多时权电阻种类多,其阻值分散性大,转换精度低。

T 形电阻网络只需 R 、 $2R$ 两种电阻,它比较容易保证电阻网络的精度,但 T 形电阻网络转换速度比较低。

倒 T 形电阻网络 D/A 转换器中各支路的电流是直接流入运算放大器的反相端,它们之间不存在传输误差,因而可提高转换速度,减小动态过程中在输出端可能出现的尖峰脉冲。网络采用 R 和 $2R$ 两种电阻,比较容易保证电阻网络的精度。它们具有转换速度快、建立时间短的特点。

权电流型 D/A 转换器采用了恒流源,每条支路的电流大小不受模拟开关的内阻和压降的影响,能减少转换误差,提高转换精度。

3. D/A 转换器的输出方式

常用的 D/A 转换器绝大部分是数字电流转换器,输出量是电流。要实现电压时,需加输出电路将电流转换成电压,电压输出可以是单极性或双极性。



4. D/A 转换器的主要技术指标

(1) D/A 转换器的分辨率

它是指电路所能分辨的最小输出电压 V_{LSB} 与满刻度输出电压 V_m 之比:

$$\frac{V_{LSB}}{V_m} = \frac{\frac{V_{REF}}{2^n}}{\frac{V_{REF}}{2^n}(2^n - 1)} = \frac{1}{2^n - 1}$$

输入数码的位数越多,分辨率越小,分辨能力越高。

(2) D/A 转换器的转换误差

由于 D/A 转换器中各元件参数值存在误差,基准电压不够稳定和运算放大器的零漂等各种因素影响,会使 D/A 转换器存在转换误差,它包括由于基准电压偏离标准值而引起的比例系数误差、运算放大器零点漂移引起的失调误差及非线性误差等。

(3) D/A 转换器的转换速度

转换速度通过常用建立时间和转换速率来描述。建立时间 t_{est} 指输入数字量变化时,输出模拟量达到稳定值的误差小于规定的误差范围($\pm 1LSB/2$)时所需的时间。转换速率 SR 则用大信号工作状态下模拟电压的变化率表示。

2. A/D 转换器

(1) A/D 转换器的基本原理

A/D 转换器的功能是把输入的模拟量转换为与之成正比的数字量。A/D 转换一般要经过取样、保持、量化及编码 4 个过程。

1) 取样与保持

取样是将随时间连续变化的模拟量转换为时间离散的模拟量。取样信号的频率 f_s 愈高,所取得信号经低通滤波器后愈能真实地复现输入信号。按照抽样定理,设输入模拟信号的最高频率为 f_{imax} ,则必须满足 $f_s \geq 2f_{imax}$ 。

将取样所得信号转换为数字信号需要一定的时间,为了给后续的量化编码过程提供一个稳定值,每次取得的模拟信号必须通过保持电路保持一段时间。

2) 量化与编码

量化是把幅值连续变化的量转换为量化单位的整数倍。量化单位是为了转换所规定的最小数字量。量化存在量化误差,它是一种原理误差,是无法消除的。量化后的数值最后还须通过编码过程用一个代码表示出来。经编码后得到的代码就是 A/D 转换器输出的数字量。

(2) 并行比较型 A/D 转换器

并行比较型 A/D 转换器由电阻分压器、电压比较器、寄存器及编码器组成。电阻分压器为各电压比较器提供参考电压值,由此可确定输入模拟电压值与各比较器输出状态的关系。比较器的输出状态由寄存器存储,经优先编码器编码,得到数字量输出。由于这种转换是并行的,其转换时间只受比较器、触发器和编码电路延迟时间的限制,其转换速度快。

(3) 逐次比较型 A/D 转换器

逐次比较型 A/D 转换器是将输入模拟信号与不同的参考电压做多次比较,使转换所得的数字

量在数值上逐次逼近输入模拟量的对应值。它一般由控制逻辑电路、数据寄存器、移位寄存器、D/A转换器及电压比较器组成。若输出为 n 位A/D转换器,进行一次转换至少要经过 $(n+1)$ 个时钟周期才能完成,位数越多,转换时间越长。

(4) 双积分 A/D 转换器

双积分 A/D 转换器是一种间接 A/D 转换器。它的基本原理是:对输入模拟电压和参考电压分别进行两次积分,将输入电压平均值变换成与之成正比的时间间隔,然后利用时钟脉冲和计数器测出此时间间隔,进而得到相应的数字量输出。该种 A/D 转换器抗干扰能力强。

(5) A/D 转换器的主要技术指标

1) 转换精度

对集成 A/D 转换器,转换精度采用分辨率和转换误差来描述。

分辨率 分辨率是指 A/D 转换器能够分辨输入信号的最小变化量,它表明了 A/D 转换对输入信号的分辨能力。分辨率可用输出二进制或十进制的位数表示。

转换误差 转换误差通常以输出误差的最大值形式给出。它表示 A/D 转换器实际输出数字量与理论输出值之差,并以最低有效位的倍数表示。

2) 转换时间

转换时间用来描述 A/D 转换器的转换速度。它表示从模拟信号输入起,到达规定精度的范围为止所用的时间间隔。

经典考题解析

例 9.1 对于一个 10 位逐次逼近式 A/D 转换电路,当时钟频率为 1 MHz 时,其转换时间是多少?如果要求完成一次转换的时间小于 $10\mu\text{s}$,试问时钟频率应为多少?

【解】 根据逐次逼近式 A/D 转换电路的工作原理可知,位长为 n 的寄存器,需要经过 n 次比较,即需 n 个 CP 脉冲,在第 $n+1$ 个 CP 作用下,寄存器的状态被送至输出端,在第 $n+2$ 个 CP 作用下,逻辑控制电路恢复到初始状态,同时将输出端状态清除,为下一次 A/D 转换做好准备。因此对于位长为 n 的寄存器,完成一次 A/D 转换所需的时间为 $T=(n+2)T_{\text{CP}}$ 。依题意,对于一个 10 位逐次逼近式 A/D 转换电路,当时钟频率为 1 MHz 时,其转换时间为:

$$T=(n+2)T_{\text{CP}}=(10+2)\times 1\mu\text{s}=12\mu\text{s}$$

如果要求完成一次转换的时间小于 $10\mu\text{s}$,时钟频率应为:

$$f_{\text{CP}}=\frac{1}{T_{\text{CP}}}\geq\frac{n+2}{T}=\frac{10+2}{10\mu\text{s}}=1.2\text{MHz}$$

例 9.2 若 D/A 转换器逻辑图如图 9.2 所示。图中 $Q_4=1$ 时,相应模拟开关 S_i 在位置 1, $Q_i=0$ 时,开关 S_i 在位置 0。

(1) 求 v_O 与数字量 $Q_3Q_2Q_1Q_0$ 之间的关系式;

(2) 若 $V_{\text{REF}}=-1\text{V}$,求 $Q_3Q_2Q_1Q_0=0001$ 和 1111 时的 v_O 值;

(3) 画出计数器在计数脉冲 CP 作用下对应的 v_O 波形。设计数器初态为 0。

【解】 如图 9.2 所示是一个权电阻网络 D/A 转换器。




图 9.2

$$\begin{aligned}
 i_1 &= \frac{Q_0 \cdot V_{REF}}{R} + \frac{Q_1 \cdot V_{REF}}{R/2} + \frac{Q_2 \cdot V_{REF}}{R/4} + \frac{Q_3 \cdot V_{REF}}{R/8} \\
 &= \frac{V_{REF}}{R} (Q_0 + 2Q_1 + 4Q_2 + 8Q_3) \\
 v_0 &= i_1 R = -V_{REF} (Q_0 + 2Q_1 + 4Q_2 + 8Q_3)
 \end{aligned}$$

(2) 当 $V_{REF} = -1$ 时, $Q_3 Q_2 Q_1 Q_0 = 0001$ 对应的 $v_0 = 1V$, $Q_3 Q_2 Q_1 Q_0 = 1111$ 对应的 $v_0 = 15V$ 。

(3) 当输入连续计数脉冲 CP 时, 计数器就是模 16 加法计数器。根据输出 v_0 表达式可知, v_0 为阶梯波, 其波形如图 9.3 所示。




图 9.3

例 9.3 在逐次逼近式 8 位 A/D 转换电路中,若 $V_{REF}=12\text{ V}$,输入电压 $V_I=4.5\text{ V}$ 。试问:

(1)输出数字量为多少?

(2)若其他条件不变,仅其位数由 8 位改为 10 位,此时输出量又为多少?

(3)在上述两种情况下的量化误差各为多少?

【解】 (1)逐次逼近式 8 位 A/D 转换电路的分辨率为 $V_{LSB}=\frac{V_{REF}}{2^n-1}=\frac{12\text{ V}}{2^8-1}=\frac{12}{255}\text{ V}$ 。则当输入

电压 $V_I=4.5\text{ V}$ 时,电路输出数字量为 $\frac{V_I}{\frac{12}{255}\text{ V}}=\frac{4.5\text{ V}}{\frac{12}{255}\text{ V}}\approx 96$,即 $D=(01100000)_B$ 。

(2)若其他条件不变,仅其位数由 8 位改为 10 位,此时电路输出数字量为 $\frac{V_I}{\frac{12}{2^{10}-1}\text{ V}}=\frac{4.5\text{ V}}{\frac{12}{1023}\text{ V}}\approx$

384,即 $D=(0110000000)_B$ 。

(3)当采用舍尾取整时,逐次逼近式 n 位 A/D 转换电路的量化误差为 $\epsilon_{\max}=\frac{V_{REF}}{2^n-1}$ 。

当 $n=8$ 时, $\epsilon_{\max}=\frac{V_{REF}}{2^n-1}=\frac{12\text{ V}}{2^8-1}\approx 0.047\text{ V}$

当 $n=10$ 时, $\epsilon_{\max}=\frac{V_{REF}}{2^n-1}=\frac{12\text{ V}}{2^{10}-1}\approx 0.012\text{ V}$

当采用四舍五入取整时,逐次逼近式 n 位 A/D 转换电路的量化误差为 $\epsilon_{\max}=\frac{1}{2}\frac{V_{REF}}{2^n-1}$ 。

当 $n=8$ 时, $\epsilon_{\max}=\frac{1}{2}\frac{V_{REF}}{2^n-1}=\frac{1}{2}\frac{12\text{ V}}{2^8-1}\approx 0.024\text{ V}$

当 $n=10$ 时, $\epsilon_{\max}=\frac{1}{2}\frac{V_{REF}}{2^n-1}=\frac{1}{2}\frac{12\text{ V}}{2^{10}-1}\approx 0.006\text{ V}$

例 9.4 试分析如图 9.4 所示电路的工作原理,画出输出电压 v_O 的波形图。74160 是具有异步清零、同步预置功能的 8421BCD 码同步加法计数器。表 9.1 给出了 RAM 的 16 个地址单元所存的数据。

表 9.1

A_3	A_2	A_1	A_0	D_3	D_2	D_1	D_0	A_3	A_2	A_1	A_0	D_3	D_2	D_1	D_0
0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	1
0	0	0	1	0	0	0	1	1	0	0	1	0	0	0	0
0	0	1	0	0	0	1	1	1	0	1	0	0	0	0	1
0	0	1	1	0	1	1	1	1	0	1	1	0	0	1	1
0	1	0	0	1	1	1	1	1	1	0	0	0	1	0	1
0	1	0	1	1	1	1	1	1	1	0	1	0	1	1	1
0	1	1	0	0	1	1	1	1	1	1	0	1	0	0	1
0	1	1	1	0	0	1	1	1	1	1	1	1	0	1	1




图 9.4

【解】 74160 构成 8421BCD 码模 10 计数器,其输出的 8421BCD 码作为 RAM 的低 4 位地址。RAM 的 I/O 端输出相应地址上的内容,该内容作为数模转换器 AD7520 的高位数字输入。AD7520 输出相应的模拟信号,其输出为

$$v_O = -\frac{V_{REF}}{2^{10}} \sum_{i=0}^9 (d_i \times 2^i)$$

当 74160 的 $Q_3 Q_2 Q_1 Q_0$ 从 0000 到 1001 循环时,如表 9.2 所示。

表 9.2

Q_3	Q_2	Q_1	Q_0	A_3	A_2	A_1	A_0	I/O_3	I/O_2	I/O_1	I/O_0	$\sum_{i=0}^9 (d_i \cdot 2^i)$	$v_O(V)$
								d_3	d_8	d_7	d_6		
0	0	0	0	0	0	0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1	0	0	0	1	64	0.5
0	0	1	0	0	0	1	0	0	0	1	1	192	1.5
0	0	1	1	0	0	1	1	0	1	1	1	448	3.5
0	1	0	0	0	1	0	0	1	1	1	1	960	7.5
0	1	0	1	0	1	0	1	1	1	1	1	960	7.5

续表

Q_3	Q_2	Q_1	Q_0	A_3	A_2	A_1	A_0	I/O_3	I/O_2	I/O_1	I/O_0	$\sum_{i=0}^3 (d_i \cdot 2^i)$	$v_O(V)$
								d_3	d_2	d_1	d_0		
0	1	1	0	0	1	1	0	0	1	1	1	448	3.5
0	1	1	1	0	1	1	1	0	0	1	1	192	1.5
1	0	0	0	1	0	0	0	0	0	0	1	164	0.5
1	0	0	1	1	0	0	1	0	0	0	0	0	0

根据表 9.2 可画出 v_O 的波形图如图 9.5 所示。




图 9.5

例 9.5 一计数型 A/D 转换器如图 9.6 所示,试分析其工作原理,说明加入偏移电压的作用。




图 9.6



电子技术基础(数字部分)辅导及习题全解

【解】 转换开始,控制信号 C 为 0,通过 CR 信号使计数器 $Q_2Q_1Q_0 = 000$,该数字量送入 3 位 D/A 转换器,并产生 $v_0 = 0V$, v_0 与 $\frac{1}{2}$ LSB 偏移电压相减得 $v'_0 = v'_{01}$, v'_{01} 与 v_1 比较,如 $v_1 > v'_{01}$,则 $v_c = 1$,于是 CP 送入 FF_0 的 CP 端,使 $Q_2Q_1Q_0 = 001$ 。 $Q_2Q_1Q_0$ 送 D/A 转换器,产生与 001 相对应的模拟电压,该电压再减偏移电压得 $v'_0 = v'_{02}$,如 v_1 仍大于 v'_{02} ,则 v_c 仍为 1,在第 2 个 CP 到来后使 $Q_2Q_1Q_0$ 变为 010。 $Q_2Q_1Q_0$ 再送 D/A……上述过程不断循环,直至 $v_1 < v'_0$, $v_c = 0$ 将门 G 封锁为止。

控制信号 C 在输入 7 个脉冲后变为高电平,将控制 Q_2 、 Q_1 、 Q_0 输出的与门打开,并输出与 v_1 相对应的数字量 $D_2D_1D_0$ 。

接入 $\frac{1}{2}$ LSB 偏移电压可以减小量化误差。设 $LSB = 1V$,若没有偏移电压,当 v_1 小于 $1V$ (如 $0.9V$) 时, $v_c = 0$,增加偏移电压后,当 $v_1 - 1V > 0.5V$ 时, $v_c = 1$ 。由此可见,量化误差可减小到 $0.5V$,即 $\frac{1}{2}$ LSB。

例 9.6 试分析图 9.7 所示的工作原理,画出输出电压 v_0 的波形。




图 9.7

【解】 石英晶体振荡器产生频率为 $1MHz$ 的脉冲并作为 74161 的时钟。在石英晶体振荡电路中,电阻 R_1 、 R_2 的作用是使反相器 G_1 、 G_2 工作在线性放大区, C_1 、 C_2 用于两个反相器之间的耦合。

74161 一直处于计数状态,低 3 位构成模 8 计算器,在 $1MHz$ 时钟的作用下, $Q_CQ_BQ_A$ 从 000~111 循环。

A_1 与其外围的 4 个电阻构成 3 位权电阻 D/A 转换器, A_2 构成一反相器,并输出模拟信号。

根据以上分析,输出 v_0 的表达式为:

$$v_0 = \left(\frac{Q_C \cdot V_{OH}}{R} + \frac{Q_B \cdot V_{OH}}{2R} + \frac{Q_A \cdot V_{OH}}{4R} \right) 4R$$

$$= V_{OH} (4Q_C + 2Q_B + Q_A)$$

其中, V_{OH} 为 Q_C 、 Q_B 、 Q_A 端输出的高电平。

根据此输出表达式有表 9.3。

表 9.3

Q_C	Q_B	Q_A	v_O
0	0	0	0
0	0	1	V_{OH}
0	1	0	$2V_{OH}$
0	1	1	$3V_{OH}$
1	0	0	$4V_{OH}$
1	0	1	$5V_{OH}$
1	1	0	$6V_{OH}$
1	1	1	$7V_{OH}$

输出 v_O 的波形如图 9.8 所示。






图 9.8

例 9.7 4 位逐次比较型 A/D 转换器的逻辑电路如图 9.9 所示。图中, 5 位移位寄存器可进行并入/并出或串入/串出操作, 其 F 为并行置数端, 高电平有效, S 为高位串行输入。数据寄存器由 D 边沿触发器组成, 数字量从 $Q_4 \sim Q_1$ (即 $D_3 \sim D_0$) 输出, 试分析电路的工作原理。

【解】 当启动脉冲上升沿到来后, $Q_0 \sim Q_4$ 变为 0, Q_5 被置 1, 而 Q_5 的高电平使门 G_2 打开, 时钟 CP 进入移位寄存器。在第 1 个 CP 作用下, 由于移位寄存器的置数使能端 F 已由 0 变为 1, 并行输入数据 $ABCDE=01111$ 置入, 使 $Q_A Q_B Q_C Q_D Q_E=01111$ 。 Q_A 的低电平使数据寄存器的最高位 Q_4 置 1, 即 $Q_4 Q_3 Q_2 Q_1=1000$ 。 D/A 转换器将数字量 1000 转换为模拟电压 v'_O , 送入比较器 C 并与输入模拟电压 v_i 比较, 若 $v_i > v'_O$, 则比较器 C 输出 v_C 为 1, 否则为 0。比较结果送 $FF_4 \sim FF_1$ 的 D 端。

第 2 个 CP 脉冲到来后, 因为移位寄存器的串行输入端 $S=1$, Q_A 由 0 变为 1, 同时最高位 Q_A 由原来的 0 移至次高位 Q_B 。于是 Q_3 由 0 变为 1, 这个正跳变作为有效触发信号加到 FF_3 的 CP 端, 使



v_i 的电平得以在 Q_4 中保存下来。此时, 由于其他触发器无正跳变脉冲, v_c 的信号对它们不起作用。 Q_3 变为 1 后建立了新的 D/A 转换器的数据, 输入电压再与其输出电压 v'_o 相比较, 比较结果在第 3 个 CP 作用下存于 Q_3 ……如此进行, 直到 Q_2 由 1 变为 0, 使 Q_4 由 1 变为 0 后将门 G_2 封锁, 转换完毕。于是电路的输出端 $D_3 D_2 D_1 D_0$ 。得到与输入电压 v_i 成正比的数字量。

教材同步习题全解

9.1 D/A 转换器

9.1.1 10 位倒 T 形电阻网络 D/A 转换器如图题 9.1.1 所示。(1)试求输出电压的取值范围;(2)若要求电路输入数字量为 200H 时输出电压 $v_O = 5V$,试问 V_{REF} 应取何值?


【知识点窍】 10 位 D/A 转换器输出电压: $v_o = -\frac{V_{REF}}{2^{10}} \cdot \frac{R_f}{R} \cdot \sum_{i=0}^9 D_i \cdot 2^i$ 。

【逻辑推理】 v_O 的输出范围等价于 $\sum_{i=0}^9 D_i \cdot 2^i$ 的范围, 这是因为 $\frac{-V_{REF}}{2^{10}} \cdot \frac{R_i}{R}$ 为常数, 显然当 D_i

在已知 v_0 和 D_i , 且 $R=R_f$ 时, 可由 D/A 转换器输出电压公式求出 V_{REF} 的值。

【解题过程】 (1) 因为 $D_i = 0$ 或 $1, i = 0, 1, \dots, 9$,

所以, $\sum_{i=0}^9 D_0 \cdot 2^i$ 所处范围为 $\sum_{i=0}^9 1 \cdot 2^i \sim \sum_{i=0}^9 1 \cdot 2^i = 2^{10} - 1$, 即 $0 \sim 2^{10} - 1$ 于是 v_0 的范围为 $-\frac{V_{REF}}{2^{10}} \cdot \frac{R_1}{R}$



图题 9.1.1

$(2^{10}-1) \sim 0$ 。

所以,当 $D_9 D_8 \cdots D_0 = 0 \cdots 0$ 时, $u_{Omax} = 0$ 。

当 $D_9 D_8 \cdots D_0 = 11 \cdots 1$ 时, $\sum_{i=0}^9 D_i \cdot 2^i = \sum_{i=0}^9 1 \cdot 2^i = 2^{10} - 1$;

$$u_{Omin} = \frac{V_{REF}}{2^{10}} \cdot \frac{R_f}{R} \cdot (2^{10} - 1) \approx -\frac{R_f}{R} \cdot V_{REF}$$

已知 $R = R_f$, 于是 $u_{Omax} = -V_{REF}$, 可得输出电压的范围为: $-V_{REF} \sim 0$ 。

(2) 当 $u_O = 5V$ 时, $R_f = R$, 所以, $5V = -V_{REF} \cdot \frac{\sum_{i=0}^9 D_i \cdot 2^i}{2^{10}}$ 。

又由于输出数字为 200H, 所以, $D_9 D_8 \cdots D_0 = 10\ 0000\ 0000$, 于是 $\sum_{i=0}^9 D_i \cdot 2^i = 2^9$

因此

$$5V = -V_{REF} \cdot \frac{2^9}{2^{10}} = -\frac{1}{2} V_{REF}$$

故

$$V_{REF} = -10V$$

9.1.2 在图题 9.1.2 所示 4 位权电流 D/A 转换器中, 已知 $V_{REF} = 6V$, $R_1 = 48k\Omega$, 当输入 $D_3 D_2 D_1 D_0 = 1100$ 时 $u_O = 1.5V$, 试确定 R_f 的值。

【知识点窍】 n 位权电流 D/A 转换器: $u_O = \frac{V_{REF}}{R_1} \cdot \frac{R_f}{2^n} \cdot \sum_{i=0}^{n-1} D_i \cdot 2^i$ 。

【逻辑推理】 已知 u_O 、 V_{REF} 、 R_1 以及 D_i , $i=0, 1, 2, 3$, 则可通过电路输出电压表达式求得 R_f 。

【解题过程】 4 位权电流 D/A 转换器的输出电压为:

$$u_O = \frac{V_{REF}}{R_1} \cdot \frac{R_f}{2^4} \cdot \sum_{i=0}^3 D_i \cdot 2^i$$

$$D_3 D_2 D_1 D_0 = 1100, \sum_{i=0}^3 D_i \cdot 2^i = 2^3 + 2^2 = 12,$$


又因为

$$R_1 = 48k\Omega, u_O = 1.5V, V_{REF} = 6V$$

于是

$$1.5V = \frac{6V}{48k\Omega} \cdot \frac{R_f}{2^4} \times 12$$


$$R_f = \frac{1.5}{6} \times \frac{2^4}{12} \times 48k\Omega = \frac{1.5 \times 4}{6} \times 16k\Omega = 16k\Omega$$



图题 9.1.2(教材图 9.1.8)

9.1.3 在图题 9.1.3 所示的倒 T 形电阻网络 D/A 转换器中, 设 $R_i = R$, 外接参考电压 $V_{REF} = -10V$, 为保证 V_{REF} 偏离标准值所引起的误差小于 $LSB/2$, 试计算 V_{REF} 的相对稳定度应取多少?

【逻辑推理】 倒 T 形电阻网络 D/A 转换器的 $LSB = -\frac{1}{2^n} \frac{R_i}{R} \cdot V_{REF}$, 由图 9.1.3 知 LSB 即为 $-\frac{1}{2^4} \cdot \frac{R_i}{R} V_{REF}$, 故 V_{REF} 偏离标准值所引起的误差应小于 $\left| \frac{1}{2} LSB \right| = \frac{1}{2^5} \cdot \frac{R_i}{R} \cdot V_{REF}$ 。



图题 9.1.3(教材图 9.1.2)

【解题过程】 由于 4 位权 D/A 转换器, $v_0 = -\frac{V_{REF}}{2^4} \cdot \frac{R_i}{R} \sum_{i=0}^3 2^i \cdot D_i$ 。

如果 V_{REF} 的偏移是为 ΔV_{REF} , 则 $\Delta v_0 = -\frac{\Delta V_{REF}}{2^4} \cdot \sum_{i=0}^3 2^i \cdot D_i$.

$$0 \leq \sum_{i=0}^3 2^i \cdot D_i \leq 2^4 - 1 \text{ (即 } D_i = 1, i=0, 1, 2, 3)$$

$$|\Delta v_0| = \left| \frac{\Delta V_{REF}}{2^4} \cdot \sum_{i=0}^3 2^i D_i \right| \leq \frac{2^4 - 1}{2^4} |\Delta V_{REF}|$$

于是 $|\Delta v_0|_{\max} = \frac{2^4 - 1}{2^4} |V_{REF}|$ 为输出的最大偏移量。

因为 $\left| \frac{1}{2} \text{LSB} \right| = \frac{1}{2^5} |V_{REF}|$, 根据题意有


$$\left| \frac{1}{2} \text{LSB} \right| \geq |\Delta v_0|_{\max}, \text{ 即 } \frac{2^4 - 1}{2^4} |\Delta V_{REF}| \leq \frac{|V_{REF}|}{2^5}$$

因此, 可得参考电压 V_{REF} 的相对稳定度 $\left| \frac{\Delta V_{REF}}{V_{REF}} \right| \leq \frac{2^4}{2^5 - 1} = \frac{2^4}{2^4 - 1} \cdot \frac{1}{2^5} \approx 3.1\%$

9.1.4 由 AD7533 组成的双极性输出 D/A 转换器如图题 9.1.4 所示。

(1) 根据电路写出输出电压 v_0 的表达式;

(2) 试问为实现 2 的补码双极性输出, 电路应如何连接, 电路中 V_B 、 R_B 、 V_{REF} 和片内的 R 应满足什么关系?



图题 9.1.4

【知识点窍】 AD7533: 采用倒 T 形电阻网络的单片集成 D/A 转换器。

$$v_0 = -\frac{V_{REF} R_f}{2^{10} \cdot R} \sum_{i=0}^9 2^i \cdot D_i$$

【逻辑推理】 (1) 可用 KCL 定律, 以及 KVL 定律求得; (2) 中 2 的补码的双极性输出, 则要将符号位取反, 并接入最高位。

【解题过程】 (1) 当不考虑 V_B 、 R_B 支路时根据 AD7533 D/A 转换器公式, 有:

$$I_{OUT1} = \frac{V_{REF}}{2^{10} \cdot R} \cdot \sum_{i=0}^9 2^i \cdot D_i$$

当不考虑 AD7533 时, 由运放的虚短性质可知, $V_+ = V_- = 0$, $I_B = \frac{V_B}{R_B}$ 。因此, 由叠加定理 $I_i = I_{OUT1} + I_B$ (KCL 定律) 有:

$$v_0 = -I_i \cdot R_f = -\frac{V_{REF} \cdot R_f}{2^{10} R} \cdot \sum_{i=0}^9 2^i \cdot D_i - \frac{V_B}{R_B} \cdot R_f$$



电子技术基础(数字部分)辅导及习题全解

(2) 双极性 2 的补码, 即为符号位(表示极性)取反即可。因此, 实现 2 的补码的双极性输出, 要将输入数字量符号位求反后, 接在最高位 D_9 上。并且要求 $D_9 \sim D_0 = 10 \cdots 0$ 时, 输出电压 $v_O = 0$, 这需通过 V_B 、 R_B 支路来实现, 于是有 $0 = -\frac{V_{REF}}{2^{10}R} \cdot R_f \cdot 2^9 \cdot \frac{V_B}{R_B} \cdot R_f$

即 $\frac{|V_B|}{R_B} = \frac{V_{REF}}{2R}$, 为 V_B 、 R_B 、 R 和 V_{REF} 之间的关系式。


9.1.5 可编程放大器(数控可变增益放大器)电路如图题 9.1.5 所示。

(1) 推导电路电压放大倍数 $A_V = v_O/v_I$ 的表达式;

(2) 当输入编码为(001H)和(3FFH)时, 电压放大倍数 A_V 分别为多少?

(3) 试问当输入编码为(000H)时, 运放 A_1 处于什么状态?

【知识点窍】 AD7533 输出电压: $v_O = -\frac{V_{REF}}{2^{10}} \cdot \frac{R_f}{R} \sum_{i=0}^9 2^i \cdot D_i$ 。



图题 9.1.5

【逻辑推理】 由图题 9.1.5 可知, 由放大器和 AD7533 组成 D/A 转换器, 其表达式 $v_O = -\frac{V_{REF}}{2^{10}} \sum_{i=0}^9 2^i \cdot D_i$, 利用虚断、虚短概念, 可求 v_I 、 A_3 和 R 组成反相器。

【解题过程】 (1) A_2 的输出电压即为 $v_{O2} = -\frac{V_{REF}}{2^{10}} \sum_{i=0}^9 2^i \cdot D_i$ 。

由运放虚短性质有 $V_+ = V_-$, 所以 $v_I = v_{O2} = -\frac{V_{REF}}{2^{10}} \cdot \sum_{i=0}^9 2^i \cdot D_i$ 。

因为 A_3 与 R_1 、 R 、 $\frac{R}{2}$ 组成反相器, 有 $v_O = -V_{REF}$ 。

所以, $v_I = \frac{v_O}{2^{10}} \cdot \sum_{i=0}^9 2^i \cdot D_i$, 即有 $A_V = \frac{v_O}{v_I} = \frac{2^{10}}{\sum_{i=0}^9 2^i \cdot D_i}$ 。

(2) 当 $D = 001H$ 时, 则 $D_9 D_8 \cdots D_0 = 000000001$ 。

于是 $\sum_{i=0}^9 2^i D_i = 1$, 则 $A_V = \frac{2^{10}}{\sum_{i=0}^9 2^i D_i} = 2^{10}$ 。

当 $D = 3FFH$ 时, $D_9 D_8 \cdots D_0 = 1111111111$ 。

于是, $\sum_{i=0}^9 2^i D_i = \sum_{i=0}^9 2^i = 2^{10} - 1$, 于是 $A_V = \frac{2^{10}}{\sum_{i=0}^9 2^i D_i} = \frac{2^{10}}{2^{10} - 1} = \frac{1024}{1023} \approx 1$ 。

(3) 当 $D = 000H$, 即 $D_9 D_8 \cdots D_0 = 0000000000$ 时。


于是 $v_{A12} = \frac{v_O}{2^{10}} \cdot \sum_{i=0}^9 2^i D_i = 0$, 相当于 A_1 的“+”端接地, A_1 处在开环状态。

9.1.6 试用 D/A 转换器 AD7533 和计数器 74161 组成如图题 9.1.6 所示的阶梯波形发生器, 要求画出完整的逻辑图。

【知识点窍】 AD7533: 倒 T 形电阻网络单片集成 D/A 转换器。

74161: 4 位二进制计数器。


【逻辑推理】 由图题 9.1.6 可知, D/A 转换器输出逐级下降。即输入 $D_9 D_8 \cdots D_0$ 由 0000000000 逐一直升至 0000001001 , 然后又回到全“00”状态, 并继续循环。由此, 可由 74161 设计一个 10 位计数器, 计数状态由 0000 到 1001 , 并将其输出接到 AD7520 的 4 个低位输入, 即可产生图题 9.1.6 波形。



图题 9.1.6

【解题过程】 根据图题 9.1.6 所示, 要求 A/D 输出 10 级阶梯波, 并且循环; 则 AD7533 的数字输入端应用 $000H$ 逐一递增至 $009H$, 并又回到 $000H$ 再次递增。

由于 AD7533 输出为:
$$v_O = -\frac{V_{REF}}{2^{10}} \cdot \sum_{i=0}^9 2^i D_i$$



图解 9.1.6


所以, $D_9 D_8 \cdots D_0$ 逐步增加, v_O 以 $-\frac{V_{REF}}{2^{10}}$ 逐渐降低, 所以可得电路图, 如图解 9.1.6 所示。其中 74161



计数由 0000 至 1001, 并到 1001 时对输出进行同步置数, 重新为 0000, 而且保留 1001 状态。AD7533 的 $D_3 \sim D_4$ 输入端始终为 0, 故接地, $D_0 \sim D_2$ 随 74161 输出变化。

9.2 A/D 转换器

9.2.1 在图题 9.2.1 所示并行比较型 A/D 转换器中, $V_{REF} = 7V$, 试问电路的最小量化单位 Δ 等于多少? 当 $v_i = 2.4V$ 时, 输出数字量 $D_2 D_1 D_0$ 等于多少?



图题 9.2.1(教材图 9.2.4)

【知识点窍】 量化: 用最小量化单位的倍数来表示取样保持阶梯波离散电平的过程。

量化单位: 量化过程中所取得的最小数量单位, 用 Δ 表示。

量化误差: 量化值和真实值之间的误差, 用 ϵ 表示。


【逻辑推理】 输出数字应为 $\left(\frac{v_i}{\Delta}\right)_B$, $\frac{v_i}{\Delta}$ 表示量化成的级数数目, 然后转化为二进制即可得到 A/D 转换器的输出的数字量。

【解题过程】 对于如图题 9.2.1 所示的 3 位并行型比较 A/D 转换器, 它的最小量化单位为 $\Delta = \frac{2}{15} V_{REF} = \frac{2}{15} \times 7V = \frac{14}{15} V$ 。

当 $v_i = 2.4V$ 时, $D_2 D_1 D_0 = 011$ 。

9.2.2 在图题 9.2.2 所示逐次比较型 A/D 转换器中, 若 $n = 10$, 已知时钟频率为 $1MHz$, 则完

成一次转换所需的时间是多少？如要求完成一次转换的时间小于 $100\mu\text{s}$ ，同时钟频率应选多大？



图题 9.2.2 (教材图 9.2.5) 逐次比较型 A/D 转换器框图

【知识点窍】 n 位逐次比较 AD 转换器转换时间: $t = n \cdot T_{CP}$ (T_{CP} 为时钟脉冲 CP 的周期)。

【逻辑推理】 每一个时钟周期, 可完成一次比较, n 位 A/D 共要进行 n 次比较, 每次比较使精度提高 $\frac{1}{2}$ 。根据转换时间公式, 可计算出题中的转换时间和时钟频率。

【解题过程】 由于 n 位逐次比较型 A/D 的转换时间为 $t = n \cdot T_{CP}$ 。

$$f_{CP} = 1\text{MHz}, \text{ 故 } T = \frac{1}{1\text{M}} = 10^{-6}\text{s} = 1\mu\text{s}$$

转换时间为 $t = 10 \times 1 = 10\mu\text{s}$

如果要完成一次转换时间 $t < 100\mu\text{s}$, $n = 10$, 则

$$nT_{CP} = n/f_{CP} < 100\mu\text{s}$$

$f_{CP} > \frac{10}{100} \times 10^6 > 0.1\text{MHz}$, 所以 $f_{CP} > 0.1\text{MHz}$ 即可使转换时间小于 $100\mu\text{s}$ 。

9.2.3 在图题 9.2.3 所示逐次比较型 A/D 转换器中, 设 $V_{REF} = 10\text{V}$, $v_i = 8.26\text{V}$, 试画出在时钟脉冲作用下 v'_o 的波形并写出转换结果。

【知识点窍】 逐次比较型 A/D 转换器: 取一个数字量加到 D/A 转换器上, 得到对应输出模拟电压, 与原输入电压进行比较后, 得到数字量。

$$\text{D/A 转换器输出: } v_o = \frac{V_{REF}}{2^4} \sum_{i=0}^3 2^i D_i$$

【逻辑推理】 逐次比较法 A/D 精度逐步提高, 由 D_3 开始估计, 直到 D_0 估计出为止。


【解题过程】 启动脉冲之后, D/A 转换器 $D_3 D_2 D_1 D_0 = 1000$ (初始值)。

$$v'_o = \frac{V_{REF}}{2^4} \times 2^3 = \frac{1}{2} V_{REF} = 5\text{V}$$

v_i 与 v'_o 比较, 则有 $v_i > v'_o$, 可得 $D_3 = 1$, 并令 D/A 转换器输入 $D_3 D_2 D_1 D_0 = 1100$ 。

$$v'_o = \frac{10}{2^4} \times (2^2 + 2^3) = 5 + 2.5 = 7.5\text{V}$$

$v_i > v'_o$, 则 $D_2 = 1$ 正确, 再设 $D_3 D_2 D_1 D_0 = 1110$



图题 9.2.3(教材图 9.2.7)


$$v'_0 = \frac{10}{2^4} (2^3 + 2^2 + 2^1) = 8.75V$$

$v'_1 < v'_0$, 故 $D_1 = 0$, 再设 $D_3 D_2 D_1 D_0 = 1101$

$$v'_0 \leq \frac{10}{2^4} (2^3 + 2^2 + 2^1) = 8.125$$

$v'_0 < v_1$, 故 $D_0 = 1$ 正确, 故 $D_3 D_2 D_1 D_0 = 1101$ 为转换结果。

v'_0 波形如图解 9.2.3 所示。



图解 9.2.3

9.2.4 一计数型 A/D 转换器如图题 9.2.4 所示, 试分析其工作原理。

【知识点窍】 D/A 转换器: $v_0 = \frac{V_{REF}}{2^3} \sum_{i=0}^2 2^i \cdot D_i$ 。

T 触发器: $Q^{n+1} = \overline{Q^n}$ 。


【逻辑推理】 开始进行转换时, 控制信号 C 为低电平, 从而 $Q_2 Q_1 Q_0 = 000$, $D_2 D_1 D_0 = 000$, 3 位 D/A 转换器产生 $v_0 = \frac{V_{REF}}{2^3} \sum_{i=0}^2 2^i \cdot 0 = 0V$ 。 ①

式①再与 $\frac{1}{2}$ LSB 偏移电压相减, 得 $v'_0 = \frac{1}{2}$ LSB。

然后, v'_0 与 v_1 进行比较, 若 $v_1 < v'_0$, 则比较器输出 $v_c = 0$, 那么 FF₀ 没有触发时钟, $Q_2 Q_1 Q_0$ 保持原状态。

若 $v_1 > v'_0$, 则 $v_c = 1$, 那么有 CP 作为 FF₀ 时钟, 于是 $Q_2 Q_1 Q_0 = 001$, 那 $Q_0^{n+1} = \overline{Q_0^n}$, $Q_0^{n+1} = \overline{Q_0^n}$, $Q_2^{n+1} = \overline{Q_2^n}$ 。

当 $Q_2 Q_1 Q_0$ 送入 D/A 转换器, 则得到与 001 相应的模拟量与偏移电压的差值 v'_0 , 与 v_1 比较, 如 $v'_0 > v_1$, 则又给 FF₀ 时钟脉冲, $Q_2 Q_1 Q_0 = 010$, 再送到 D/A……以此循环, 直至 $v'_0 < v_1$, $v_c = 0$, 无



图题 9.2.4

时钟。而 $Q_2 Q_1 Q_0$ 维持在原状态。

在 7 个时钟周期后, A/D 转换已经完成, 将 C 变为高电平, $D_2 D_1 D_0 = Q_2 Q_1 Q_0$, 可得到 v_i 的量化值。增加 $\frac{1}{2}$ LSB 的偏压的作用可以减小量化误差。

9.2.5 某双积分 A/D 转换器中, 计数器为十进制计数器, 其最大计数容量为 $(3000)_{10}$ 。已知计数时钟频率 $f_{CP} = 30\text{kHz}$, 积分器中 $R = 100\text{k}\Omega$, $C = 1\mu\text{F}$, 输入电压 v_i 的变化范围为 $0 \sim 5\text{V}$ 。试求: (1) 第一次积分时间 T_1 ; (2) 求积分器的最大输出电压 $|V_{omax}|$; (3) 当 $V_{REF} = 10\text{V}$, 第二次积分计数器计数值 $\lambda = (2500)_{10}$ 时, 输入电压的平均值 V_i 为多少?

【知识点窍】 转换时间: $T = N \cdot T_{CP}$ 。

积分计数器计数值: $\lambda = -\frac{N}{V_{REF}} \cdot V_i$ 。

【逻辑推理】 第一次积分时间即为转换时间, 而 $|V_{omax}|, V_i$ 都可由定义直接求得。

【解题过程】 (1) 第一次积分时间:

$$T_1 = N_1 T_{CP} = \frac{N_1}{f_{CP}} = \frac{3000}{30 \times 10^3} \text{s} = 100\text{ms}$$

$$(2) \text{ 积分器最大电压输出: } |V_{omax}| = \frac{1}{RC} \int_0^{T_1} V_{imax} dt = \frac{T_1}{RC} V_{imax} = \frac{5 \times 0.1}{100 \times 10^3 \times 10^{-6}} = 5\text{V}$$


$$(3) \text{ 由于积分计数值 } \lambda = -\frac{N}{V_{REF}} V_i \text{ 因此 } V_i = -\frac{\lambda}{N} V_{REF} = -\frac{2500}{3000} \times 10 = -8.3\text{V}.$$

9.2.6 在图题 9.2.6 所示双积分 A/D 转换中, 设时钟脉冲频率为 f_{CP} , 其分辨率为 n 位, 写出最低的取样频率表达式。

【知识点窍】 最长双积分 A/D 转换时间 $T_{max} = 2T_1$ 。

一次转换时间: $T_1 = NT_{CP}$ 。

【逻辑推理】 由 $f = \frac{1}{T}$ 可知, 当转换时间为最大时, 对应的转换频率最小。



图题 9.2.6(教材图 9.2.8)

【解题过程】 设最长转换时间为 $T_{\max}$, 则有

$$T_{\max} = 2T_1$$

在 n 位 A/D 转换中, T_1 为一次转换时间, 所以 $T_{\max} = 2 \cdot \frac{2^n}{f_{CP}} = \frac{2^{n+1}}{f_{CP}}$ 。其中, 2^n 为 n 位分辨率的最大计数容量。

于是

$$f_{\min} = \frac{1}{T_{\max}} = \frac{f_{CP}}{2^{n+1}}$$

9.2.7 在双积分 A/D 转换器中, 输入电压 v_i 和参考电压 V_{REF} 在极性和数值上应满足什么关系? 如 $|v_i| > |V_{REF}|$, 电路能完成模数转换吗? 为什么?

【解题过程】 由双积分 A/D 转换器的工作原理可知, 电路工作时, 第一次积分和第二次积分方向相反, 而且第二次积分结束时, 输出电压必须过零, 因此, v_i 和 V_{REF} 极性相反, 且 $|v_i| < |V_{REF}|$ 。

如果 $|v_i| > |V_{REF}|$, 则第二次积分结束时, 积分器输出电压不可能过零, T_2 不确定, 则没有转换结果。

9.2.8 在用 A/D 转换过程中应注意哪些主要问题? 如某人用满度值为 10V 的 8 位 A/D 转换器对输入信号幅值为 0.5V 的电压进行模数转换, 这样使用正确吗? 为什么?

【解题过程】 (1) 在 A/D 转换时通常应注意以下一些问题: ① A/D 转换器在系统应用中, 系统对精度的要求; ② A/D 转换器的输入信号电压范围; ③ A/D 转换器的输入信号的极性是单极性还是双极性; ④ 对转换器输出编码及逻辑电平的要求; ⑤ A/D 转换器的转换时间; ⑥ 对参考电压的要求; ⑦ 其他工作环境, 如电源电压的稳定度等。

(2) 用满度值为 10V 的 8 位 A/D 转换器对幅值为 0.5V 的输入信号进行模数转化时, 8 位 10V 的 A/D, 最小量化单位 $\Delta = \frac{10}{2^8} = \frac{10}{256}$, 而幅值为 0.5V 的输入信号与最小量化单位之间差值不大, 进行 A/D 转换时, 会引起很大的转换误差(或称量化误差), 所以这种方式不正确。

