

Escuela de Ingeniería de Sistemas

PROGRAMA DEL CURSO: Arquitectura de Computadoras TIPO: Obligatoria PRELACIÓN: Programación 2 CÓDIGO: ISBADC UBICACIÓN : 3^{er} semestre

TPLU: 3 1 1 4 CICLO: Básico

JUSTIFICACIÓN

El desempeño de un sistema computacional está mayoritariamente determinado por la manera en que el ingeniero en software comprende los principios y limitaciones básicas del hardware. De manera similar, los diseñadores de hardware deben entender las implicaciones que tienen sus diseños en la eficiencia del software. El curso de Organización de Computadoras cubre los elementos constitutivos de una computadora haciendo énfasis en la arquitectura digital de sus elementos.

OBJETIVOS

- Lograr un alto nivel en la especificación, comparación y evaluación las arquitecturas de procesadores y computadoras modernas.
- Diseñar y evaluar en VHDL los elementos básicos de las arquitecturas digitales, según el conocimiento de la organización de un sistema computador, las alternativas de diseño del mismo y las medidas de rendimiento para evaluar sus prestaciones.

CONTENIDO PROGRAMÁTICO

Unidad I: Computador v medidas de rendimiento

- Tema 1. Componentes de un Sistema Computador: Definiciones, definición del rendimiento de una UCP (Unidad Central de Procesamiento), Medidas populares de rendimiento: MIPS, MFLOPS, etc.
- Tema 2. Benchmarks para la evaluación del rendimiento de UCPs: Benchmarks sintéticos, Dhrystone, núcleos, Linpack, medidas con el Linpack, Características deseables de un benchmarks de aplicación, SPEC. Medidas reales con SPECint92, SPECfp92, SPEC95 y otros Benchmarks.

Unidad II: Estructura del conjunto de instrucciones

- Tema 1. Formato de instrucciones: características, códigos de operación con extensión, instrucciones con formatos de tamaño variable y ejemplos típicos de formatos: PDP-8, PDP-11, IBM-360, Pentium, Mips R2000, etc.
- Tema 2. Clasificación de las diversas arquitecturas del conjunto de instrucciones: arquitecturas tipo Pila, acumulador, registros de propósito general, máquinas tipo registro-registro (load/store), máquinas tipo registro-memoria y máquinas tipo memoria-memoria.

- Tema 3. Operandos: Tipos y ejemplos: Pentium, PowerPC, etc., especificación, interpretación de las direcciones de memoria, ordenamiento de Bytes: convenios Litle Endian, Big Hendían, ordenamiento de bits.
- Tema 4. Modos de direccionamiento: Clasificación: inmediato, directo, registro, indirecto de memoria, indirecto de registro, desplazamiento, indexado, autoincremento, autodecremento, escalado y ejemplos típicos de modos de direccionamiento: Mips, PowerPC, Pentium, etc.
- Tema 5. Tipos de operaciones: Requerimientos básicos, operaciones más comunes del repertorio de instrucciones y ortogonalidad.
- Tema 6. Computadoras con un conjunto reducido de instrucciones: características de las arquitecturas RISC y RISC vs. CISC.
- Tema 7. Repertorio básico de instrucciones del MIPS R2000/R3000: sentencias de control: if-then, if-then-else, while, for, case con el repertorio MIPS, llamadas a procedimientos, paso de parámetros, guarda de registros, convenio de utilización de los registros y ejemplo completo en el ensamblador del MIPS R2000/R3000, estudios cuantitativos sobre el conjunto de instrucciones y ejemplos del Intel 8086, VAX, MIPS.

Unidad III: Aritmética para computadoras

- Tema 1. Aritmética: conceptos básicos, representación de números con signo y condiciones de desbordamiento.
- Tema 2. Diseño de una Unidad Aritmético-Lógica: UAL básica del MIPS R2000.
- Tema 3. Multiplicadores: Diseño de un multiplicador binario de n bits con el algoritmo suma/desplazamiento, mejora del rendimiento, refinamientos del modelo diseñado, multiplicador de números con signo y algoritmos de Booth (primer y segundo grado).
- Tema 4. Divisores: Diseño de un divisor binario de n bits con el algoritmo de división sin restauración, con el algoritmo de división con restauración y refinamientos del modelo diseñado.
- Tema 5. Standard IEEE-754 para la aritmética de punto flotante y aplicación en MIPS R2000.

Unidad IV: Técnicas de implementación de la unidad central de procesamiento

- Tema 1. Metodologías de diseño: Control Alambrado y microprogramado.
- Tema 2. Diseño de una UCP sencilla basada en el subconjunto del repertorio de instrucciones del MIPS R2000: Repertorio básico y formato de instrucciones, visión global de la implementación, implementación monociclo (camino de datos, hardware necesario, control de la UAL, diseño de la unidad de control), inconvenientes de la implementación monociclo, implementación de múltiples ciclos de reloj (camino de datos, hardware necesario, descomposición de las instrucciones en fases distintas, obtención del diagrama de estados), implementación final.
- Tema 3. Control microprogramado: Conceptos, tipos de secuenciamiento (implícito y explícito), codificación de las microinstrucciones (horizontales, verticales, por campos de función), diseño de una UCP con control microprogramado (secuenciamiento implícito), métodos para reducir el costo del hardware en una UCP microprogramada (reducción

del número de microinstrucciones, reducción de la anchura de las microinstrucciones, nanoprogramación, segmentación (pipelining)), aplicación en el diseño del MIPS R2000.

Unidad V: Sistema de memoria

- Tema 1. Jerarquía de memoria: Principio de localidad, niveles, bloque, acierto, fallo, frecuencia de aciertos y fallos, tiempo de acierto, dirección de memoria, tiempo medio de acceso a memoria, rendimiento, tiempo de ciclo.
- Tema 2. Memoria Caché: Concepto, aplicación, organización, correspondencia, reemplazamiento, operación, problemática de los fallos, cachés unificadas, rendimiento y sus mejoras.
- Tema 3. Memoria Principal: Concepto y organización (modular, entrelazada y módulo entrelazada).
- Tema 4. Memoria Virtual: Antecedentes, definición, proceso, espacio de direcciones, esquema de protección, multiprogramación, reubicación, traducción, paginación, segmentación, características (correspondencia, búsqueda, reemplazo, escritura, selección del tamaño de página, traducción rápida de direcciones), traducción rápida de direcciones.

Unidad VI: Sistema de entrada/salida

- Tema 1. Rendimiento de E/S: Medidas, productividad o ancho de banda, tiempo de respuesta o latencia, interferencia E/S con la ejecución de UCP y ejemplos.
- Tema 2. Tipos y características de dispositivos de E/S
- Tema 3. Buses: Conceptos, transacciones, tipos, buses síncronos y asíncronos, incremento del ancho de banda, control de acceso, opciones del diseño y ejemplos: VME, FutureBus, PCI, SCSI, etc.
- Tema 4. Organización del sistema de E/S: Conexión física del bus E/S con la UCP, decodificación de las direcciones de E/S, direccionamiento de los dispositivos de E/S (E/S mapeada en memoria y aislada), comunicación con la UCP (E/S con control por encuesta o escrutinio y controlada por interrupciones), comunicación con la memoria, acceso directo a memoria.

METODOLOGÍA DE ENSEÑANZA

La enseñanza de este curso se realizará a través clases teórico-prácticas y clases guiadas en el laboratorio.

RECURSOS

- Recursos multimedia: proyector multimedia, proyector de transparencias.
- Computadora portátil
- Guías disponibles en Publicaciones de la Facultad de Ingeniería.
- Laboratorio:
 - Software: Simulador MIPS (PCSpim Versión 6.3), Series Foundation 3.1.i
 Xilinx y/o Series Alliance 2.1.i Xilinx.
 - o Hardware: 10 Tarjetas prototipos para Laboratorio con FPGA XC4010XL.
- Acceso a Internet

EVALUACIÓN

Serán evaluados los siguientes aspectos:

- Asistencia
- Participación en clase
- Seis exámenes parciales, las prácticas de laboratorio y dos proyectos.

BIBLIOGRAFÍA

Patterson, D. y Hennessy, J. Computer Organization & Design: The Hardware/Software Interface. 2nd Ed. Morgan Kaufmann, 1997. ISBN 1-55860-428-6.

Hennessy, J. y Patterson, D. Computer Architecture: A Quantitative Approach. 2nd Ed. Morgan Kaufmann, 1995. ISBN 1-55860-329-8.

Lynch, M. Microprogrammed State Machine Design. CRC 1993. ISBN 0-8493-4464-6.

Stone, H. High Performance Computer Architecture. Addison-Wesley 1993.

Vranesic, Z. Computer Organization. McGraw-Hill 1996. ISBN 0-07-114309-2.

Przybylski, S. Cache and Memory Hierarchy Design. A performance-Directed Approach. Ed. Morgan Kauffmann 1990. ISBN 1-55860-136-8.

Farquhar, E. y Bunce, P. The MIPS Programmer's Handbook. Ed. Morgan Kauffmann 1993. ISBN 1-55860-297-6

Rafiquzzaman, M. Microprocessor and Microcomputer-Based System Design. CRC Press, 1995. ISBN 0849344751.

Laboratorio:

Wakerly, J. Digital Design: Principles and Practices. Cisco Systems, Stanford University, 3/e. ISBN 0-13-769191-2.

Yalamanchili, S. VHDL Starter's Guide. Prentice Hall 1998. ISBN 0-13-519802-X.

Ashenden, P. The Designer's Guide to VHDL. Morgan Kaufmann 1996. ISBN 1-55860-270-4.

Chang, K. Digital Design and Modeling with VHDL and Synthesis. IEEE Computer Society Press. 1997. ISBN 0-8186-7716-3

Vranesic, Z. Fundamentals of Digital Logic with VHDL Design. McGraw-Hill 2000. ISBN 0-07-012591-0.

Revistas Científicas:

IEEE Computer Magazine, IEEE Design&Test Magazine, IEEE Micro Magazine, Microprocessor Report, Annals of the History of Computing.