《数字电路与数字系统实验》实验报告

第_2_次实验: _____二位四选一选择器_____

	姓名: <u>张逸凯</u>
	学号: <u>171840708</u>
	院系: 物理 学院
由区	箱:
,	\


一.实验目的

复习数电相关知识以及选择器的实现原理, 学会在 verilog 语言下设计一个二位的四选一选择器

二.实验原理 (知识背景,结合理论课总结)

基本定义:

在多路<u>数据传送</u>过程中,能够根据需要将其中任意一路选出来的电路,叫做数据选择器,也称多路选择器或多路开关.



基本工作原理:

选择器常用于信号的切换,四选一选择器常用于信号的切换,四选一选择器可以用于 4 路信号的切换,四选一选择器有四个输入端 x[0] ~ x[3] (图上的 D0 ~ D3),两个信号选择端 A0 和 A1 及一个信号输出端 Y.

当给 A1, A0 一组信号 比如 10 那么就相当于给了它一个二进制数字 2,也就相当于选了 D2 这个输入端.

这个时候 输出 Y 输出的就是 D2 的信号,D2 是啥 Y 就输出啥. 在本次实验中只是将输入 D0 到 D3 改为了两位数的输入.

输出表:

控制				输出
A1		Α0		Υ
	0		0	D0
	0		1	D1
	1		0	D2
	1		1	D3

三.实验设备环境

硬件器材: FPGA 开发板. 软件平台: Qaurtus 开发平台.

四.实验步骤 / 过程(设计思路、设计代码、测试代码、仿真结果和硬件实现等的截图代码等)

设计思路:

想到的第一设计思路就是**使用 case 语句**,而不是使用 if、else 语句,因为这样最简洁,所以可以模仿 ppt 给出的例子写出代码

设计代码:

E:/My_design/exp02/exp02 - exp02 ents Processing Tools Window Help

```
)2
     → Q 1 1 2 ×
                                      exp02.v
              1 2 3
              module exp02(x0,x1,x2,x3,s,y);
                 input [1:0] x0,x1,x2,x3,s;
output reg [1:0] y;
            4
5
6
7
                  always @ (s or x0 or x1 or x2 or x3)
                     case (s)
                       0:
                           y = x0;
            8
                           y = x1;
            9
                           y = x2;
           10
                           y = x3;
                        default:y = 2'b00;
           11
           12
                     endcase
           13
           14
15
                  endmodule
```


图1 设计代码

激励代码:

```
### Companion Report - expuz

### Co
```

ModelSim 仿真波形:





硬件实现:


分配前:





引脚分配:












五.实验中遇到的问题及解决方案(请具体的描述问题和解决方法)

在模拟波形时, 出现了模拟文件为空的情况



可能情况排查:

- 1. test bench 没有成功加入,导致读不到测试文件.
- 2. 测试代码有问题, 测试代码没有起到测试的作用.
- 3. 测试文件没有保存

反向排查之后发现是测试文件改过之后没有保存

在仿真的过程中我还出现了代码写错的情况,根据仿真测试结果的提示发现是自己在赋值 2 位二进制数的时候将 a=2'b10 错写成了 a=2b' 10, 需要更加仔细认真.

```
Running Quartus Prime Analysis & Synthesis
Command: quartus_map --read_settings_files=on --write_settings_files=off exp02 -c exp0
18236 Number of processors has not been specified which may cause overloading on shared mach
20029 Only one processor detected - disabling parallel compilation
12021 Found 1 design units, including 1 entities, in source file exp02.v
12007 Top-level design entity "exp02" is undefined
Quartus Prime Analysis & Synthesis was unsuccessful. 1 error, 1 warning
```

程序中用到了数值字串(literal)"n'Bdd:::d",其中 n 是字串的位数,用十进制表示,这里字串的位数是"dd...d" 这个值存放在机器中(二进制)所用的位数,而不是其用"B"进制表示的位数。"B"是指定基数的单个字母,可以是 b (二进制), o (八进制), d (十进制,可省略)和 h (十六进制).这是是此数值字串,用"B"进制表示的值在第一次写完激励代码之后还出现了这样的错误,后来排查发现是激励文件的 vlg 层次名没有写对,写成了 exp02,不符合,所以就 Analyze 不通过了.

六.实验得到的启示(积极思考)

进行每一步操作的时候需要细心,这样能减少程序的错误,节省很多不必要的时间,同时出错以后要细心检查反向排查,这样才能快速定位错误.同时还要能逐渐熟练 Quartus 软件的使用,比如某个地方出错以后能够利用此软件的提示信息较快的找出错误源,只有这样做实验和查错才会更加迅速.

七.意见和建议等

老实说这次实验还是花了很大功夫,上网找资料之类,然后对于之前的知识掌握得不是很牢固,也是花了很多时间在复习上.不过老师有给几个例子,慢慢学还是挺好的.

做实验时出现错误不要慌,要慢慢去寻找,这样能节约很多的时间,同时做实验要看清实验要求,这样也会少花一些功夫.