Architecture des ordinateurs - TD 06

1 Bref retour sur IEEE754

1. Coder en IEEE754 demi-précision (1 bit de signe, 5 bits exposant, 10 bits mantisse), les nombres suivants : 1.3 et 4.5

```
Solution:
13/10
1101
       | 1010
1010
        |----
       | 1.01001100110011...
001100
 1010
  ----v
  0010000 <-.
     1010
     ----v |
     01100 |
     1010 |
      ---- |
      0010 -.
positif exposant(0) mantisse
         01111
                      0100110011
4.5 --> 100.1
    --> 1.001 . 2<sup>2</sup>
positif exposant(2)
                      mantisse
        10001
                      0010000000
```

2. Calculer leur somme en demi-précision.

```
Le résultat est déjà normalisé,
0 10001 0111001100
```

3. Calculer leur produit en demi-précision.

2 Afficheur 7 segments

On souhaite réaliser un circuit pour afficher les chiffres de 0 à 9 sur un afficheur 7 segments (voir figure ci-dessous). Un afficheur 7 segments est composé de 7 leds commandées par 7 signaux distincts $A_1
ldots A_7$. Le chiffre à afficher est codé en BCD, chaque bit correspond à un signal b_3 à b_0 .


Nous souhaitons réaliser le circuit permettant de commander le signal A_3 correspondant à l'allumage du segment inférieur.

С	odage BCD	
dé	c. $b_3b_2b_1b_0$	
0	0000	Afficheur 7 segments
1	0001	A_1
2	0010	.
3	0011	$egin{array}{c c} A_4 & A_2 & A_5 \end{array}$
4	0100	122
5	0101	A_6 A_7
6	0110	
7	0111	A_3
8	1000	
9	1001	

1. Écrire la table de vérité du signal A_3 . Lorsque la valeur de A_3 est indeterminée écrire X (par exemple pour B=13).

	b_3	b_2	b_1	b_0	A_3
I	0	0	0	0	1
	0	0	0	1	0
	0	0	1	0	1
	0	0	1	1	1
	0	1	0	0	0
	0	1	0	1	1
	0	1	1		
G 1 4				0	1
Solution:	0	1	1	1	0
	1	0	0	0	1
	1	0	0	1	1
	1	0	1	0	X
	1	0	1	1	X
	1	1	0	0	X
	1	1	0	1	X
	1	1	1	0	X
	1	1	1	1	X
	-	_	-	-	

2. Écrire le tableau de Karnaugh correspondant à la table de vérité de A_3 .




3. Simplifier l'expression. Proposer un circuit pour commander A_3 .

Solution:
$$b_3+b_1.\overline{b_0}+\overline{b_0}.\overline{b_2}+b_2.\overline{b_1}.b_0+\overline{b_2}.b_1$$


3 Circuits basiques

1. Fabriquer avec uniquement des portes NOR les circuits suivants :


— porte NON



— porte OU



— porte ET




Qu'en deduisez vous?

 $2. \ \,$ Fabriquer avec uniquement des portes NAND les circuits suivants :


— porte NON



— porte OU



— porte ET



porte OU à quatre entrées

Solution:
$$A + B + C + D = (A + B) + (C + D) \rightarrow 9$$
 portes NAND

porte ET à quatre entrées

Solution:
$$A.B.C.D = (A.B).(C.D) \rightarrow 9$$
 portes NAND

3. Donner un circuit permettant de tester l'égalité de deux nombres de 4 bits.

Solution: Pour tester l'égalité de deux bits a_0 et b_0 , on utilise la fonction $XNOR = \overline{a_0 \oplus b_0}$. Pour tester l'égalité de 4 bits on réalise le circuit :

$$(a_0XNORb_0).(a_1XNORb_1)....(a_3XNORb_3)$$

4. Soit deux nombres positifs : $A = a_3 a_2 a_1 a_0$ et $B = b_3 b_2 b_1 b_0$, implémenter le circuit de la fonction C(A,B) = A < B.

Solution: A < B il faut considérer trois cas

- SI $a_3 < b_3$ alors VRAI
- SI $a_3 = b_3$ alors il faut comparer $a_2 a_1 a_0$ et $b_2 b_1 b_0$.
- SINON FAUX

En développant ce raisonnement on obtient :


$$A < B = (a_3 < b_3) + (a_3 = b_3).(a_2 a_1 a_0 < b_2 b_1 b_0)$$

$$\tag{1}$$

$$=(a_3 < b_3) + (a_3 = b_3).((a_2 < b_2) + (a_2 = b_2).(a_1 a_0 < b_1 b_0))$$
(2)

$$=(a_3 < b_3) + (a_3 = b_3).((a_2 < b_2) + (a_2 = b_2).((a_1 < b_1) + (a_1 = b_1).(a_0 < b_0)))$$
 (3)

Cela donne le circuit suivant :



4 Circuits additioneurs


- 1. Un demi additionneur est composé de :
 - deux entrées : les bits a et b
 - deux sorties : s la somme des deux bits et r l'éventuelle retenue.

5

Donner les expressions booléennes de s et r en fonction de a et b.


Solution:
$$s = a \oplus b$$
 et $r = ab$.

2. Proposer un circuit pour le demi additionneur.



- 3. Un additionneur complet est composé de :
 - trois entrées : les bits a et b et r_0 la retenue propagé par l'additionneur précédent.
 - deux sorties : $s=a+b+r_0$ et r_1 l'éventuelle retenue lors du calcul de s.

Construire un circuit pour l'additionneur complet. Pour cela utiliser deux demi-additionneur ainsi qu'une porte OU.



- $4.\,$ Additionneur 4 bits. Un additionneur 4 bits possède 8 signaux en entrée et 5 signaux en sortie :
 - entrées : $A = a_3 a_2 a_1 a_0$ et $B = b_3 b_2 b_1 b_0$ deux nombres codés sur 4 bits chacun.
 - sorties : $C = c_3c_2c_1c_0$ et r. C est la somme de A et B et r l'éventuelle retenue.

En utilisant les circuits des questions précédentes proposer un circuit pour l'additionneur 4 bits.

Solution: On met en série : demi-additionneur et trois additioneurs complets. La retenue se propage d'une additionneur au suivant.

Attention le temps de calcul est limité par la propagagtion de la retenue. Pour des mots grande taille (16 bits), il vaut mieux utiliser des additionneurs plus complexes comme le Carry Look Ahead (CLA) addder.