

ARGOMENTI DELLA LEZIONE

- Interruzioni
- ☐ Canalizzazione (pipeline)
- ☐ Cache
- ☐ Multi core (*cenni*)

Multi core

Cache

Canalizzazione (pipeline)

Interruzioni





Generalità

- Le prestazioni all'interno di un calcolatore elettronico sono limitate dai tempi di accesso ai dati
- La memoria RAM ha tempi di propagazione più lenti rispetto le unità (es.: il blocco dei registri e l'unità di calcolo) di una CPU
 - □tanto più se si considerano CPU pipelined e se il riferimento è quindi alla singola fase


Generalità: memoria SRAM e DRAM


La memoria principale è realizzata
utilizzando la tecnologia DRAM
(Dynamic Random Access
Memory, ovvero memoria
dinamica ad accesso casuale)

Ma esistono anche memorie più
veloci: le SRAM (Static Random
Access Memory)

- ☐ Il costo per bit delle DRAM è più basso di quello delle SRAM
 - ☐ La differenza di prezzo dipende dal fatto che le memorie DRAM utilizzano meno transistori e quindi consentono di raggiungere capacità superiori a parità di area di silicio

SRAM	DRAM
Accessi più rapidi	Accesso più lenti
Costi più alti	Costi più bassi
Maggiori consumi di corrente (refresh frequenti dei dati memorizzati)	Minori consumi di correnti (i condensatori immagazzinano l'informazione per più tempo)
Circuiteria complessa	Circuiteria semplice
Bassa densità delle celle di memoria sul chip di memoria	Alta densità delle celle di memoria sul chip di memoria






Generalità: gerarchia di livelli di memoria


☐ Viste le differenze di costo e di velocità, diventa conveniente costruire una gerarchia di livelli di memoria, con la memoria più veloce (e quindi più costosa) posta più vicino al processore e quella più lenta (e meno costosa) più distante

PS: Nella gerarchia di solito si comprende anche le **memorie non volatili** cioè quei dispositivi che consento l'archiviazione permanente dei dati (es.: disco e nastro magnetico, supporti ottici, MSS) che sono memorie estremamente lente (a causa dei componenti, spesso elettromeccanici, utilizzati per memorizzare e prelevare i dati)



MEMORIA CACHE Organizzazione e struttura della memoria principale

- ☐ La memoria RAM è divisa in blocchi di dimensioni uguali
- ☐ Attualmente la dimensione dei blocchi è di 8KiB (1KiB=1024byte)
 - □ alcuni sistemi consento di personalizzare questa dimensione in 4KiB,8KiB,16KiB e 32KiB






MEMORIA CACHE Principio di località

- L'introduzione della memoria cache si basa sul **principio di località** (verificato analizzando l'esecuzione di un gran numero di programmi):
 - □ Località temporale: quando si fa riferimento a un dato nella memoria, c'è la tendenza a far riferimento allo stesso elemento entro breve (es.: il riutilizzo di istruzioni e dati contenuti nei cicli)
 - Località spaziale: quando si fa riferimento a un dato nella memoria, c'è la tendenza a far riferimento entro breve tempo ad altri elementi che hanno indirizzo vicino a quello del dato corrente (es.: eseguita un'istruzione si tende ad elaborare quella immediatamente successiva; quando si accede a dati organizzati in vettori o matrici, l'accesso a un dato è seguito dall'accesso al dato immediatamente successivo,...)


Gerarchia di memoria non volatile

- ☐ Sfruttando il principio di località, la memoria di un calcolatore è realizzata come una **gerarchia di memoria**, che consiste in un insieme di livelli di memoria, ciascuno di diversa velocità e dimensione
- A parità di capacità, le memorie più veloci sono più costose di quelle più lente, perciò sono in genere più piccole: al livello più vicino alla CPU ci sono memorie più piccole e veloci, mentre allontanandosi dalla CPU si hanno memorie più lente e meno costose



MEMORIA CACHE Gerarchia di memoria obiettivo e trasferimenti

- L'obiettivo della gerarchia di memoria è quello di dare al programmatore l'illusione di poter usufruire di una memoria al tempo stesso veloce (idealmente, quanto la memoria al livello più basso) e grande (quanto quella al livello più alto)
- ☐ Vista la differente dimensione diventa necessario durante l'esecuzione dei programmi trasferire informazione fra memorie di livelli diversi
- Anche se una gerarchia di memoria è in genere composta da più livelli, le informazioni sono di volta in volta copiate solo tra i livelli adiacenti



MEMORIA CACHE Organizzazione e struttura della memoria cache


- ☐ La memoria cache è organizzata in **linee** (cache lines)
- La cache contiene un certo numero di linee
- ☐ Una singola linea è composte da:
 - ☐ 1 bit di **VALIDITÁ** che indica se la linea contiene dati
 - ☐ Il campo **TAG** (o **Etichetta**) che distingue quali parole di un blocco o quale blocco della memoria è nella linea
 - ☐ Il campo **DATA** (**dati** o **blocco**) cioè le parole o il blocco memorizzato nella linea
 - ☐ Altri bit utili: Dirty, Used, Writable,...





Accesso ai dati

- Quando la CPU richiede un indirizzo:
 - ☐ Se il dato richiesto dalla CPU è presente nella cache di livello superiore, si dice che la richiesta ha avuto successo (HIT)
 - ☐ Se invece il dato non si trova nel livello superiore, si dice che la richiesta fallisce (MISS). In questo caso per trovare il blocco che contiene i dati richiesti, bisogna accedere al livello superiore della gerarchia e trasferire il blocco corrispondente al livello inferiore





Prestazioni temporali

- □ Programma con 1000000 di accessi in memoria e tempo di accesso di 100ns allora Il tempo totale per l'accesso: 1000000·100ns = 100ms
- ☐ Se si usa una cache con tempo di accesso 1ns e la percentuale di miss è il 10%
 - ☐ il 90% di 1000000 accessi (HIT) impiegano 1ns·1000000·90% = **0.9ms**
 - ☐ il 10% rimanente (MISS) impiega 100ns·1000000·10%=10ms
- ☐ In totale il **tempo di accesso medio in cache** è:

10ms + 0.9ms/1000000 = 10.9 ns

Con un aumento di velocità di 100ns/10.9ns quindi nove volte circa



- ☐ Il **progetto di una gerarchia di memoria** richiede la risoluzione di quatto problemi:
- 1. Dove mettere un blocco che viene portato dal livello superiore al livello inferiore (**Problema del piazzamento di un blocco**)
- Dove si trova il blocco che contiene il dato richiesto (Problema della ricerca di un blocco)
- 3. Quale blocco presente al livello inferiore deve essere sostituito da uno del livello superiore, nel caso di fallimento (**Problema della sostituzione di un blocco**)
- 4. Come comportarsi nel caso di scrittura sul blocco presente nella cache (**Problema della strategia di scrittura**)



MEMORIA CACHE Piazzamento del blocco

- ☐ In fase di esecuzione, la CPU può a priori tentare di accedere a una qualunque parola nello spazio totale di indirizzamento (cioè ad un qualsiasi indirizzo dell'intera memoria RAM)
- Occorre quindi definire le possibili modalità per consentire ad ogni parola (o un blocco) della memoria indirizzabile di trovare (dove necessario) una posizione della cache in cui possa essere trasferita in altre parole, occorre definire una corrispondenza tra l'indirizzo in memoria della parola (o del blocco) e la locazione nella cache
- ☐ A questo scopo, sono state definite tre soluzioni diverse:
 - 1. Cache a indirizzamento diretto (direct mapped cache)
 - 2. Cache set-associativa a n vie (n-way set associative cache)
 - 3. Cache completamente associativa (fully associative cache)

Piazzamento blocco: dettaglio

- ☐ Cache direct mapped:
 - ogni parola (o blocco) è messo in una linea fissata
 - PRO:hardware più semplice e meno costoso è facile determinare in quale linea cercare il dato #linea = #blocco % N
 - ☐ CONTRO: blocchi diversi sono mappati nella stessa linea, se gli accessi a questi blocchi si alternano si ottengono molti MISS e si crea il fenomeno del trashing
- ☐ Cache completamente associativa:
 - ☐ Una parola (o un blocco) può essere messo in una linea qualsiasi
 - PRO:massima flessibilità
 - ☐ CONTRO:hardware più complesso e più costoso
- ☐ Cache set-associativa a n-vie : le linee sono suddivise in S gruppi (set) formati ciascuno da n elementi, o vie, e ogni parola (o blocco) è disposto in una delle linee del set fissato

#set = #blocco % S


MEMORIA CACHE Piazzamento blocco: direct mapped

☐ In una cache **a indirizzamento diretto** la corrispondenza tra indirizzo di memoria e locazione nella cache è data da:

 $(Ind. blocco)_{cache} = (Ind. blocco)_{mem} modulo (numero di blocchi della cache)$


□ Il problema del piazzamento di un blocco è risolto in modo elementare: si esamina la configurazione degli ultimi *n* bit dell'indirizzo

Piazzamento blocco: direct mapped




Cache completamente Associativa

- In una cache completamente associativa (fully associative) una parola (o un blocco) di memoria può essere disposto in una qualsiasi linea della memoria cache
- ☐ Quindi, al momento della ricerca, tutti i blocchi della cache dovranno essere esaminati




Memoria cache set associativa a n-vie

- Una cache set-associativa a n vie è costituita da un **numero**
 - **di insiemi** (set), ognuno dei quali comprende **n blocchi** In una cache set-associativa a n vie, ogni blocco della
 - memoria può essere trasferito in un numero prefissato n di posizioni all'interno di un insieme
- Si tratta di uno schema intermedio tra quello a
 - indirizzamento diretto e quello completamente associativo In una cache set-associativa, l'insieme che contiene il blocco
 - viene individuato da:
 - (Insieme)_{cache} = (Ind. blocco)_{mem} modulo (numero di insiemi nella cache)
- Essendo il numero degli insiemi nella cache una potenza di 2, l'operazione di modulo può essere effettuata considerando log₂(# insiemi nella cache) bit meno significativi, che sono utilizzati come indice della cache. Il blocco può poi essere messo in un qualsiasi elemento dell'insieme: la ricerca deve quindi essere effettuata su tutti gli elementi dell'insieme



Cache a 4 insiemi e 2 Vie


Memoria cache set associativa a n-vie: esempio



Memoria cache set associativa a n-vie: altri casi

Definita la dimensione della cache, al crescere dell'associatività diminuisce il numero degli insiemi, mentre cresce il numero di elementi compresi in un insieme. A titolo di esempio, si considerino le possibili configurazioni di una cache in gradi di gestire 8 blocchi

SET ASSOCIATIVA A 1 VIA



SET ASSOCIATIVA A 2 VIE



SET ASSOCIATIVA A 4 VIE



MEMORIA CACHE Ricerca di un blocco in una cache

- □ Per verificare se una parola (o un blocco) è presente nella cache si ricorre all'etichetta (tag), che contengono le informazioni necessarie per verificare se una delle parole presenti nella cache corrisponde, o meno, alla parola cercata
- All'inizio una cache è vuota e le informazioni nelle etichette non hanno alcun significato
- ☐ Si aggiunge quindi a ogni linea della cache **un bit di validità** (*validity bit*) per indicare se la linea stessa contiene dei dati
 - ☐ Il validity bit è ovviamente indipendente dalla particolare filosofia scelta per il piazzamento, ed è quindi presente in tutte le soluzioni
- ☐ Una volta riempita una linea della cache si aggiorna il relativo bit di validità, l'etichetta e si scrivono un certo numero di parole (o un blocco)

licerca di un blocco in una cache direct mapped

- Si consideri ora in maggior dettaglio come si svolgono alcune sequenze di accesso in una cache mappata direttamente, supponendo di partire dall'accensione della macchina, quando tutti i bit di validità sono nulli (0) e i contenuti delle etichette privi di significato
- ☐ La ricerca del blocco con indirizzo di memoria 10**110** è fatta esaminando la linea con indice 110. Poiché il bit di validità è **0** allora c'è un MISS
- L'accesso è gestito trasferendo il blocco dalla memoria e settando ad 1 il bit di validità, la linea con indice 110 e l'etichetta diventa 10

Indice	Validità	Tag	Blocco
000	0		
001	0		
010	0		
011	0		
100	0		
101	0		
110	0		
111	0		

Indice	Validità	Tag	Blocco
000	0		
001	0		
010	0		
011	0		
100	0		
101	0		
110	1	10	Blocco o parola corrispondente
111	0		

Aggiornamento dopo un MISS in direct mapped

- ☐ Quando c'è un MISS (es.: chiamando 10110) si attiva una interruzione che trasferisce il blocco cercato dalla RAM alla cache e aggiorna l'etichetta della linea (nell'esempio, la linea con indice 110)
- Questo provoca uno stallo all'elaborazione del programma (non si può procedere avanti fino a quando non si ha il dato richiesto!)

Indice	Validità	Tag	Blocco
000	0		
001	0		
010	0		
011	0		
100	0		
101	0		
110	1	10	Blocco o parola di memoria10110
111	0		

Ricerca di un blocco in una cache direct mapped

- ☐ Gestendo la richiesta del dato contenuto all'indirizzo 01**001** si popola la seconda linea
- Gestendo la richiesta del dato contenuto all'indirizzo 00000 si popola la prima linea
- ☐ Gestendo la richiesta del dato contenuto all'indirizzo 10111 si popola l'ultima linea

Indice	Validità	Tag	Blocco
000	1	00	Blocco o parole di memoria 00000
001	1	01	Blocco o parole di memoria01001
010	0		
011	0		
100	0		
101	0		
110	1	10	Blocco o parole di memoria10110
111	1	10	Blocco o parole di memoria 10111

ticerca di un blocco in una cache direct mapped

111

Si supponga ora di avere già
"popolato" la cache con vari
trasferimenti dalla memoria

- ☐ Si cerca di leggere la parola di memoria 10**010**
 - ☐ Il bit di validità del blocco 010 è positivo e l'etichetta è uguale quindi si ha un HIT
- ☐ Si cerca di leggere la parola di memoria 10**101**
 - ☐ Il bit di validità del blocco 101 è positivo, ma l'etichetta è diversa da quella voluta (01 invece di 10): si ha quindi un fallimento o MISS

Indice	Validità	Tag	Blocco	
000	1	00	Blocco o parole di memoria 00000	
001	1	01	Blocco o parole di memoria01001	
010	1	10	Blocco o parole di memoria 10010	
011	1	11	Blocco o parole di memoria11011	
100	1	11	Blocco o parole di memoria 11100	
101	1	01	Blocco o parole di memoria01101	
110	1	10	Blocco o parole di memoria10110	
111	1	10	Blocco o parole di memoria 10111	
Indice	Validità	Tag	Blocco	
Indice 000	Validità 1	Tag 00	Blocco o parole di memoria00000	
000	1	00	Blocco o parole di memoria00000	
000 001	1	00	Blocco o parole di memoria00000 Blocco o parole di memoria01001	
000 001 010	1 1 1	00 01 10	Blocco o parole di memoria00000 Blocco o parole di memoria01001 Blocco o parole di memoria 10010	
000 001 010 011	1 1 1	00 01 10 11	Blocco o parole di memoria00000 Blocco o parole di memoria01001 Blocco o parole di memoria 10010 Blocco o parole di memoria11011	
000 001 010 011 100	1 1 1 1	00 01 10 11	Blocco o parole di memoria00000 Blocco o parole di memoria01001 Blocco o parole di memoria 10010 Blocco o parole di memoria11011 Blocco o parole di memoria11100	

Blocco o parole di memoria10111

10

Aggiornamento dopo un MISS in direct mapped

011

100

101

110

111

1

1

1

1

1

11

11

10

10

10

- ☐ Quando c'è un MISS (es.: chiamando 101**01**) si attiva una interruzione che trasferisce il blocco cercato dalla RAM alla cache, e aggiorna l'etichetta della linea
- □ Anche in questo caso si provoca uno stallo all'elaborazione del programma (non si può procedere avanti fino a quando non si ha il dato richiesto!)

Indice	Validità	Tag	Blocco	
000	1	00	Blocco o parole di memoria00000	
001	1	01	Blocco o parole di memoria01001	
010	1	10	Blocco o parole di memoria 10010	
011	1	11	Blocco o parole di memoria11011	
100	1	11	Blocco o parole di memoria11100	
101	1	01	Blocco o parole di memoria 01101	
110	1	10	Blocco o parole di memoria10110	
111	1	10	Blocco o parole di memoria10111	
Indice	Validità	Tag	Blocco	
000	1	00	Blocco o parole di memoria00000	
001	1	01	Blocco o parole di memoria01001	
010	1	10	Blocco o parole di memoria 10010	

Blocco o parole di memoria11011

Blocco o parole di memoria11100


Blocco o parole di memoria 11101

Blocco o parole di memoria10110


Blocco o parole di memoria10111

Schema cache direct mapped


☐ Una cache a indirizzamento diretto da 4Kbyte e blocco corrispondente a una sola parola di 32 bit può essere schematizzata come segue HIT



Schema memoria cache set associativa a 4-vie



Schema memoria cache completamente associativa



MEMORIA CACHE Schema cache:sfruttamento località spaziale

- Lo logica utilizza nella realizzazione della memorie cache descritta finora non sfrutta il principio di località spaziale degli accessi in quanto ogni parola corrisponde ad un blocco
- □ Per trarre vantaggio dalla località spaziale è necessario che la dimensione del campo data della cache (il campo data) sia maggiore della dimensione della parola di memoria, in modo che ci sia di una sola parola
- Quando si verifica un fallimento, dalla memoria centrale sono prelevate più parole adiacenti che hanno una elevata probabilità di essere richieste a breve
- ☐ È necessario quindi che l'indirizzo inviato dalla CPU abbia una suddivisione in campi che includa anche lo **spiazzamento** (offset) della parola nel blocco


MEMORIA CACHE Prelievo di più parole in una cache direct mapped

- ☐ La struttura per prelevare più parole adiacenti contenute in un blocco è costituita da:
 - L'indice serve a identificare l'insieme (cache setassociativa) oppure il blocco (cache a indirizzamento diretto). In una cache completamente associativa, il campo indice non serve poiché c'è un solo insieme
 - L'etichetta, da confrontare con il contenuto del campo etichetta della cache, viene infatti utilizzata per controllare tutti i blocchi nell'insieme selezionato dall'indice (cache set-associativa), il blocco selezionato dall'indice (cache a indirizzamento diretto) oppure tutti i blocchi (cache completamente associativa)
 - Lo **spiazzamento** (offset) che indica l'indirizzo della parola o del byte desiderati all'interno del blocco
- Questa struttura viene utilizzata sia per cache a indirizzamento diretto, sia per quelle associative e quella set-associative: diverso è l'uso che se ne fa nelle differenti tipologie

Etichetta In	ndice	Spiazzamento
--------------	-------	--------------

Si consideri una cache a indirizzamento diretto da 64Kbyte e blocco da 128 bit (quattro parole):

Indirizzo (con l'indicazione della posizione dei bit)




La cache contiene 4K (2^{12}) blocchi: 12 bit sono utilizzati per l'*indice* della cache. Ogni blocco è composto da 4 parole (4×32 bit = 16 byte): è necessario un campo aggiuntivo da 2 bit (i bit 3–2) per lo *spiazzamento della parola nel blocco*. Tali bit controllano il multiplexer in modo da selezionare la parola richiesta tra le 4 parole che si trovano nel blocco individuato. I 2 bit meno significativi dell'indirizzo (*spiazzamento o offset*) specificano un byte all'interno di una parola da 32 bit: rimangono 32 - 12 - 2 - 2 = 16 bit per l'*etichetta*.

Prelievo di più parole in una cache direct mapped

Si consideri una cache a indirizzamento diretto da 64Kbyte e blocco da 128 bit (quattro parole):

Indirizzo (con l'indicazione della posizione dei bit)



Piazzamento blocco: direct mapped


Esempio:

- Blocco di 16 parole (da16bit)
- > 8 linee cache

Indirizzo:2157

=(0000010001101101)

- **❖ Numero di blocco**: 2157 / 16 = **134**
- **♦ Offset:** 2157 % 16 = **13**
- **❖** numero di linea: 134 % 8 = *6*
- *** Tag**: 134 / 8 = **16**



MEMORIA CACHE Rimpiazzo del blocco: politiche

- ☐ Quando si verifica un fallimento nell'accesso alla cache, nel caso di **cache a indirizzamento diretto** c'è un solo candidato alla sostituzione: il problema si risolve quindi immediatamente
- ☐ In una cache completamente associativa, invece, bisogna decidere quale blocco sostituire. Ogni blocco è un potenziale candidato per la sostituzione; pertanto occorre stabilire una politica di sostituzione
- ☐ Se la cache è set-associativa l'insieme interessato è identificato immediatamente ma occorre stabilire una politica di sostituzione limitatamente ai blocchi compresi nell'insieme

MEMORIA CACHE Rimpiazzo del blocco: politiche


- ☐ Le principali strategie utilizzate per la scelta del blocco da sostituire sono sostanzialmente tre:
 - 1. Blocco utilizzato meno di recente (Least Recently Used LRU), il blocco sostituito è quello che è rimasto inutilizzato da più lungo tempo. A questo scopo, nei termini più semplici ad ogni blocco si associano dei contatori (i bit TIMEUSED) verso il basso che al momento della scrittura nel blocco vengono posti al valore massimo e che vengono poi decrementati di un'unità ogni volta che si effettua una lettura in un blocco diverso. La sostituzione toccherà quindi il blocco associato al contatore col valore più basso
 - 2. Blocco meno usato (*Least Frequently Used, LFU*). Si può associare un contatore (i bit **NUMBUSED**) a ogni blocco ed aggiornarlo ad ogni accesso
 - **3. Sostituzione casuale** (*random*), la scelta tra i blocchi candidati viene effettuata a caso, eventualmente utilizzando dei componenti hardware di supporto per l'identificazione del blocco

Aggiornamento della memoria: politiche

- Quando un dato è modificato nella cache, la memoria di livello superiore deve essere aggiornata per garantire la coerenza dei dati
- Politiche di scrittura
 - ☐ Write Through: ad ogni modifica è aggiornato il blocco in memoria
 - □ PRO: in presenza di cache multiple la coerenza dei dati viene mantenuta
 - ☐ CONTRO: per la località degli accessi quando avvengono più scritture nello stesso blocco si perde molto tempo (mitigabile con un buffer di scrittura)
 - ☐ Write Back: il blocco viene aggiornato solo quando è sostituito
 - PRO: la scrittura del blocco in memoria avviene raramente (è un blocco «vecchio») quindi la cache è molto più veloce
 - ☐ CONTRO:il contenuto della cache non è più coerente con quello della RAM (complicando i sistemi multiprocessore e multi-cache)
 - ☐ Ottimizzazione:con il bit **Dirty** (modificato) si può evitare di scrivere i blocchi non modificati

Aggiornamento della memoria: politiche

- ☐ Write Through è realizzato con buffer di scrittura per non aumentare troppo i tempi di scrittura dovuti alle inferiori prestazioni della memoria di livello inferiore
 - ☐ È necessario un **buffer di scrittura** (**write buffer**) tra Cache e Memoria
 - ☐ Processore: scrive i dati in cache e nel buffer di scrittura
 - ☐ Controllore di memoria: scrive i contenuti del buffer in memoria



Miglioramento cache: rimpiazzo del blocco

- ☐ Nei calcolatori moderni sono presenti più livelli di cache :
 - una cache di 1° livello, ormai sempre integrata nello stesso chip del processore, ad accesso rapidissimo;
 - una cache di 2° livello, talvolta esterna al chip del processore, ad accesso rapido;
 - ☐ a volte anche una cache di 3° livello.
- Lo scopo è di portare nella cache di 1° livello (più vicina al processore) le istruzioni ed i dati cui su cui il processore accederà nell'immediato futuro, spostando in una cache meno veloce (e meno costosa), ma più veloce della RAM, ciò che forse servirà più avanti (in modo da limitare le conseguenze negative dei miss)

Miglioramento della cache: riduzione miss

- Aumentando le dimensioni del campo data della cache, il numero di miss si riduce (ma fino a un certo punto....)
 - In alcuni casi però le prestazioni peggiorano perché nella sequenza di istruzioni sono presenti istruzioni di salto che riducono l'efficienza in termini di località spaziale
- Conviene introdurre cache separate per istruzioni e dati (split cache) riproponendo così la macchina di Harvard
 - Le operazioni di lettura/scrittura possono essere svolte in modo indipendente in ognuna delle due cache quindi di fatto si raddoppia la larghezza di banda della memoria
 - Le caratteristiche di località sono molto diverse per istruzioni e per dati

Associatività	2-	way	ay 4-way		8-way	
Dimensione	LRU	Casuale	LRU	Casuale	LRU	Casuale
16 KB	5.2%	5.7%	4.7%	5.3%	4.4%	5.0%
64 KB	1.9%	2.0%	1.5%	1.7%	1.4%	1.5%
256 KB	1.15%	1.17%	1.13%	1.13%	1.12%	1.12%

MEMORIA PRINCIPALE

OFH
TEXT
DATA
REL
ST

