IA et Verilog TP M2 2023




0**6/04**

Antoine Binet Pour Efrei Paris

Exercice 1



Exercice 2 - Porte logique Ou






Exercice Reg vs wire

En faisant des recherches si nécessaire, expliquer la différence entre reg versus wire. Dans quels cas est-il plus pertinent d'utiliser l'un que l'autre ?

Exercice - assign vs always


En faisant des recherches si nécessaire, expliquer la différence entre assign vs XXX. Dans quels cas est-il plus pertinent d'utiliser l'un que l'autre ?


Exercice - Porte logique ET à trois entrées





Exercice - Additionneur 1 bit





Additionneur 8bit

```
PS C:\Users\binet\Desktop\IA\verilog\Done> vvp test2
VCD info: dumpfile test_adder_8bit.vcd opened for output.
a = 0, b = 0, result = 0
a = 5, b = 6, result = 11
a = 7, b = 8, result = 15
a = 170, b = 1, result = 171
a = 255, b = 255, result = 254
test_add_8bit.v:44: $finish called at 50000_(1ps)
```



Multiplieur 8 bit

