Logika cyfrowa

Wykład 11: więcej o automatach, diagramy ASM

Marek Materzok 12 maja 2021

Minimalizacja automatów

Pojęcie rozróznialności stanów

Definicja (stany równoważne)

Stany $q_i, q_j \in Q$ są równoważne wtw automat uruchomiony od stanu q_i lub q_j dla takich samych wejść produkuje takie same wyjścia, to znaczy:

$$\forall w \in \Sigma^* \ O(\mathcal{M})(q_i, w) = O(\mathcal{M})(q_j, w)$$

Pojęcie rozróznialności stanów

Definicja (stany równoważne)

Stany $q_i, q_j \in Q$ są równoważne wtw automat uruchomiony od stanu q_i lub q_j dla takich samych wejść produkuje takie same wyjścia, to znaczy:

$$\forall w \in \Sigma^* \ O(\mathcal{M})(q_i, w) = O(\mathcal{M})(q_j, w)$$

Równoważność stanów jest trudna do ustalenia, ale łatwo stwierdzić, kiedy stany *nie są* równoważne.

2

Pojęcie następnika

Definicja (a-następnik) Stan $\delta(q, a)$ nazywamy a-następnikiem stanu q.

Idea algorytmu

Definicja (podział zbioru stanów)

Rodzina zbiorów niepustych i rozdzielnych P taka, że $\bigcup P = Q$, spełniająca warunek, że dla dowolnych równoważnych stanów $q_i, q_j \in Q$, należą one do tego samego zbioru z P.

Będziemy pisać $P = (q_1q_2)(q_3q_4q_5)$ dla podziału $P = \{\{q_1, q_2\}, \{q_3, q_4, q_5\}\}.$

Zbiory stanów należące do P będziemy nazywać blokami.

Przez P(q) oznaczymy blok P zawierający q. Dla przykładu powyżej $P(q_1) = \{q_1, q_2\}$.


4

Algorytm minimalizacji

ldea algorytmu: iteracja stałopunktowa. Zaczniemy od podziału $P=\{Q\}$. Będziemy rozbijać bloki P na mniejsze, do momentu, gdy nie będzie to już możliwe.

- 1. Rozdziel do osobnych bloków stany, które produkują różne wyjścia.
 - Moore: rozdziel, gdy $\chi(q_1) \neq \chi(q_2)$.
 - Mealy: rozdziel, gdy istnieje $a \in \Sigma$ t. że $\chi(q_1, a) \neq \chi(q_2, a)$.
- 2. Rozdziel do osobnych bloków stany, których *a*-następnicy są w różnych blokach. Tzn. gdy $P(\delta(q_1,a)) \neq P(\delta(q_2,a))$.


q	q_o	qo	0
	\bar{w}	W	
а	Ь	С	1
b	d	f	1
С	f	e	0
d	Ь	g	1
е	f	С	0
f	е	d	0
g	f	g	0



$$P_1 = (abcdefg)$$


6

q	qo	q_o	0
	\bar{w}	W	
a	Ь	С	1
Ь	d	f	1
С	f	e	0
d	Ь	g	1
e	f	С	0
f	e	d	0
g	f	g	0




$$P_2 = (abd)(cefg)$$

q	qo	q_o	0
	\bar{w}	W	
a	Ь	С	1
b	d	f	1
С	f	e	0
d	Ь	g	1
e	f	С	0
f	e	d	0
g	f	g	0



$$P_3 = (abd)(ceg)(f)$$


q	q_o	qo	0
	\bar{w}	W	
a	Ь	С	1
Ь	d	f	1
С	f	e	0
d	Ь	g	1
e	f	С	0
f	e	d	0
g	f	g	0



$$P_4 = (ad)(b)(ceg)(f)$$

Przykład – po minimalizacji

q	q_o	q_o	0
	\bar{W}	W	
a	Ь	С	1
Ь	a	f	1
С	f	С	0
f	С	а	0



Automat, który:

- Przyjmuje złotówki i dwuzłotówki
- Wydaje batoniki kosztujące 3 złote
- Zachowuje resztę do kolejnego zakupu


Automat, który:

- Przyjmuje złotówki i dwuzłotówki
- Wydaje batoniki kosztujące 3 złote
- Zachowuje resztę do kolejnego zakupu

Szczegóły:


- Dwa wejścia z (\underline{z} łoty) i w (d \underline{w} a złote)
- Wrzut monety aktywuje z lub w na jeden cykl, nigdy oba naraz
- Gdy wydawany batonik, z i w niskie

q	q_o	q_o	q_o	0
	$\bar{w}\bar{z}$	$\bar{w}z$	w̄z	
а	а	С	b	0
Ь	Ь	d	е	0
С	С	f	g	0
d	а	-	-	1
e	С	-	-	1
f	f	h	i	0
g	а	-	-	1
h	а	-	-	1
i	С	-	-	1




$$P_1 = (abcdefghi)$$

q	q_o	q_o	q_o	0
	$\bar{w}\bar{z}$	$\bar{w}z$	wz	
а	а	С	Ь	0
Ь	Ь	d	е	0
С	С	f	g	0
d	а	-	-	1
е	С	-	-	1
f	f	h	i	0
g	а	-	-	1
h	а	-	-	1
i	С	_	-	1




$$P_1 = (abcdefghi)$$

q	q_o	q_o	q_o	0
	$\bar{w}\bar{z}$	$\bar{w}z$	wz	
a	а	С	Ь	0
Ь	Ь	d	e	0
С	С	f	g	0
d	а	-	-	1
e	С	-	-	1
f	f	h	i	0
g	а	-	-	1
h	а	-	-	1
i	С	_	-	1




$$P_2 = (abcf)(deghi)$$

q	q_o	q_o	q_o	0
	w̄z̄	$\bar{w}z$	wz	
а	a	С	Ь	0
Ь	Ь	d	e	0
С	С	f	g	0
d	a	-	-	1
e	С	-	-	1
f	f	h	i	0
g	а	-	-	1
h	а	-	-	1
i	С	_	-	1



$$P_3 = (a)(c)(bf)(deghi)$$


q	q_o	q_o	q_o	0
	$\bar{w}\bar{z}$	$\bar{w}z$	w̄z	
а	а	С	Ь	0
Ь	Ь	d	е	0
С	С	f	g	0
d	а	-	-	1
e	С	-	-	1
f	f	h	i	0
g	а	-	-	1
h	а	-	-	1
i	С	_	-	1



$$P_4 = (a)(c)(bf)(dgh)(ei)$$

Przykład – automat wydający batoniki, po minimalizacji

q_o	q_o	q_o	0
$\bar{w}\bar{z}$	$\bar{w}z$	w̄z	
a	С	Ь	0
Ь	d	e	0
С	Ь	d	0
а	-	-	1
С	-	-	1
	b c a	a	a



Przerzutniki JK i T w automatach

skończonych

Przerzutniki JK i T – tabele stanów

Przerzutnik JK

q	j	k	$q_{ m o}$
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	0

Przerzutnik T

q	t	$q_{ m o}$
0	0	0
0	1	1
1	0	1
1	1	0

Przerzutnik D

q	d	$q_{ m o}$
0	0	0
0	1	1
1	0	0
1	1	1

Odwzorowują stan bieżący i wejścia na kolejny stan.

Przerzutniki JK i T – tabele wzbudzeń

Przerzutnik JK

q	$q_{ m o}$	j	k
0	0	0	Х
0	1	1	Х
1	0	Х	1
1	1	Х	0

Przerzutnik T

q	$q_{ m o}$	t
0	0	0
0	1	1
1	0	1
1	1	0

Przerzutnik D

q	$q_{ m o}$	d
0	0	0
0	1	1
1	0	0
1	1	1

Odwzorowują bieżący i kolejny stan na wartości wejść potrzebne do uzyskania takiej zmiany stanu.

Tabele wzbudzeń dla automatów skończonych

- Tabelę wzbudzeń można zapisać jako funkcję częściową $e_j, e_k, e_t, e_d : Q \times Q \nrightarrow \mathbb{B}$.
- Potrzebną wartość wejścia przerzutnika x dla funkcji przejścia δ wyraża funkcja:

$$f(q,a) = e_{\times}(q,\delta(q,a))$$

• Zwróć uwagę, że $e_d(q, \delta(q, a)) = \delta(q, a)$.

Przykład dla przerzutnika typu D

q_1	q_0	W	$q_{ m o1}$	$q_{ m o0}$	d_1	d_0
0	0	0	0	0	0	0
0	0	1	0	1	0	1
0	1	0	0	0	0	0
0	1	1	1	1	1	1
1	0	0	Х	Х	Х	X
1	0	1	Х	Х	X	X
1	1	0	0	0	0	0
1	1	1	1	1	1	1

$$d_0 = w$$
$$d_1 = wq_0$$

Przykład dla przerzutnika typu T

q_1	q_0	W	$q_{ m o1}$	$q_{ m o0}$	t_1	t_0
0	0	0	0	0	0	0
0	0	1	0	1	0	1
0	1	0	0	0	0	1
0	1	1	1	1	1	0
1	0	0	Х	Х	Х	Х
1	0	1	Х	Х	Х	Х
1	1	0	0	0	1	1
1	1	1	1	1	0	0

$$t_0 = w \oplus q_0$$
$$t_1 = q_0(w \oplus q_1)$$

Przykład dla przerzutnika typu JK

q_1	q_0	W	$q_{ m o1}$	$q_{ m o0}$	j_1	j_0	k_1	k_0
0	0	0	0	0	0	0	Х	X
0	0	1	0	1	0	1	Х	×
0	1	0	0	0	0	Х	Х	1
0	1	1	1	1	1	Х	Х	0
1	0	0	Х	Х	Х	Х	Х	X
1	0	1	Х	Х	Х	Х	Х	×
1	1	0	0	0	Х	Х	1	1
1	1	1	1	1	Х	Х	0	0

$$j_0 = w$$

$$j_1 = wq_0$$

$$k_0 = \bar{w}$$

$$k_1 = \bar{w}$$

Sygnały można podzielić na dane i informacje sterujące:

Sygnały można podzielić na dane i informacje sterujące:

 Dane to porcje informacji przetwarzane arytmetyką, funkcjami logicznymi, operacjami bitowymi itp.

Implementowane sumatorami, dekoderami, multiplekserami, licznikami, rejestrami itp.

Sygnały można podzielić na dane i informacje sterujące:

- Dane to porcje informacji przetwarzane arytmetyką, funkcjami logicznymi, operacjami bitowymi itp.
 Implementowane sumatorami, dekoderami, multiplekserami, licznikami, rejestrami itp.
- Informacje sterujące zarządzają elementami przetwarzającymi dane.


Sygnały można podzielić na dane i informacje sterujące:

- Dane to porcje informacji przetwarzane arytmetyką, funkcjami logicznymi, operacjami bitowymi itp.
 Implementowane sumatorami, dekoderami, multiplekserami, licznikami, rejestrami itp.
- Informacje sterujące zarządzają elementami przetwarzającymi dane.

Projektowanie układu cyfrowego można podzielić na projektowanie częsci przetwarzającej dane i części kontrolującej przetwarzanie.

Ścieżka danych manipuluje zawartością rejestrów.
 Przetwarza dane wejściowe w dane wyjściowe.

- Ścieżka danych manipuluje zawartością rejestrów.
 Przetwarza dane wejściowe w dane wyjściowe.
- Ścieżka sterowania wydaje polecenia ścieżce danych.
 Podejmuje decyzje na podstawie sygnałów wejściowych (pochodzących z zewnątrz) i sygnałów statusu (generowanych przez ścieżkę danych).
 Może być stanowa (automat skończony) lub bezstanowa (układ kombinacyjny).



Przykład – liczenie na przemian w górę i w dół

Kolejność liczenia: 0 1 2 3 2 1 0 1 2 ...


Ścieżka danych:

- licznik liczący w górę/dół z ładowaniem równoległym
- wykrywanie samych zer (min) i samych jedynek (max)

Ścieżka sterowania:

• automat sterujący kierunkiem licznika i ładowaniem

Przykład – ogólny schemat



Przykład – automat

Automat Mealy'ego

- I ładowanie
- b licznik w minimum
- t licznik w maksimum
- d kierunek liczenia
 (1 dół, 0 góra)

1	Ь	t	d	$d_{\rm o}$	$I_{\rm o}$
0	0	0	d	d	0
0	1	0	Х	0	0
0	0	1	Х	1	0
0	1	1	Х	Х	Х
1	Х	Х	Х	0	1

Przykład – automat


Automat Mealy'ego

- I ładowanie
- b licznik w minimum
- t licznik w maksimum
- d kierunek liczenia
 (1 dół, 0 góra)

1	Ь	t	d	do	I _o
0	0	0	d	d	0
0	1	0	Х	0	0
0	0	1	Х	1	0
0	1	1	Х	Х	Х
1	Х	Х	Х	0	1

$$d_{o} = \overline{Ib}(t+d)$$
$$I_{o} = I$$

Przykład – schemat



ścieżka sterowania / ścieżka danych

Ścieżka sterowania – System Verilog

```
module ctlpath(
    input clk, rst, t, b, 1,
    output d_o, l_o
);
    logic d;
    always_ff @(posedge clk or posedge rst)
        if (rst) d <= 0'b0:
        else d <= d_o;
    assign d_o = (d \mid \mid t) \&\& !b \&\& !1;
    assign l_o = 1;
endmodule
```

Ścieżka danych – SystemVerilog

```
module datapath(
    input clk, rst, d, l,
    input [1:0] i,
    output t, b,
    output logic [1:0] o
);
    always_ff @(posedge clk or posedge rst)
        if (rst) o <= 2'd0;
        else if (1) o <= i:
        else o <= d ? o - 1 : o + 1:
    assign t = o == 2'd3;
    assign b = o == 2'd0;
endmodule
```

Moduł licznika – System Verilog

```
module counter(
    input clk, rst, 1,
    input [1:0] i,
    output [1:0] o
);
    logic d_o, l_o, t, b;
    ctlpath ctlpath(clk, rst, t, b, 1, d_o, 1_o);
    datapath datapath(clk, rst, d_o, l_o, i, t, b, o);
endmodule
```

Diagramy algorytmiczne (ASM)


Diagramy algorytmiczne

- Ang. Algorithmic State Machine (ASM)
- Odmiana schematów blokowych dostosowana do opisywania automatów skończonych
- Jawna informacja o czasie oraz sposobie generowania wyjść
- Trzy rodzaje bloków:
 - blok stanu opisuje stany automatu i odpowiadające im wyjścia (typu Moore'a)
 - blok decyzji opisuje wpływ wejść na działanie automatu
 - blok warunkowy opisuje wyjścia zależne od decyzji (typu Mealy'ego)

Bloki w diagramach algorytmicznych









Czas w diagramach algorytmicznych

- Bieżący stan jeden z bloków stanu
 - Pod blok stanu podlega poddiagram wszystkich następnych bloków aż do napotkania kolejnego bloku stanu
- Wartości wyjść:
 - podane w bloku stanu
 - podane w blokach warunkowych na ścieżce przez bloki decyzji odpowiadającej wartościom wejść
- Następny stan blok stanu na końcu ścieżki przez bloki decyzji odpowiadającej wartościom wejść

Diagram algorytmiczny – wykrywanie dwóch jedynek



Wykrywanie dwóch jedynek, wersja Mealy



Powrót do przykładu – sterownik skrzyżowania





Diagram algorytmiczny – sterownik skrzyżowania



Operacje na rejestrach w diagramach algorytmicznych

W blokach stanu i blokach warunkowych mogą pojawiać się operacje na rejestrach, zapisywane:

Operacje na rejestrach odpowiadają przypisaniom nieblokującym SystemVeriloga i konwencji RTL:

- wartości rejestrów nie zmieniają się w ramach stanu
- wszystkie operacje wykonują się współbieżnie przy zmianie stanu.

Operacje w bloku stanu i w blokach warunkowych na ścieżce do kolejnego bloku stanu wykonują się współbieżnie!

Diagram algorytmiczny – licznik




Diagram algorytmiczny – licznik z aktywacją




Diagram algorytmiczny – licznik z aktywacją i zerowaniem





Diagram algorytmiczny – licznik zmieniający kierunek



Przykład – System Verilog

```
module example(
  input clk, rst, 1,
  input [1:0] i,
 output logic [1:0] o
  const logic UP = 1'b0;
  const logic DN = 1'b1;
  logic s; // stan
  always_ff @(posedge clk
           or posedge rst)
    if (rst) begin
      s \ll UP:
      o \le 2'b0:
    end else case (s)
```

```
UP: if (1) o <= i;</pre>
        else if (o == 2'd3) begin
          o \le o - 1:
          s \ll DN:
        end else o <= o + 1;
      DN: if (1) begin
          s \ll UP;
          o <= i:
        end else if (o == 2'd0) begin
          s \le UP:
          o <= o + 1:
        end else o <= o - 1;
    endcase
endmodule.
```


Przykład, refactor – SystemVerilog

```
module example(
                                               s \ll UP;
                                               o <= i;
  input clk, rst, 1,
  input [1:0] i,
                                             end else case (s)
 output logic [1:0] o
                                               UP: if (o == 2'd3) begin
                                                    s \ll DN;
  const logic UP = 1'b0;
                                                   o \le o - 1:
  const logic DN = 1'b1;
                                                 end else o \leq o + 1:
  logic s; // stan
                                               DN: if (o == 2'd0) begin
  always_ff @(posedge clk
                                                    s \le UP:
           or posedge rst)
                                                   o \le o + 1:
                                                 end else o <= o - 1;
    if (rst) begin
      s \ll UP:
                                             endcase
      o \le 2'b0:
                                         endmodule.
    end else if (1) begin
```


Diagramy algorytmiczne a ścieżka danych i sterowania

- Diagram algorytmiczny z operacjami na rejestrach łączy przetwarzanie danych z przepływem sterowania
- Aby je rozdzielić, należy:
 - Opracować ścieżkę danych potrafiącą wykonać każdą z operacji w diagramie ASM
 - Zastąpić operacje na rejestrach w diagramie ASM przez ustawienie odpowiednich sygnałów sterujacych
 - Zastąpić sprawdzanie stanu rejestrów w diagramie ASM przez badanie wartości odpowiednich sygnałów statusu

Diagram algorytmiczny dla ścieżki sterowania



Ścieżka danych dla licznika – przypomnienie



Przykład, ścieżka sterowania – SystemVerilog

```
module example_ctlpath(
                                             always_comb begin
  input clk, rst, 1, t, b,
                                               d o = 1'bx:
                                               if (1) 1 \circ = 1'b1;
  output 1_o, d_o
                                               else begin
  const logic UP = 1'b0,
                                                 1 \circ = 1'b0:
               DN = 1'b1:
                                                 case (s)
  logic s;
                                                   UP: if (t) d \circ = 1'b1;
  always_ff @(posedge clk
                                                        else d \circ = 1'b0:
            or posedge rst)
                                                   DN: if (b) d \circ = 1'b0;
    if (rst) s <= UP:
                                                        else d \circ = 1'b1:
    else if (1) s <= UP:
                                                 endcase
    else case (s)
                                               end
      UP: if (t) s <= DN:</pre>
                                             end
      DN: if (b) s <= UP;
                                           endmodule.
    endcase
```

Przykład, ścieżka sterowania, refactor – SystemVerilog

```
module example_ctlpath(
                                           assign l_o = 1;
  input clk, rst, 1, t, b,
                                           always_comb begin
 output 1_o, d_o
                                            d o = 1 bx:
                                             if (!1) case (s)
  const logic UP = 1'b0,
                                              UP: do = t:
              DN = 1'b1:
                                               DN: do = !b:
  logic s;
                                             endcase
  always_ff @(posedge clk
                                          end
           or posedge rst)
                                        endmodule
    if (rst) s <= UP:
    else if (1) s <= UP:
    else case (s)
      UP: if (t) s <= DN:</pre>
      DN: if (b) s <= UP;
    endcase
```

Pamięci w diagramach algorytmicznych

W diagramach algorytmicznych mogą pojawiać się operacje odczytu oraz zapisu pamięci, zapisywane:

$$\dots$$
 tablica[adres] \dots tablica[adres] \leftarrow wyrażenie

Aby "przetłumaczyć" diagram z dostępami do pamięci na moduł w SystemVerilogu, należy pamiętać o zasadach z wykładu o pamięciach, a w szczególności:

- Dbać o liczbę portów,
- Najlepiej wydzielić pamięć do osobnego modułu.