

# Università di Pisa

Progettazione di un ricevitore CDMA attraverso il linguaggio di descrizione dell'hardware VHDL

# Studente:

Antonio Rasulo

#### INTRODUZIONE:

L'architettura descrive un ricevitore CDMA. Il protocollo CDMA è un protocollo ad accesso multiplo di canale, cioè consente a più utenti di accedere al canale condiviso tra gli utenti stessi. In trasmissione, vengono create un numero di repliche del simbolo che l'utente vuole trasmettere pari allo spreading factor; successivamente le repliche vengono moltiplicate per un'opportuna parola di codice, detta chip. Ciascun utente ha un codice diverso ed i codici sono ortogonali fra di loro. Ciascun bit del codice può valere 1 o -1. In ricezione il segnale ricevuto, chiamato codeword, è costituito dalla somma vettoriale dei segnali trasmessi da ciascun utente. L'estrazione del simbolo trasmesso avviene moltiplicando la codeword con il codice associato, sommando i bit ottenuti dalla moltiplicazione e successivamente dividendo per lo spreading factor.

#### UTILIZZO:

Nell'ambito delle telecomunicazioni il protocollo CDMA è uno dei più diffusi nelle reti wireless

#### ARCHITETTURA:

L'architettura ha 4 ingressi ed un'uscita.

#### PORTE:

- -Chipstream (I): è la parola di codice che va moltiplicata per il segnale informativo ricevuto;
- -Codeword (I): è il segnale informativo che viene ricevuto;
- $-Clk_r$  (I): è il segnale di clock;
- -Reset\_r (I): è il segnale di reset;
- -Bitstream (0): mi dice quale simbolo è stato trasmesso.


#### BLOCCHI:


L'architettura è principalmente formata dai seguenti blocchi:

- -Moltiplicazione: lo scopo di questo blocco è quello di andare a moltiplicare il chipstream con la codeword;
- -Counter: questo blocco somma i vettori ottenuti dalla moltiplicazione della codeword con il chipstream. Questo blocco è a sua volta formato dai blocchi RippleCarryAdder e DFC;
- -Divider: divide per lo spreading factor il valore del segnale ricevuto in ingresso;
- -DFC: registri, portano l'ingresso in uscita dopo un periodo di clock. Nell'architettura ci sono 6 registri, di cui uno all'interno del Counter.

Nel caso in cui il reset valga uno tutti i blocchi hanno come segnale di uscita zero.

# Schematico dell'analisi register transfer level (RTL)





#### **Codici VHDL**

#### Ricevitore

```
library IEEE:
use IEEE.std logic 1164.all;
use IEEE.NUMERIC STD.all;
use IEEE.std logic arith.all;
use ieee.std logic unsigned.all;
entity Receiver is
                                       --Descrizione dell'architettura del ricevitore CDMA
    generic (
           Nbit : positive:= 3;
           Nbit c: positive:=6
   );
   port (
       codeword : in std_logic_vector(Nbit-1 downto 0); -- Porta di ingresso che riceve il segnale informativo
       bitstream : out std logic vector(Nbit-1 downto 0); -- Porta di uscita che dice quale simbolo è stato ricevuto
       chipstream : in std logic vector(Nbit-1 downto 0);
                                                            -- È la parola di codice
       reset r : in std logic; -- Porta di ingresso per il reset
       clk r : in std logic -- Porta di ingresso per il clock
   ):
end Receiver:
architecture Struct of Receiver is
                                                           -- Segnale usato per mettere il carry di ingresso del counter a massa
    signal s cin: std logic:='0';
   signal s cout: std logic:='0';
                                                           -- Segnale usato per mettere il carry di uscita del counter a massa
   signal s qa: std logic vector (Nbit-1 downto 0);
                                                           -- Segnale usato per collegare l'uscita del registro DFCA all'ingresso del moltiplicatore
   signal s qb: std logic vector (Nbit-1 downto 0);
                                                           -- Segnale usato per collegare l'uscita del registro DFCB all'ingresso del moltiplicatore
   signal s dc: std logic vector (Nbit c-1 downto 0);
                                                           -- Segnale usato per collegare l'uscita del moltiplicatore all'ingresso del registro DFCC
   signal s qc: std logic vector (Nbit c-1 downto 0);
                                                           -- Segnale usato per collegare l'uscita del registro DFCC all'ingresso del contatore
   signal s de: std logic vector (Nbit c-1 downto 0);
                                                           -- Segnale usato per collegare l'uscita del contatore all'ingresso del registro DFCE
   signal s qe: std logic vector(Nbit c-1 downto 0);
                                                           -- Segnale usato per collegare l'uscita del registro DFCE all'ingresso del divisore
   signal s dd: std logic vector (Nbit-1 downto 0);
                                                           -- Segnale usato per collegare l'uscita del divisore all'ingresso del registro DFCD
    signal s qd: std logic vector (Nbit-1 downto 0);
                                                           -- Segnale in uscita al DFCD
```

```
component Moltiplicazione
                                                     -- Richiamo del componente moltiplicazione
   generic (Nbit : positive:= 3);
   port (
                                                    -- Segnale di clock
       clk m
                : in std logic;
       1 m : in std logic vector (Nbit-1 downto 0); -- Operando della moltiplicazione
       m m : in std logic vector (Nbit-1 downto 0); -- Operando della moltiplicazione
       z m : out std logic vector((Nbit-1)*2+1 downto 0); -- Risultato della moltiplicazione
       reset m : in std logic
                                                    -- Porta di ingresso reset
end component;
component DFC
                                                     -- Richiamo del registro
   generic (Nbit : positive:=3);
   port (
       clk d : in std logic ;
                                                  -- Segnale di clock
       reset d : in std logic ;
                                                   -- Porta di ingresso reset
       d d : in std logic vector(Nbit-1 downto 0) ; -- Ingresso
       q d : out std logic vector(Nbit-1 downto 0) -- Uscita
end component;
component Divider
                                                     -- Richiamo del componente Divider
   generic (
      Nbit : positive:=3;
     Nbit c : positive:=6
   );
   port (
       dividendo: in std logic vector (Nbit c-1 downto 0); -- Operando della divisione
       quoziente: out std logic vector (Nbit-1 downto 0); -- Risultato della divisione
       clk div: in std logic
                                                        -- Segnale di clock
   );
end component;
```

```
component Counter
                                                      -- Richiamo del componente Counter
   generic (Nbit c :positive:=6);
   port (
       a c : in std logic vector (Nbit c-1 downto 0) ; -- Ingresso del contatore
       bc: out std logic vector(Nbit c-1 downto 0); -- Uscita del contatore
      cin c : in std logic;
                                                    -- Carry in del contatore
      reset c : in std logic;
                                                    -- Porta di ingresso reset
      clk c : in std logic;
                                                    -- Porta di ingresso per il clock
       cout c : out std logic
                                                    -- Carry out del contatore
   );
end component;
begin
           i Moltiplicazione: Moltiplicazione -- Definizione del blocco usato per la moltiplicazine
                   generic map(Nbit=>Nbit)
                   port map (
                                                      -- Definizione dei collegamenti
                     clk m => clk r,
                      1 m => s qa,
                      m m => s qb,
                       z m \Rightarrow s dc,
                       reset m => reset r
           i DFCA: DFC
                                                      -- Definizione di uno dei due registri in ingresso al moltiplicatore
               generic map (Nbit=>Nbit)
               port map (
                                                      -- Definizione dei collegamenti
                  d d => codeword,
                 clk d => clk r,
                 reset d => reset r,
                   q d => s qa
```

```
i DFCB: DFC
                                            -- Definizione di uno dei due registri in ingresso al moltiplicatore
    generic map (Nbit=>Nbit)
    port map (
                                            -- Definizione dei collegamenti
       d d => chipstream,
       clk d => clk r,
       reset d => reset r,
       q d => s qb
    );
i DFCC: DFC
                                            -- Definizione del registro fra l'uscita del moltiplicatore e l'ingresso del contatore
    generic map (Nbit=>Nbit c)
    port map (
                                           -- Definizione dei collegamenti
       d d => s dc,
       clk d => clk r,
       reset d => reset r,
       q d => s qc
    );
i DFCD: DFC
                                            -- Definizione del registro fra l'uscita del blocco divisore e l'uscita del ricevitore
    generic map (Nbit=>Nbit)
    port map (
                                           -- Definizione dei collegamenti
       d d => s dd,
      clk d => clk r,
      reset d => reset r,
       q d => s qd
    );
```

```
i DFCE: DFC
                                         -- Definizione del registro posto fra l'uscita del contatore e l'ingresso del divisore
   generic map (Nbit=>Nbit c)
   port map (
                                         -- Definizione dei collegamenti
      d d => s de,
      clk d => clk r,
      reset d => reset r,
       q d => s qe
                                         -- Definizione del contatore
i Counter: Counter
   generic map (Nbit c=>Nbit c)
                                         -- Definizione dei collegamenti
   port map (
       a c => s qc,
      b c => s de,
      cin c => s cin,
      reset c => reset r,
      clk c => clk r,
       cout c => s cout
i Divider: Divider
                                        -- Definizione del divisore
   generic map (
       Nbit => Nbit,
       Nbit c => Nbit c
                                         -- Definizione dei collegamenti
   port map (
      dividendo => s qe,
      quoziente => s dd,
       clk div => clk r
bitstream <= s_qd;
                             -- Uscita del ricevitore
```

end Struct:

#### **Moltiplicatore**

```
library IEEE;
use IEEE.std logic 1164.all;
use IEEE.std logic arith.all;
                                       -- Ouesta libreria mi consente di fare il prodotto fra vettori
use ieee.std logic unsigned.all;
entity Moltiplicazione is
    generic (Nbit : positive:= 3);
    port (
        clk m
                 : in std logic;
       1 m : in std logic vector (Nbit-1 downto 0);
       m m : in std logic vector (Nbit-1 downto 0);
       z m : out std logic_vector((Nbit-1)*2+1 downto 0);
       reset m : in std logic
end Moltiplicazione;
architecture rtl of Moltiplicazione is
begin
    Moltiplicazione p: process(clk m, reset m)
                                                                       -- Se clk m e/o reset m cambiano allora il process viene attivato
    --variable product : std logic vector((Nbit-1)*2+1 downto 0);
    begin
                                                                       -- Se reset m è pari a 'l' l'uscita del moltiplicatore è '0'
        if (reset m= 'l') then
           z m<=(others=>'0');
        elsif (clk m'event and clk m='l') then -- altrimenti se c'è un fronte di salita del clock
                z m \le 1 m * m m;
                                                   -- l' uscita è il prodotto dei vettori in ingresso
        end if;
    end process Moltiplicazione p;
```

#### **Contatore**

```
library IEEE:
use IEEE.std logic 1164.all;
entity Counter is
                                                           --Descrizione dell'architettura del contatore
    generic (Nbit c : positive:= 6);
    port (
       a c : in std logic vector (Nbit c-1 downto 0) ; -- Vettore in ingresso al contatore, si vuole ottenere la somma dei suoi elementi
       b c : out std logic vector(Nbit c-1 downto 0) ; -- Vettore in uscita al contatore che contiene i risultati delle somme
       cin c : in std logic;
                                                         -- Carry in in ingresso al contatore
       reset c : in std logic;
                                                        -- Porta per il reset del contatore
       clk c : in std logic;
                                                         -- Porta per il segnale di clock
       cout c : out std logic
                                                         -- Carry out in uscita al contatore
    ):
end Counter;
architecture Struct of Counter is
    signal s_s :std logic vector(Nbit_c-l downto 0):=(others => '0'); -- Segnale usato per collegare l'uscita del ripple carry adder all'ingresso del registro
    signal q's :std logic vector (Nbit c-1 downto 0) := (others => '0'); -- Segnale usato per collegare l'uscita del registro ad uno dei due ingressi del ripple
    component RippleCarryAdder
                                                                   -- Richiamo del componente ripple carry adder
        generic (Nbit : positive:= 6) ;
            a rca : in std logic vector(Nbit-1 downto 0) ;
                                                                   -- Porta di ingresso per uno dei due operandi della somma
            b rca : in std logic_vector(Nbit-1 downto 0) ;
                                                                   -- Porta di ingresso per uno dei due operandi della somma
            cin rca : in std logic ;
                                                                  -- Porta per il carry in del ripple carry adder
            s rca : out std logic vector (Nbit-1 downto 0) ;
                                                                -- Porta di uscita per il risultato della somma
                                                                   -- Porta per il carry out del ripple carry adder
            cout rca : out std logic;
           reset rca: in std logic
                                                                   -- Porta di ingresso per il reset
    end component;
```

```
component DFC
    generic (Nbit : positive:=6);
   port (
       clk d : in std logic ;
       reset d : in std logic ;
       d_d : in std_logic_vector(Nbit-1 downto 0) ;
       q d : out std logic vector(Nbit-1 downto 0)
    );
end component;
begin
       i RCA: RippleCarryAdder
           generic map(Nbit=>Nbit_c)
            port map (
               a rca => a c,
               b rca => q s,
               cin rca => cin c,
               s rca => s s,
               cout_rca => cout_c,
               reset rca => reset c
           );
        i DFC: DFC
           generic map(Nbit=>Nbit c)
           port map (
               clk d => clk c,
              reset_d => reset_c,
               d_d => s_s,
               q d => q s
           );
        b c <= q s;
end Struct;
```

#### **Ripple Carry Adder**

```
library IEEE:
use IEEE.std logic 1164.all;
entity RippleCarryAdder is
                                                                 -- Descrizione dell'architettura del RippleCarryAdder
    generic (Nbit : positive:= 6);
    port (
        a rca : in std logic vector (Nbit-1 downto 0) ;
        b rca : in std logic vector (Nbit-1 downto 0) ;
        cin rca : in std logic ;
        s rca : out std logic vector(Nbit-1 downto 0);
        cout rca: out std logic;
        reset rca: in std logic
        );
end RippleCarryAdder;
architecture beh of RippleCarryAdder is
begin
                                                           -- Il process viene attivato se uno o più degli elementi nella sensitivity list cambia
-- Definizione della variabile di supporto c
    combinational p: process(a rca,b rca,cin rca,reset rca)
    variable c : std logic vector (Nbit+1 downto 0);
begin
    if (reset rca='l') then
                                                                 -- Se il reset vale 'l' l'uscita del ripple carry adder viene impostata a '0'
        s rca<=(others=>'0');
    else
                                                                 -- il bit meno significativo di c assume il valore del carry in
            c(0) := cin rca;
            for i in 0 to Nbit-1 loop
                                                                 -- vengono usate le formule del ripple carry adder secondo cui
                s rca(i) \le a rca(i) xor b rca(i) xor c(i);
                                                                 -- S(i) = P(i) xor C(i) dove P(i) = A(i) xor B(i)
                c(i+1) := (a rca(i) and b rca(i)) or (a rca(i) and c(i)) or (b rca(i) and c(i)); -- C(i+1) = A(i) and B(i) or A(i) and C(i) or B(i) and C(i)
            end loop;
                                                                 -- il bit più significativo di c è il carry out del ripple carry adder
            cout rca <= c(Nbit);
    end if;
    end process combinational p;
end beh:
```

```
library IEEE;
 use IEEE.std logic 1164.all;
 use IEEE.NUMERIC STD.all;
entity DFC is
                                                                          -- Descrizione dell'architettura del registro
     generic (Nbit : positive := 3) ;
     port (
        clk d : in std_logic;
                                                                         -- Porta di ingresso per il clock
        reset d : in std logic;
                                                                        -- Porta di ingresso per il reset
        d d : in std logic vector (Nbit-1 downto 0) ; -- Porta di ingresso per il dato informativo
              : out std logic vector (Nbit-1 downto 0):= (others => '0') -- Porta di uscita per il dato informativo
         );
 end DFC;
□architecture rtl of DFC is
begin
     dfc p: process(reset d, clk d)
                                                                         -- Se clk d e/o reset d cambia il processo viene attivato
     begin
        if reset d='l' then
                                                                         -- Se il reset d è pari a 'l' l'uscita del registro è il vettore nullo
            q d <= ( others => '0' );
         elsif (clk d'event and clk_d='l') then
                                                          -- altrimenti se c'è stato un fronte di salita del clock
                                                                    -- porta l'ingresso in uscita
                q d <= d d;
         end if:
     end process dfc p;
 end rtl;
```

#### **Divisore**

```
library IEEE:
use IEEE.std logic 1164.all;
use IEEE.NUMERIC STD.all;
use ieee.std logic unsigned.all;
entity Divider is
    generic (
            Nbit : positive:= 10;
            Nbit c: positive:=10
    ):
    port (
        dividendo: in std logic_vector (Nbit_c-l downto 0);
        quoziente: out std logic vector (Nbit-1 downto 0);
        clk div: in std logic
    ):
end Divider:
larchitecture beh of Divider is
    constant divisore: integer :=16;
                                                                         -- Spreading factor
begin
    Divider p: process(clk div, dividendo)
                                                                         -- Se clk div e/o dividendo cambiano allora il process viene attivato
                                                                             -- Variabili usate nella divisione
    variable input_div: integer;
    variable output quo: integer;
    variable cont:integer:=0;
                                                                         -- Contatore per il numero di cicli di clock
    begin
        if (clk div'event and clk div='l') then
                                                                        -- In presenza di un fronte di clock positivo
            input_div := to integer(unsigned(dividendo));
                                                                        -- Dividendo viene convertito in un intero senza segno
            output quo := input div / divisore;
                                                                        -- Si divide il valore del segnale in ingresso per lo spreading factor
                                                                        -- Il contatore incrementa
            cont:=cont+1;
                                           --Se ci sono stati 24 cicli di clock viene fornito il risultato della divisione in uscita
            if (cont=24) then
                quoziente <= std logic vector(to unsigned(output quo, quoziente'length));
                quoziente <= ( others=> '0');
            end if:
        end if:
    end process Divider p;
end beh:
```

#### Testbench e risultati delle simulazioni

```
library IEEE;
 use IEEE.STD LOGIC 1164.ALL;
 USE ieee.std logic unsigned.all;
 use IEEE.NUMERIC STD.all;
entity Receiver tb is
     end Receiver tb;
architecture beh of Receiver tb is
     constant clk period : time := 100 ns;
     constant Nbit :positive := 3;
     constant Nbit c :positive := 6;
     component Receiver
     generic (
            Nbit : positive:= 3;
            Nbit c: positive:=6
         );
     port (
         codeword : in std logic vector(Nbit-1 downto 0);
        bitstream : out std logic vector(Nbit-1 downto 0);
         chipstream : in std logic vector(Nbit-1 downto 0);
         reset r : in std logic;
         clk r : in std logic
         );
     end component;
```

```
clk_ext <= not clk_ext after clk_period/2 when testing else '0';

dut: Receiver
generic map (
    Nbit_c => Nbit_c,
    Nbit => Nbit
    )


port map(
    codeword => codeword_ext,
    bitstream => bitstream_ext,
    chipstream => chipstream_ext,
    reset_r => reset_ext,
    clk_r => clk_ext
    );
    stimulus : process
```

#### Simulazione #1

```
begin
    reset ext <= 'l';
    wait until rising edge(clk ext);
    reset ext <= '0';
    wait until rising edge(clk ext);
    codeword ext <= "001";</pre>
    chipstream_ext <= "001";
    wait until rising edge(clk ext);
    codeword ext <= "001";
    chipstream_ext <= "111";
    wait until rising edge(clk ext);
    codeword ext <= "001";</pre>
    chipstream_ext <= "001";
    wait until rising edge(clk ext);
    codeword ext <= "001";
    chipstream_ext <= "111";
    wait until rising edge(clk ext);
    codeword_ext <= "001";</pre>
    chipstream_ext <= "001";
    wait until rising edge(clk ext);
    codeword ext <= "001";</pre>
    chipstream_ext <= "001";
    wait until rising edge(clk ext);
    codeword ext <= "001";
    chipstream_ext <= "111";
    wait until rising edge(clk ext);
    codeword ext <= "001";</pre>
    chipstream ext <= "111";
```


```
wait until rising edge(clk ext);
            codeword ext <= "001";
            chipstream ext <= "001";
            wait until rising edge(clk_ext);
            codeword ext <= "001";
            chipstream ext <= "001";
            wait until rising edge(clk ext);
            codeword ext <= "001";
            chipstream ext <= "001";
            wait until rising edge(clk ext);
            codeword ext <= "001";
            chipstream ext <= "111";
            wait until rising edge(clk ext);
            codeword ext <= "001";
            chipstream ext <= "111";
            wait until rising edge(clk ext);
            codeword ext <= "001";</pre>
            chipstream ext <= "111";
            wait until rising edge(clk ext);
            codeword ext <= "001";</pre>
            chipstream ext <= "111";
            wait until rising edge(clk ext);
            codeword_ext <= "001";</pre>
            chipstream ext <= "001";
            wait for 1200 ns;
            testing <= false;
    end process;
end beh;
```

In questa simulazione viene ricevuto il segnale (cioè la codeword) a1\*c0+a0\*c1 dove a0 = 000 e a1 = 001 sono i simboli. Si è andato a moltiplicare il segnale per c1, così da ottenere in uscita il simbolo a0. Il ricevitore fornisce il simbolo dopo 24 periodi di clock.



#### Simulazione #2

```
stimulus : process
      begin
            wait until rising edge(clk ext);
            codeword_ext <= "001";
            chipstream ext <= "001";
            wait until rising edge(clk ext);
            codeword ext <= "001";
            chipstream ext <= "001";
            wait until rising edge(clk ext);
            codeword ext <= "001";
            chipstream ext <= "001";
            wait until rising edge(clk ext);
            codeword ext <= "001";
            chipstream ext <= "001";
            wait until rising edge(clk ext);
            codeword ext <= "001";</pre>
            chipstream ext <= "001";
            wait until rising edge(clk ext);
            codeword ext <= "001";</pre>
            chipstream ext <= "001";
            wait until rising edge(clk ext);
            codeword ext <= "001";
            chipstream ext <= "001";
            wait until rising edge(clk ext);
            codeword ext <= "001";</pre>
            chipstream ext <= "001";
            wait for 1200 ns;
            testing <= false;
    end process;
end beh;
```



In questa simulazione viene ricevuto il segnale (cioè la codeword) a1\*c0+a0\*c1 dove a0 = 000 e a1 = 001 sono i simboli. Si è andato a moltiplicare il segnale per c0, così da ottenere in uscita il simbolo a1. Il ricevitore fornisce il simbolo dopo 24 periodi di clock.


#### Simulazione #3

```
stimulus : process
    begin
        reset_ext <= '1';</pre>
        wait until rising edge(clk ext);
        reset ext <= '0';
        wait until rising edge(clk ext);
        codeword ext <= "011";
        chipstream_ext <= "001";
        wait until rising edge(clk ext);
        codeword_ext <= "001";</pre>
        chipstream ext <= "001";
        wait until rising_edge(clk_ext);
        codeword_ext <= "011";</pre>
        chipstream_ext <= "001";</pre>
        wait until rising edge(clk ext);
        codeword_ext <= "001";</pre>
        chipstream_ext <= "001";
        wait until rising edge(clk ext);
        codeword ext <= "011";
        chipstream ext <= "001";
        wait until rising edge(clk ext);
        codeword ext <= "011";
        chipstream_ext <= "001";
        wait until rising edge(clk ext);
        codeword ext <= "001";
        chipstream ext <= "001";
        wait until rising edge(clk_ext);
        codeword ext <= "001";</pre>
        chipstream ext <= "001";
```

```
wait until rising edge(clk ext);
        codeword_ext <= "011";
        chipstream ext <= "001";
        wait until rising edge(clk ext);
        codeword_ext <= "011";</pre>
        chipstream ext <= "001";
        wait until rising edge(clk ext);
        codeword ext <= "011";
        chipstream ext <= "001";
        wait until rising edge(clk ext);
        codeword ext <= "001";
        chipstream ext <= "001";
        wait until rising edge(clk ext);
        codeword ext <= "001";</pre>
        chipstream ext <= "001";
        wait until rising edge(clk ext);
        codeword_ext <= "001";
        chipstream_ext <= "001";</pre>
        wait until rising edge(clk ext);
        codeword_ext <= "001";</pre>
        chipstream ext <= "001";
        wait until rising edge(clk ext);
        codeword_ext <= "011";</pre>
        chipstream_ext <= "001";</pre>
        wait for 1200 ns;
        testing <= false;</pre>
end process;
```

end beh;

In questa simulazione viene ricevuto il segnale (cioè la codeword) a0\*c0+a1\*c1 dove a0 = 010 e a1 = 001 sono i simboli. Si è andato a moltiplicare il segnale per c0, così da ottenere in uscita il simbolo a0. Il ricevitore fornisce il simbolo dopo 24 periodi di clock.



#### Fase di Sintesi

# **Timing report**

#### **Design Timing Summary**


etup		Hold		Pulse Width	
Worst Negative Slack (WNS):	2,079 ns	Worst Hold Slack (WHS):	0,139 ns	Worst Pulse Width Slack (WPWS):	3,500 ns
Total Negative Slack (TNS):	0,000 ns	Total Hold Slack (THS):	0,000 ns	Total Pulse Width Negative Slack (TPWS):	0,000 ns
Number of Failing Endpoints:	0	Number of Failing Endpoints:	0	Number of Failing Endpoints:	0
Total Number of Endpoints:	56	Total Number of Endpoints:	56	Total Number of Endpoints:	63


# Fase di Implementazione

# Risorse utilizzate

Name ^1	Slice LUTs (17600)	Bonded IOB (100)	BUFGCTRL (32)	Slice Registers (35200)	Slice (4400)	LUT as Logic (17600)
∨ CDMA	22	11	1	62	28	22
✓ i_Receiver (Receiver)	22	0	0		28	22
> i_Counter (Counter)	1	0	0		3	1
i_DFCA (DFC)	2	0	0		3	2
i_DFCB (DFC_0)	1	0	0		2	1
i_DFCC (DFCpara	6	0	0		6	6
i_DFCD (DFC_1)	0	0	0		1	0
i_DFCE (DFCpara	0	0	0		1	0
i_Divider (Divider)	9	0	0		22	9
i_Moltiplicazione (Mo	3	0	0		4	3

### **Critical Path**





# **Design Timing Summary**

#### **Design Timing Summary**


Setup		Hold		Pulse Width	
Worst Negative Slack (WNS):	2,624 ns	Worst Hold Slack (WHS):	0,131 ns	Worst Pulse Width Slack (WPWS):	3,500 ns
Total Negative Slack (TNS):	0,000 ns	Total Hold Slack (THS):	0,000 ns	Total Pulse Width Negative Slack (TPWS):	0,000 ns
Number of Failing Endpoints:	0	Number of Failing Endpoints:	0	Number of Failing Endpoints:	0
Total Number of Endpoints:	56	Total Number of Endpoints:	56	Total Number of Endpoints:	63

All user specified timing constraints are met.

# Report sulla potenza dissipata

#### Summary

Power analysis from Implemented derived from constraints files, simu vectorless analysis.	•
Total On-Chip Power:	0.093 W
Design Power Budget:	Not Specified
Power Budget Margin:	N/A
Junction Temperature:	26,1°C
Thermal Margin:	58,9°C (5,0 W)
Effective &JA:	11,5°C/W
Power supplied to off-chip devices:	0 W
Confidence level:	Low
<u>Launch Power Constraint Advisor</u> to invalid switching activity	o find and fix



# Messaggi di warning

```
    Elaborated Design (2 warnings)
    General Messages (2 warnings)
    [Synth 8-6014] Unused sequential element input_div_reg was removed. [Divider.vhd:32] (1 more like this)
    [Synth 8-6014] Unused sequential element output_quo_reg was removed. [Divider.vhd:33]
    Synthesis (2 warnings)
    [Synth 8-6014] Unused sequential element input_div_reg was removed. [Divider.vhd:32] (1 more like this)
    [Synth 8-6014] Unused sequential element output_quo_reg was removed. [Divider.vhd:33]
```

Questi messaggi di warning sono dovuti al fatto che durante la sintesi sono stati rimosse le variabili input\_div e output\_quo scritte nel codice del divisore. Queste variabili sono state usate per scrivere il codice in maniera più chiara per il progettista. Come è scritto nel codice del divisore:

Come poteva essere scritto il codice in modo da non far apparire i messaggi di warning:

Si nota che il codice è più compatto ma di più difficile comprensione per il progettista.

# Massima frequenza di lavoro

Il circuito non sta lavorando alla massima frequenza possibile perché il Worst Negative Slack, pari a 2.624 ns è positivo. La massima frequenza di lavoro è data da:

```
fmax = 1/(tclk - slack) = (10^9)/(100-2.624) \approx 10.27 \text{ MHz}
```