
Θέμα Α.2: Δυαδικός αποκωδικοποιητής 3 σε 8




Σχήμα 1.15 Δυαδικός αποκωδικοποιητής 3 σε 8

Ένας δυαδικός αποκωδικοποιητής 3 σε 8 είναι ένα συνδυαστικό κύκλωμα που ενεργοποιεί διαφορετική έξοδο (μία από τις 8) για κάθε διαφορετικό συνδυασμό των 3 εισόδων.

**Ζητούμενο:** Να δοθεί η περιγραφή της οντότητας του δυαδικού αποκωδικοποιητή 3 σε 8 και της αρχιτεκτονικής του σε dataflow και behavioral VHDL. Κατόπιν να γίνει προσομοίωση και στις δύο αρχιτεκτονικές

Υπόδειξη: Χρησιμοποιήστε τον τύπο std\_logic\_vector τόσο για τις εισόδους όσο και για τις εξόδους. Για την behavioral αρχιτεκτονική χρησιμοποιήστε τη δομή case.

Θέμα Β.2: Καταχωρητής ολίσθησης των 4 bits με παράλληλη φόρτωση




**Σχ. 2.7:** Καταχωρητής δεξιάς ολίσθησης των 4 bits

Ο καταχωρητής ολίσθησης (σχήμα 2.7) είναι ένα κύκλωμα το οποίο δέχεται μια παράλληλη είσοδο din (Data in) η οποία φορτώνεται μέσω του

σύγχρονου σήματος ενεργοποίησης παράλληλης φόρτωσης pl (Parallel Load). Η ενεργοποίηση της ολίσθησης γίνεται μέσω του σήματος en (Enable). Ο καταχωρητής έχει και μια σειριακή είσοδο si (Serial Input), καθώς και μια σειριακή έξοδο so (Serial Output). Κατά την δεξιά ολίσθηση το περιεχόμενο του καταχωρητή ολισθαίνει κατά μια θέση προς το LSB (bit 0). Το LSB βγαίνει στην έξοδο so και η είσοδος si περνά στο MSB του καταχωρητή. Αυτό γίνεται σε κάθε θετικό παλμό του ρολογιού clk. Η ασύγχρονη είσοδος rst (reset) μηδενίζει τα flipflops του καταχωρητή ολίσθησης. Η περιγραφή του καταχωρητή ολίσθησης σε behavioral VHDL είναι η εξής:

```
library IEEE;
use IEEE.std logic 1164.all;
entity rshift reg3 is
         port (
                  clk,rst,si,en,pl: in std logic;
                  din: in std logic vector(3 downto 0);
                  so: out std logic);
end rshift reg3;
architecture rtl of rshift reg3 is
         signal dff: std logic vector(3 downto 0);
begin
         edge: process (clk,rst)
         begin
                  if rst='0' then
                            dff<=(others=>'0');
                  elsif clk'event and clk='1' then
                            if pl='1' then
                                     dff<=din;
                            elsif en='1' then
                                     dff<=si&dff(3 downto 1);
                            end if:
                  end if:
         end process;
         so \leq dff(0);
end rtl;
```

Με τη βοήθεια του Active-HDL εξομοιώστε την αρχιτεκτονική του παραδείγματος. Το κύκλωμα που προκύπτει από τον synthesizer για την περιγραφή αυτή είναι αυτό που φαίνεται στο σχήμα 2.8. Φαίνονται τα Flip-Flops που αποτελούν τον καταχωρητή, μαζί με το συνδυαστικό κύκλωμα που καθορίζει τη λειτουργία του shift register. Ελέγξτε την ορθότητα λειτουργίας του κυκλώματος αυτού και αν θα μπορούσε να σχεδιαστεί "με το χέρι" σε απλούστερη μορφή.



Σχ. 2.8: Καταχωρητής ολίσθησης των 4 bits - Κύκλωμα που προκύπτει από τον synthesizer

**Ζητούμενο:** Να περιγραφεί η οντότητα του καταχωρητή ολίσθησης με μια επιπλέον είσοδο (std\_logic) η οποία θα επιλέγει ανάμεσα σε αριστερή και δεξιά ολίσθηση. Υπενθυμίζεται ότι στην αριστερή ολίσθηση η έξοδος είναι το MSB του καταχωρητή και η σειριακή είσοδος γίνεται από το LSB. Για την περιγραφή την οποία θα φτιάξετε να ελέγξετε και το κύκλωμα που προκύπτει από τον synthesizer, παρατηρώντας τις διαφορές που έχει από το κύκλωμα που δίνεται στο σχήμα 2.8

Υπόδειξη: Χρησιμοποιήστε την περιγραφή του καταχωρητή δεξιάς ολίσθησης, με έναν επιπλέον έλεγχο (μέσω εντολής case) για την επιλογή αριστερής ή δεξιάς ολίσθηση. Εναλλακτικά, δώστε μια δεύτερη λύση με χρήση της εντολής if.

## Θέμα Β.3: Μετρητής 3 bit με είσοδο ενεργοποίησης και κρατούμενο εξόδου


Ο μετρητής που θα παρουσιάσουμε στα επόμενα είναι μονής κατεύθυνσης (δηλαδή μετράει μόνο προς τα πάνω) και διαθέτει ασύγχρονη είσοδο μηδενισμού και σύγχρονη είσοδο ενεργοποίησης. Η είσοδος μηδενισμού είναι ενεργή σε λογικό '0', ενώ η είσοδος ενεργοποίησης είναι ενεργή σε λογικό '1'.

Εάν χρησιμοποιηθεί το package ieee.std\_logic\_unsigned, αρκεί να χρησιμοποιηθούν οι συναρτήσεις "+" ή "-" όταν πρέπει να αυξηθεί ή να μειωθεί η τιμή του μετρητή (στο παράδειγμα που ακολουθεί η τιμή του μετρητή μόνο αυξάνει). Εάν ο μετρητής είναι δηλωμένος σαν std\_logic\_vector η τιμή του θα αλλάξει αυτόματα όταν όλα τα bits έχουν την τιμή '1' (στην περίπτωση του "+") και η τιμή του μετρητή θα μηδενιστεί. Εάν ο μετρητής πρέπει να σταματήσει σε μια τιμή, π.χ. "101" η τιμή αυτή πρέπει να ελεγχθεί πριν την πρόσθεση του +1. Ακολουθούν δύο αρχιτεκτονικές, μια με έλεγχο ορίου και μια χωρίς. Δοκιμάστε με τη βοήθεια του Active HDL τις δυο αυτές αρχιτεκτονικές.

Στην περίπτωση που δεν χρησιμοποιηθεί το package ieee.std\_logic\_unsigned για να γίνει η πρόσθεση ή η αφαίρεση ενός αριθμού σε ένα std\_logic\_vector θα πρέπει να γραφούν οι ακόλουθες γραμμές σε VHDL:

```
signal count: std_logic_vector (2 downto 0);
signal count_int: integer range (0 to 7);
...
count_int <= conv_integer (count);
count_int <= count_int+1;
count <= conv_std_logic_vector(count,3);
...</pre>
```

Οι γραμμές αυτές μετατρέπουν το std\_logic\_vector σε ακέραιο αριθμό, ώστε να είναι δυνατή η πρόσθεση του 1. Αφού γίνει η πρόσθεση, μετατρέπεται πάλι ο ακέραιος (με τη νέα τιμή) σε std\_logic\_vector.




**Σχ. 2.9:** Μετρητής 3 bit

```
library IEEE;
use IEEE.std logic 1164.all;
use IEEE.std logic unsigned.all;
entity count3 is
        port(
                 clk,
                 resetn,
                                : in std_logic;
                  count en
                                   : out std logic vector(2 downto 0);
                  sum
                                   : out std logic);
                  cout
end;
architecture rtl nolimit of count3 is
signal count: std logic vector(2 downto 0);
begin
        process(clk, resetn)
        begin
                 if resetn='0' then
                           -- Κώδικας για την περίπτωση του reset (ενεργό χαμηλά)
                           count \le (others = > '0');
                  elsif clk'event and clk='1' then
                          if count en='1' then
                           -- Μέτρηση μόνο αν count en = 1
                                   count<=count+1;
                           end if:
                 end if:
        end process;
        -- Ανάθεση τιμών στα σήματα εξόδου
        sum <= count;
        cout <= '1' when count=7 and count en='1' else '0';
end rtl nolimit;
architecture rtl limit of count3 is
signal count : std logic vector(2 downto 0);
begin
        process(clk, resetn)
        begin
                 if resetn='0' then
                  -- Ασύγχρονος μηδενισμός
                           count \le (others = > '0');
```

```
elsif clk'event and clk='1' then
                          if count en = '1' then
                          -- Μέτρηση μόνο αν count en='1'
                                   if count/=7 then
                                   -- Αυξάνουμε το μετρητή μόνο αν
                                   -- δεν είναι 7
                                            count <= count+1;
                                   else
                                   -- Αλλιώς τον μηδενίζουμε
                                            count<=(others=>'0');
                                   end if:
                          end if:
                 end if:
        end process;
        sum<= count;
        cout <= '1' when count=7 and count en='1' else '0';
end;
```

Το όριο του μετρητή στη δεύτερη αρχιτεκτονική είναι το 7, πράγμα που σημαίνει ότι το κύκλωμα που θα προκύψει από τον synthesizer θα είναι το ίδιο και στις δύο περιπτώσεις. Το σχήμα 2.10 δείχνει το κύκλωμα αυτό. Ελέγξτε την ορθότητα λειτουργίας του κυκλώματος αυτού και αν θα μπορούσε να σχεδιαστεί "με το χέρι" σε απλούστερη μορφή.



**Σχ. 2.10:** Κύκλωμα μετρητή 3 bits από τον synthesizer.

Στην περίπτωση που δεν χρησιμοποιηθεί το package ieee.std\_logic\_unsigned για να γίνει η πρόσθεση ή η αφαίρεση ενός αριθμού σε ένα std logic vector θα πρέπει να γραφούν οι ακόλουθες γραμμές σε VHDL, ώστε

να γίνουν οι πράξεις με ακεραίους αριθμούς:

```
use ieee.std_logic_arith.all;
...
signal count: std_logic_vector (2 downto 0);
signal count_int: integer range (0 to 7);
...
count_int <= conv_integer (count);
count_int <= count_int+1;
count <= conv_std_logic_vector(count,3);
...</pre>
```

Οι γραμμές αυτές μετατρέπουν το std\_logic\_vector σε ακέραιο αριθμό, ώστε να είναι δυνατή η πρόσθεση του 1. Αφού γίνει η πρόσθεση, μετατρέπεται πάλι ο ακέραιος (με τη νέα τιμή) σε std\_logic\_vector. Η πρακτική αυτή δεν χρησιμοποιείται συνήθως για την πρόσθεση και την αφαίρεση, διότι οδηγεί σε μακροσκελείς περιγραφές επιρρεπείς στα λάθη και δεν προσφέρει κάτι παραπάνω από την περιγραφή που προκύπτει με τη χρήση του std logic unsigned.

## Ζητούμενα:

- 1. Βασιζόμενοι στην περιγραφή του μετρητή των 3 bits, να περιγράψετε έναν μετρητή up/down των 3 bits.
  - Υπόδειξη: Χρησιμοποιήστε μια είσοδο επιλογής κατεύθυνσης: 1 για μέτρηση προς τα πάνω, 0 για μέτρηση προς τα κάτω και την εντολή case.
- 2. Βασιζόμενοι στην περιγραφή του μετρητή των 3 bits να περιγράψετε έναν up counter των 3 bits με παράλληλη είσοδο modulo (όριο μέτρησης) των 3 bits.
  - Υπόδειξη: Χρησιμοποιήστε μια είσοδο std\_logic\_vector την οποία θα συγκρίνετε με την τιμή του μετρητή.
- 3. Ελέγξτε την ορθότητα λειτουργίας του κυκλώματος που δίνει ο synthesizer για τα ζητούμενα 1 και 2 και αν θα μπορούσε να σχεδιαστεί "με το χέρι" σε απλούστερη μορφή.