# ΤΜΗΜΑ ΜΗΧΑΝΙΚΩΝ ΗΛΕΚΤΡΟΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΚΑΙ ΠΛΗΡΟΦΟΡΙΚΗΣ ΠΟΛΥΤΕΧΝΙΚΗ ΣΧΟΛΗ ΠΑΝΕΠΙΣΤΗΜΙΟΥ ΠΑΤΡΩΝ

#### ΑΚΑΔΗΜΑΙΚΟ ΕΤΟΣ 2012-2013



Πιθαμίτσης Αλέξανδρος-Σπυρίδων 5402


Σκοπετέας Αναστάσιος 5424

Σκοπός: Μελέτη των ψηφιακών πυλών.

**ΑΠΑΡΑΙΤΗΤΑ ΥΛΙΚΑ:** Γεννήτρια, Breadboard, Παλμογράφος, Πολύμετρο, , Αντιστάσεις, Ποτενσιόμετρο, Ολοκληρωμένα Κυκλώματα, Πυκνωτής


#### ΕΡΩΤΗΜΑ 1 (Μέτρηση του χρόνου καθυστέρησης διάδοσης)

a) Αφού υλοποιήσουμε το κύκλωμα του παρακάτω σχήματος:



**ΣΧΗΜΑ 2.1** 

Συνδέουμε την έξοδο της έβδομης πύλης στον παλμογράφο και παρατηρούμε την ακόλουθη κυματομορφή:



EIKONA 2.1


Η περίοδος του σήματος όπως φαίνεται στο σχημα είναι 112ns και συνεπώς, βάσει των προηγουμένων, ο μέσος χρόνος καθυστέρησης διάδοσης υπολογίζεται ως εξής:

$$t_{PD} = \frac{T}{N \cdot 2} = \frac{112ns}{7 \cdot 2} = 8ns$$

όπου T η περίοδος του σήματος και N ο αριθμός των πυλών που αποτελούν τον ταλαντωτή δακτυλίου.


Παρατηρείται ένα σφάλμα των περίπου 1,5 ns κάτι που σε μεγάλο βαθμό οφείλεται στην ευαισθησία των οργάνων του εργαστηρίου.

b) Στην συνέχεια προσθέτουμε σε κάθε κόμβο έναν πυκνωτή χωρητικότητας C = 50 pF που αντιστοιχεί σε 10 πύλες LSTTL. Έτσι εξομοιώνεται η οδήγηση 10 εισόδων και μπορούμε να μετρήσουμε τον μέσο χρόνο καθυστέρησης διάδοσης μιας πύλης. Το κύκλωμα που προκύπτει είναι το εξής.



 $\Sigma XHMA 2.2$ 

Το σήμα εξόδου που παίρνουμε είναι:




EIKONA 2.2

Η νέα περίοδος ταλάντωσης είναι 26 ns, επομένως

$$t_{PD} = \frac{T}{N*2} = \frac{26ns}{7*2} = 1.85ns$$

c) Υλοποιούμε το ίδιο κύκλωμα χρησιμοποιώντας τις πύλες 74HC00 αυτή τη φορά.

1. Η κυματομορφή εξόδου για  $V_{DD} = 4V$  είναι:




EIKONA 2.3

Το πλάτος της κυματομορφής είναι 4.1 V, περίπου όση και η τροφοδοσία. Ο χρόνος καθυστέρησης υπολογίζεται ως εξής:

$$t_{PD} = \frac{T}{2*N} = \frac{112ns}{2*7} = 8ns$$

2. Ομοίως και για τάση τροφοδοσίας ίση με  $V_{\text{DD}} = 6~V,$  έχουμε:



EIKONA 2.4

Το πλάτος αυξήθηκε μέχρι το νέο  $V_{DD}$ , δηλαδή τα 6 V. Ο νέος χρόνος καθυστέρησης είναι:

$$t_{PD} = \frac{T}{2*N} = \frac{104ns}{2*7} = 7.42ns$$


3.

Παρατηρείται ότι καθώς αυξάνεται η τάση στην είσοδο του κυκλώματος τόσο μειώνεται ο μέσος χρόνος καθυστέρησης διάδοσης. Πράγμα που είναι αναμενόμενο.

d)

Στην συνέχεια προσθέτουμε πυκνωτές 100pF σε κάθε κόμβο εισόδου της πύλης, και επαναλαμβάνουμε τις μετρήσεις. Λαμβάνοντας υπ' όψη πως η χωρητικότητα της κάθε εισόδου της πύλης είναι 10pF, με την σύνδεση των πυκνωτών εξομοιώνουμε την οδήγηση δέκα εισόδων.

Η έξοδος του παλμογράφου, για τροφοδοσία  $V_{DD}$  ίση με 4V, είναι η ακόλουθη:




EIKONA 2.5

Ο μέσος χρόνος καθυστέρησης διάδοσης είναι:

$$t_{PD} = \frac{T}{2*N} = \frac{45ns}{2*7} = 3.21ns$$

Αντίστοιχα, για τάση τροφοδοσίας ίση με 6V, έχουμε:



EIKONA 2.6

Ο μέσος χρόνος διάδοσης είναι σε αυτή την περίπτωση:

$$t_{PD} = \frac{T}{2*N} = \frac{49ns}{2*7} = 3.5ns$$

### ΕΡΩΤΗΜΑ 2 (Ασύνδετοι είσοδοι)

### a) TTL πύλη

Εχοντας στον αέρα, χωρίς δυναμικό εξόδου, τις εισόδους μιας πύλης NAND 74LS00, παρατηρούμε με το "logic probe" στην έξοδο της πύλης. Παρατηρούμε επίσης να εμφανίζεται το λογικό 0 όταν ακουμπάμε τις ασύνδετες εισόδους της παραπάνω πύλης. Στην περίπτωση αυτή οι ασύνδετες είσοδοι συμπεριφέρονται σαν να είναι σε υψηλό δυναμικό. Στις ανόδους των διόδων schottky, το δυναμικό είναι σε υψηλή

λογική στάθμη μέσω της VCC, επομένως η έξοδος του κυκλώματος βρίσκεται σε χαμηλή λογική κατάσταση. Άρα το LED δεν ανάβει.

#### b) CMOS Πύλη


1.

Η μία είσοδος μιας πύλης 74HC00 συνδέεται στο λογικό "1" την και στην άλλη συνδέεται ένα σύρμα περίπου 10 cm, με το ένα άκρο του στον αέρα. Στην συνέχεια το σύρμα αφήνουμε ελεύθερο και παρατηρείται η έξοδος της πύλης.

Καθώς κινείται το χέρι πάνω στο ελεύθερο σύρμα, παρατηρείται η αλλαγή της κατάστασης εξόδου του κυκλώματος. Αυτό οφείλεται στο γεγονός της μεγάλης αντίστασης εισόδου του κυκλώματος. Επομένως με το παραμικρό θόρυβο, από την κίνηση του χεριού, το ελάχιστο ρεύμα που δημιουργείται στην είσοδο προκαλεί μεγάλες μεταβολές στην τάση εισόδου. Η μεγάλη αντίσταση εισόδου οφείλεται στα pMOS και nMOS του κυκλώματος. Επομένως οταν ακουμπάμε το χέρι μας στην άκρη του καλωδίου το LED ανάβει.

2.

Υλοποιήσαμε το κύκλωμα του παρακάτω σχήματος και με την βοήθεια ενός ποτενσιομέτρου μετρήσαμε το ρεύμα τροφοδοσίας στις εισόδους των πυλών.




 $\Sigma XHMA 2.3$ 

Για V=2.6V εχουμε μέγιστο ρεύμα I=27.9 Ma

Παρατηρούμε για μεγάλο δυναμικό, της τάξης των 4 V το ρεύμα τροφοδοσίας είναι μηδενικό. Αντίστοιχα και για μηδενική τάση εισόδου. Αυτά, σε αντιδιαστολή με το γεγονός πως για ενδιάμεσες τιμές τροφοδοσίας γύρω στα 2.5 V το ρεύμα μεγιστοποιείται. Μάλιστα, η τιμή του ρεύματος για την συγκριμένη τάση είναι σαφώς μεγαλύτερη από ότι σε όλες τις άλλες περιπτώσεις και επομένως και η ισχύς που καταναλώνεται. Για αυτό τον λόγο είναι προφανές ότι αν αφήνουμε ασύνδετες τις εισόδους, τότε αυτές θα παίρνουν τον θόρυβο ο οποίος ίσως να παρουσιάζεται στις εισόδους, με συνέπεια να καταναλώνουν πολύ ρεύμα με κίνδυνο υπερθέρμανσης.

## ΕΡΩΤΗΜΑ 3 (ΤΤΙ λογική)




Η συνάρτηση την οποία υλοποιεί το παραπάνω κύκλωμα είναι μιας πύλη ΑΝD, όπως φαίνεται και από τον παρακάτω πίνακα:


$\mathbf{V_{1in}}$	${f V_{2in}}$	$\mathbf{V}_{ ext{out}}$
0	0	0
0	1	0
1	0	0
1	1	1

## ΕΡΩΤΗΜΑ 4 (CMOS λογική)

Χρησιμοποιήσαμε το ολοκληρωμένο κύκλωμα CD4007 που η δομή του φαίνεται στο ακόλουθο σχήμα:




a) Υλοποιούμε το κύκλωμα του παρακάτω σχήματος και στην συνέχεια το οδηγούμε με ένα TTL σήμα τετραγωνικών παλμών έτσι ώστε να επιβεβαιώσουμε ότι είναι αντιστροφέας.




**ΣΧΗΜΑ 2.5** 

Στην έξοδο του παρατηρούμε την παρακάτω κυματομορφή, όπου το πλάτος του παλμού που εφαρμόσαμε είναι  $5\ V$  και η συχνότητα του σήματος εισόδου είναι fl=1kHz.



Επομένως το κύκλωμα λειτουργεί σαν λογικός αντιστροφέας. Παρατηρείται πως η τάση στην χαμηλή λογική στάθμη εξόδου δεν πέφτει κάτω από τα 3V. Αυτό οφείλεται στην πτώση τάση στα άκρα της αντίστασης R.


Η γραφική παράσταση της εξόδου για  $f_2 = 100$  KHz είναι:




EIKONA 2.8

Παρατηρούμε ότι για αυτές τις συχνότητες έχουμε μια παραμόρφωση στην κυματομορφή εξόδου. Αυτό οφείλεται στις παρασιτικές συχνότητες, με αποτέλεσμα όσο αυξάνεται η συχνότητα λειτουργίας του κυκλώματος να παρατηρούνται ταλαντώσεις κατά την αλλαγή λογικής στάθμης.


b) Αντικαθιστούμε την αντίσταση των 10 ΚΩ με ένα pMOS τρανζίστορ, οπότε έχουμε τον αντιστροφέα του ακόλουθο σχήματος.



Για σήμα εισόδου με συχνότητα  $f_1$ =1 kHz έχουμε την παρακάτω κυματομορφή :



Για σήμα εισόδου με συχνότητα  $f_1$ =100 kHz έχουμε την παρακάτω κυματομορφή :



EIKONA 2.10

Με την αύξηση της συχνότητας παρατηρούνται ομαλότερες μεταβολές της τάσης κατά την αλλαγή της λογικής στάθμης. Οι μεταβολές αυτές είναι πιο χρονοβόρες λόγω των χωρητικοτήτων των ενεργών στοιχείων, που καθυστερούν την μετάβαση εξαιτίας της φόρτισης και της εκφόρτισης. Η φόρτιση και η εκφόρτιση στην συγκεκριμένη περίπτωση πραγματοποιούνται μέσω των εσωτερικών αντιστάσεων των MOSFET.Αντίθετα, στην περίπτωση του αντιστροφέα με παθητικό στοιχείο ανύψωσης δυναμικού, η φορτίση και η εκφόρτιση των παρασιτικών χωρητικοτήτων γίνεται κυρίως μέσω του παθητικού στοιχείου R.Επειδή η τιμή της αντίστασης R είναι πολύ μεγαλύτερη σε σχέση με εκείνη των εσωτερικών χωρητικοτήτων των MOSFET, η καθυστέρηση είναι μεγαλύτερη.Τα κυκλώματα ανοικτού συλλέκτη ή ανοικτής καταβόθρας, για TTL ή CMOS κυκλώματα αντίστοιχα, εξυπηρετούν την διασύνδεση των εξόδων δύο ή περισσοτέρων κυκλωμάτων.Επιπρόσθετα, αποφεύγονται προβλήματα που παρουσιάζονται με την χρήση του παθητικού στοιχείου ανύψωσης δυναμικού.Τέλος τα κυκλώματα αυτά διαθέτουν μεγαλύτερη οδηγητική ικανότητα.

#### ➢ ΒΙΒΛΙΟΓΡΑΦΙΑ

- - Μικροηλεκτρονικά κυκλώματα, Εκδόσεις Παπασωτηριου, Sedra Smith
- Διαδίκτυο (π.χ. Wikipedia)

