

数字逻辑电路往年题整合解析

根据 past 文件夹内 2002-2012 年回忆版、答案稿与 2009 附图整理

2026 年 6 月 16 日

本资料按题型去重整合。QM 表格化简法属于你说明中不在当前考试范围的内容，已不作为正式习题展开；相同题只保留一次，明显变式保留。原文件中有图的题，已把 2009 年数电附件图插入；只有文字回忆而无图的电路分析题，保留题意和标准解题步骤。‘中厅.pdf’更像复习讲义/题型笔记，未标明具体年份，因此只作为核对思路的参考，不把整页讲义当作往年题收入。

目录

1 概念辨析和基本计算	2
2 组合逻辑电路分析及设计	5
3 时序逻辑电路分析及设计	10

1 概念辨析和基本计算

2002, 2005 数电, 2007 数设, 2008 数设, 2009 数设, 2010 数设, 2011, 2012

题 1.1: 基础

概念集中辨析

回答下列常见填空/选择题:

- (1) 数字电路按是否有记忆功能分为哪两类? 时序逻辑电路按是否有统一时钟分为哪两类?
- (2) 触发器按触发方式常分为哪些? 同步计数器宜使用哪类触发器?
- (3) 什么触发器既稳定又能避免空翻? 边沿 D 触发器在 $D = 0$ 时, Q^{n+1} 为多少?
- (4) 哪些不是 D 触发器的常用动态参数?
- (5) OC 门、普通门、三态门能否线与? 门延迟可能造成什么问题?
- (6) ALU、PLD、ROM、FPGA 的英文含义是什么?

解析

- (1) 数字电路分为组合逻辑电路和时序逻辑电路。组合逻辑只与当前输入有关; 时序逻辑与当前输入和历史状态有关。时序逻辑按时钟组织分为同步时序电路和异步时序电路。
- (2) 常见触发方式有电平触发、主从触发、边沿触发、脉冲触发等。同步计数器通常用边沿触发器, 使所有状态在同一有效时钟边沿更新。
- (3) 边沿触发器最能避免空翻。D 触发器特性方程为 $Q^{n+1} = D$, 所以 $D = 0$ 时 $Q^{n+1} = 0$ 。
- (4) 常用动态参数包括建立时间 t_{su} 、保持时间 t_h 、时钟到输出延迟 t_{pdQ} 。“D 到 Q 的延迟时间”不是边沿 D 触发器的独立时序参数, 考试中通常判为错误选项。
- (5) 普通 TTL 门不能直接线与; OC 门可通过上拉电阻线与; 三态门不能随意线与, 只能保证同一时刻最多一个输出使能, 否则会总线冲突。门延迟可能造成竞争冒险, 可用冗余项、选通信号、滤波或同步锁存等方法处理。
- (6) ALU 是 Arithmetic Logic Unit, 算术逻辑单元。PLD 是 Programmable Logic Device, 可编程逻辑器件。ROM 是 Read-Only Memory, 只读存储器。FPGA 是 Field Programmable Gate Array, 现场可编程门阵列。

2002, 2003, 2008 数设, 2009 数设, 2010 数设, 2012

题 1.2: PROM, PAL, PLA 与存储容量计算

- (1) 判断 PROM、PAL、PLA 的与阵列、或阵列是否可编程。
- (2) $32K \times 8$ 的 PROM 有多少根地址线、多少根数据线？若用它组成 $512K \times 32$ 的存储器，需要多少片？
- (3) 用 $64K \times 1$ 的基本存储芯片组成 $128K \times 16$ 的存储器，每字节增加 1 位奇偶校验位。需要多少片芯片？总地址线多少位？单片芯片地址线多少位？

解析

器件	与阵列	或阵列	记忆方法
PROM	固定译码	可编程	先全译码，再选择或输出
PAL	可编程	固定	便宜、快，但灵活性低
PLA	可编程	可编程	最灵活，结构也最复杂

$32K = 2^{15}$ ，所以地址线为 15 根；字长为 8，所以数据线为 8 根。容量扩展为

$$\frac{512K}{32K} \cdot \frac{32}{8} = 16 \cdot 4 = 64$$

故需要 64 片。

$128K \times 16$ 每字节有 1 位奇偶校验。一个 16 位字含 2 个字节，所以每字实际存储 $16 + 2 = 18$ 位。深度扩展倍数为 $128K/64K = 2$ ，位宽扩展为 18，因此共需

$$2 \cdot 18 = 36$$

片。总地址线为 $\log_2 128K = 17$ 位；每片 $64K \times 1$ 芯片内部地址线为 16 位，另 1 位用于片选。

2005 数电, 2009 数电

题 1.3: 负载能力、CMOS/TTL 与基本计数长度

- (1) 已知与非门 $I_{IL} = 40 \mu A$, $I_{IH} = 1.6 \mu A$, $I_{OL} = 0.4 mA$, $I_{OH} = 16 \mu A$, 问最多能带几个同类负载。
- (2) CMOS 与 TTL 在速度和功耗上各有什么典型特点？
- (3) 给定长度为 10 的序列 1101001110，用 D 触发器实现序列发生器至少需要多少个触发器？
- (4) 5 个 D 触发器构成普通环形计数器，最长可形成多少个有效状态？

解析

负载能力取低电平扇出与高电平扇出的较小者：

$$N_L = \frac{I_{OL}}{I_{IL}} = \frac{0.4mA}{40\mu A} = 10, \quad N_H = \frac{I_{OH}}{I_{IH}} = \frac{16\mu A}{1.6\mu A} = 10.$$

所以最多带 10 个同类负载。

通常 TTL 速度较快、静态功耗较大；CMOS 静态功耗很低、输入阻抗高，早期速度慢于 TTL，现代 CMOS 工艺速度已很高。

长度为 L 的固定序列至少需要 n 个触发器满足 $2^n \geq L$ 。 $2^3 = 8 < 10$ ， $2^4 = 16$ ，故至少 4 个 D 触发器。普通 n 位环形计数器只有一个 1 在环中移动，故 5 位环形计数器长度为 5；若是扭环形/约翰逊计数器，长度可为 $2n = 10$ 。

2006 数设, 2007 数设

题 1.4：公式法和卡诺图化简

化简下列表达式：

$$F_1 = \overline{(AB + \bar{C})} + A\bar{C} + B,$$

$$F_2 = AB\bar{C} + \bar{A}BC + A\bar{B}\bar{C} + \bar{A}\bar{C},$$

$$F_3 = \bar{D}\bar{C}\bar{A} + CB\bar{A} + DCA + D\bar{C},$$

$$F_4 = \Sigma m(0, 3, 4, 7, 11) + \Sigma d(8, 9, 12, 13, 14, 15),$$

$$F_5 = \overline{A \oplus B} + \overline{B \oplus C}.$$

解析

$$F_1 = (\bar{A} + \bar{B})C + A\bar{C} + B = A + B + C.$$

$$F_2 = A\bar{C} + \bar{A}\bar{C} + \bar{A}BC = \bar{C} + \bar{A}B.$$

按变量顺序 A, B, C, D 作卡诺图或等价化简:

$$F_3 = \bar{A}B + \bar{A}\bar{C} + AD.$$

F_4 利用无关项合并, 可得

$$F_4 = \bar{C}\bar{D} + CD = \overline{C \oplus D}.$$

F_5 表示相邻两对变量中至少有一对相等:

$$F_5 = (AB + \bar{A}\bar{B}) + (BC + \bar{B}\bar{C}).$$

也可写为

$$F_5 = \overline{(A \oplus B)(B \oplus C)}.$$

2 组合逻辑电路分析及设计

2009 数电

题 2.1: 用 3-8 译码器和与非门实现一位全加器

输入为 A, B, C_{in} , 输出为和位 S 与进位 C_{out} 。要求用 3-8 译码器和与非门实现。

解析

全加器真值函数为

$$S = A \oplus B \oplus C_{in} = \Sigma m(1, 2, 4, 7),$$

$$C_{out} = AB + AC_{in} + BC_{in} = \Sigma m(3, 5, 6, 7).$$

若采用高有效译码器, 先得到 $Y_0, \dots, Y_7$, 再把相应最小项或起来。若采用 74LS138 这类低有效输出译码器, 则选中的输出为 0, 可直接用与非门实现最小项之或:

$$S = \overline{Y_1 Y_2 Y_4 Y_7}, \quad C_{out} = \overline{Y_3 Y_5 Y_6 Y_7}.$$

其中 $\bar{Y}_i$ 表示低有效译码输出端。

2006 数设, 2012

题 2.2: 数据选择器设计

- (1) 用 8 选 1 数据选择器实现 $F = A + (B \oplus (AC + BC))$ 。
- (2) 用带使能端的 8 选 1 选择器和四位 2 选 1 选择器构成一个 12 选 1 选择器。

解析

先化简:

$$F = A + B\bar{C}.$$

取选择端 $S_2S_1S_0 = ABC$, 则

$$(D_0, D_1, D_2, D_3, D_4, D_5, D_6, D_7) = (0, 0, 1, 0, 1, 1, 1, 1).$$

12 选 1 可看成地址 $S_3S_2S_1S_0$ 只用到 0 到 11。让 8 选 1 的选择端接 $S_2S_1S_0$ 。对 D_0 到 D_3 四路, 用四个 2 选 1 先在低 8 路和高 4 路之间选择:

$$M_i = \bar{S}_3D_i + S_3D_{i+8}, \quad i = 0, 1, 2, 3.$$

然后把 $M_0, M_1, M_2, M_3, D_4, D_5, D_6, D_7$ 接到 8 选 1 的八个数据端。地址 12 到 15 作为无关输入处理。

2009 数电, 2011

题 2.3: 比较器与 1 位 ALU

- (1) 用数据选择器实现两个 4 位数据 $A_3A_2A_1A_0$ 与 $B_3B_2B_1B_0$ 的比较器, 相同输出 0, 否则输出 1。
- (2) 给定一个 8 选 1 选择器, 用最少门电路设计 1 位 ALU, 功能为 $a, b, a \oplus b, ab$ 。

解析

比较器的核心是逐位异或：

$$Y = (A_3 \oplus B_3) + (A_2 \oplus B_2) + (A_1 \oplus B_1) + (A_0 \oplus B_0).$$

若题目限制只能使用 8 选 1，可先用选择器实现每一位的异或或同或，再将四位不等信号或起来；若允许多片选择器，四个 2 输入异或各用一个小选择器实现，最后一级或门输出 Y 。

1 位 ALU 设功能选择为 S_1S_0 ：

$$00 : a, \quad 01 : b, \quad 10 : a \oplus b, \quad 11 : ab.$$

取 8 选 1 的选择端为 S_1, S_0, a ，数据端为

$$(D_0, D_1, D_2, D_3, D_4, D_5, D_6, D_7) = (0, 1, b, b, b, \bar{b}, 0, b).$$

这样只需提供 b 和 $\bar{b}$ ，其余接常 0 或常 1。

2007 数设, 2008 数电, 2010 数设

题 2.4：优先编码器、病房呼叫与投票电路

- (1) 给出一个电路图，实际功能为 8-3 优先编码器，输出用反码表示。写分析思路。
- (2) 医院有四个病房 R_1 到 R_4 ，优先级 $R_1 > R_2 > R_3 > R_4$ 。设计指示灯电路，使护士只看到当前最高优先级呼叫。
- (3) 5 人投票，半数以上亮绿灯，否则亮红灯。

解析

优先编码器分析题的步骤是：先找使能端，再按优先级列出输入为 1 时输出码，最后检查输出是否取反。若为反码输出，则正常二进制编码 k 应输出 $\bar{k}$ 。

病房呼叫灯：

$$L_1 = R_1, \quad L_2 = \bar{R}_1 R_2, \quad L_3 = \bar{R}_1 \bar{R}_2 R_3, \quad L_4 = \bar{R}_1 \bar{R}_2 \bar{R}_3 R_4.$$

这样同时有多个呼叫时只亮最高优先级对应灯。

5 人投票设输入为 A, B, C, D, E ，绿灯 $G = 1$ 表示至少 3 人同意：

$$G = ABC + ABD + ABE + ACD + ACE + ADE \\ + BCD + BCE + BDE + CDE.$$

红灯可取 $R = \bar{G}$ 。若要门数更少，可用加法器/计数器统计 1 的个数，再比较是否 ≥ 3 。

2008 数设, 2008 数电

题 2.5：桶状移位器与二进制到 Gray 码转换

- (1) 设计 4 位桶状移位器。输入 $D_0 D_1 D_2 D_3$ 可原样输出，也可循环左移 1、2、3 位，只写表达式。
- (2) 设计一个将 4 位二进制数转换为 Gray 码的组合电路。

解析

设移位控制为 $S_1 S_0$ ，输出顺序为 $Y_0 Y_1 Y_2 Y_3$ 。当 $S_1 S_0 = 00, 01, 10, 11$ 时分别左移 0、1、2、3 位：

$$Y_i = \bar{S}_1 \bar{S}_0 D_i + \bar{S}_1 S_0 D_{i+1} + S_1 \bar{S}_0 D_{i+2} + S_1 S_0 D_{i+3},$$

下标按模 4 计算。

二进制 $B_3 B_2 B_1 B_0$ 到 Gray 码 $G_3 G_2 G_1 G_0$ ：

$$G_3 = B_3, \quad G_2 = B_3 \oplus B_2, \quad G_1 = B_2 \oplus B_1, \quad G_0 = B_1 \oplus B_0.$$

2007 数设

题 2.6：4 位超前进位减法器

设计 4 位超前进位减法器。

解析

把减法化为补码加法:

$$A - B = A + \bar{B} + 1.$$

令

$$P_i = A_i \oplus \bar{B}_i, \quad G_i = A_i \bar{B}_i, \quad C_0 = 1.$$

则各位和为

$$D_i = P_i \oplus C_i,$$

超前进位为

$$C_1 = G_0 + P_0 C_0,$$

$$C_2 = G_1 + P_1 G_0 + P_1 P_0 C_0,$$

$$C_3 = G_2 + P_2 G_1 + P_2 P_1 G_0 + P_2 P_1 P_0 C_0,$$

$$C_4 = G_3 + P_3 G_2 + P_3 P_2 G_1 + P_3 P_2 P_1 G_0 + P_3 P_2 P_1 P_0 C_0.$$

若需要借位输出, 则 $B_{out} = \bar{C}_4$ 。

2009 数设

题 2.7: 检测十进制计数器输出是否为非零的 3 的倍数

BCD 十进制计数器输出为 $Q_3 Q_2 Q_1 Q_0$ 。若当前十进制数能被 3 整除且不为 0, 则输出 $F = 1$, 否则为 0。要求写最简表达式, 并给出 8 选 1 实现。

解析

有效 BCD 状态中只有 3、6、9 输出 1, 10 到 15 作无关项:

$$F = \sum m(3, 6, 9) + \sum d(10, 11, 12, 13, 14, 15).$$

化简得

$$F = Q_3 Q_0 + \bar{Q}_2 Q_1 Q_0 + Q_2 Q_1 \bar{Q}_0.$$

用 8 选 1 实现时, 取选择端 $S_2 S_1 S_0 = Q_2 Q_1 Q_0$ 。按 $Q_3 = 0$ 与 $Q_3 = 1$ 分析各数据端:

$$(D_0, D_1, D_2, D_3, D_4, D_5, D_6, D_7) = (0, Q_3, 0, 1, 0, 0, 1, 0).$$

因此不需要额外门电路, 只需把 D_1 接 Q_3 , 其余接常量。

3 时序逻辑电路分析及设计

2005 数电 题 3.1: D 触发器时序电路分析

给出 4 个 D 触发器构成的同步时序电路:

$$D_3 = Q_0, \quad D_2 = Q_3, \quad D_1 = Q_2, \quad D_0 = \bar{Q}_0 \bar{Q}_2 \bar{Q}_3.$$

要求分析电路, 画状态图, 并说明功能。

解析

状态向量取 $Q_3Q_2Q_1Q_0$, 则

$$Q_3^+ = Q_0, \quad Q_2^+ = Q_3, \quad Q_1^+ = Q_2, \quad Q_0^+ = \bar{Q}_0 \bar{Q}_2 \bar{Q}_3.$$


从 0000 出发:

$$0000 \rightarrow 0001 \rightarrow 1000 \rightarrow 0100 \rightarrow 0010 \rightarrow 0001.$$

因此复位后先进入 0000, 再进入一个 4 状态循环。四个输出依次出现一个高电平, 可作为节拍脉冲/节拍器使用。其他非法状态可逐一代入状态方程检查, 若均能进入主循环, 则可自启动; 若存在闭合非法环, 则需修改反馈项。

2009 数电附件 1 题 3.2: 移位寄存器类时序电路分析图

原题给出如下 D 触发器和门电路连接, 要求写激励方程、状态方程, 画状态图, 判断能否自启动; 若不能, 则修改。



解析

这类题的落笔顺序固定：


- (1) 先从每个 D 端读出激励方程 $D_i = f_i(Q_2, Q_1, Q_0, \dots)$ 。
- (2) 因为是 D 触发器，状态方程直接为 $Q_i^+ = D_i$ 。
- (3) 列出全部 $2^3 = 8$ 个现态的次态，画状态图。
- (4) 看所有非工作状态是否最终进入工作循环。若存在非法闭环，选一个 D 输入增加校正项，使非法态在一拍或数拍后进入主循环。

原附件图的门符号和端名在回忆版中不够完整，因此不强行给出唯一方程；考试时应按图中实际反相泡和门类型逐线读取。

2005 数电, 2009 数电附件 2

题 3.3: 6 状态 Gray 码计数器与 PLA 实现

状态图如下。用 D 触发器和 PLA 实现该状态机。



解析

工作循环为

$$000 \rightarrow 001 \rightarrow 011 \rightarrow 111 \rightarrow 110 \rightarrow 100 \rightarrow 000.$$

取状态变量为 $Q_2Q_1Q_0$ 。由状态表得到：

$$D_2 = Q_1, \quad D_1 = Q_0, \quad D_0 = \bar{Q}_2\bar{Q}_1 + \bar{Q}_2Q_0 = \bar{Q}_2(\bar{Q}_1 + Q_0).$$

PLA 实现时，与阵列产生乘积项

$$Q_1, \quad Q_0, \quad \bar{Q}_2\bar{Q}_1, \quad \bar{Q}_2Q_0,$$

或阵列分别连接到 D_2, D_1, D_0 。图中 010 和 101 指向 100，也能进入主循环，因此可自启动。

2006 数设, 2008 数设, 2003/2012

题 3.4: 序列发生器设计: 101001、01111000 与 01011100

- (1) 用正边沿 D 触发器和与非门实现序列 101001, 101001, ...。
- (2) 用门电路和 D 触发器或 74LS194 实现 01111000 序列, 要求能自启动。
- (3) 2008 回忆版中固定序列约为 01011100, 给出一种 D 触发器设计。

解析

序列 101001。取 3 位移位状态 $Q_2Q_1Q_0$ ，输出 $Y = Q_2$ 。选工作循环

$$101 \rightarrow 010 \rightarrow 100 \rightarrow 001 \rightarrow 011 \rightarrow 110 \rightarrow 101.$$

令

$$(Q_2^+, Q_1^+, Q_0^+) = (Q_1, Q_0, F).$$

由状态表并把非法态 000、111 分别引到工作循环，可得

$$F = \bar{Q}_2\bar{Q}_1 + Q_2\bar{Q}_0.$$

若只能用与非门：

$$F = \overline{\bar{Q}_2\bar{Q}_1 \cdot \bar{Q}_2\bar{Q}_0},$$

触发器反相输出可直接提供 $\bar{Q}_i$ 。

序列 01111000。可用 4 位移位寄存器，取状态循环

$$0000 \rightarrow 0001 \rightarrow 0011 \rightarrow 0111 \rightarrow 1111 \rightarrow 1110 \rightarrow 1100 \rightarrow 1000 \rightarrow 0000.$$

普通约翰逊反馈为 $F = \bar{Q}_3$ ，但非法态会形成另一个闭环。为了自启动，可改为

$$D_3 = Q_2, \quad D_2 = Q_1, \quad D_1 = Q_0, \quad D_0 = F = \bar{Q}_3 + \bar{Q}_2Q_1.$$

该式在工作循环上等价于 $\bar{Q}_3$ ，并能把非法态导入工作循环。与非门形式为

$$F = \overline{Q_3 \cdot \bar{Q}_2Q_1}.$$

序列 01011100。3 位状态即可覆盖 8 个状态。取

$$010 \rightarrow 101 \rightarrow 011 \rightarrow 111 \rightarrow 110 \rightarrow 100 \rightarrow 000 \rightarrow 001 \rightarrow 010,$$

输出 $Y = Q_2$ ，并令 $(Q_2^+, Q_1^+, Q_0^+) = (Q_1, Q_0, F)$ 。可得

$$F = \bar{Q}_2Q_1 + \bar{Q}_2\bar{Q}_0 + Q_2\bar{Q}_1Q_0.$$

因为 8 个状态全部在同一循环中，所以天然无非法状态。

2007 数电, 2009 数电, 2010 数电

题 3.5：用计数器和选择器产生脉冲序列

- (1) 用 74LS161 和 8 选 1 数据选择器产生脉冲序列 0010110111。
- (2) 给 74LS163 功能表，用置零法改装为 12 进制计数器。
- (3) 用 74LS161 和与非门实现 14 进制计数器。

解析

序列长度为 10, 先把 74LS161 接成模 10 计数器, 计数状态 $N = 0, \dots, 9$ 。输出序列为

$$Y(0 \dots 9) = 0, 0, 1, 0, 1, 1, 0, 1, 1, 1.$$

取 8 选 1 的选择端 $S_2 S_1 S_0 = Q_2 Q_1 Q_0$, 高位 Q_3 作为数据输入的一部分:

$$(D_0, D_1, D_2, D_3, D_4, D_5, D_6, D_7) = (Q_3, Q_3, 1, 0, 1, 1, 0, 1).$$

74LS163 为同步清零。要模 12, 即计数 0 到 11 后回 0, 应在现态 1011 时使同步清零有效:

$$\overline{CLR} = \overline{Q_3 \bar{Q}_2 Q_1 Q_0}.$$

若使用异步清零器件, 则通常译码 1100 后立即清零, 注意两类器件译码状态不同。模 14 计数器计数 0 到 13。若 74LS161 的清零按同步方式使用, 应在 13 即 1101 时清零:

$$\overline{CLR} = \overline{Q_3 Q_2 \bar{Q}_1 Q_0}.$$

2003, 2007 数设, 2010 数设

器

题 3.6: 二进制计数器设计与十进制减法计数器

- (1) 设计 4 位二进制计数器, 要求有同步/异步清零、置数、保持和扩展功能; 再用它扩展为 16 位计数器。
- (2) 设计十进制减法计数器, 状态 $0000 \rightarrow 1001$ 时有借位显示, 要求无堵塞。

解析

4 位同步二进制加法计数器可设控制优先级为：异步清零最高，其次同步清零、置数、计数、保持。计数使能为 EN 时：

$$T_0 = EN, \quad T_1 = ENQ_0, \quad T_2 = ENQ_1Q_0, \quad T_3 = ENQ_2Q_1Q_0.$$

若用 T 触发器则 $Q_i^+ = Q_i \oplus T_i$ ；若用 D 触发器则 $D_i = Q_i \oplus T_i$ 。扩展到 16 位时，四片级联，低位片的终端进位作为高一片的计数使能。

十进制减法计数器状态循环为

$$\begin{aligned} 0000 &\rightarrow 1001 \rightarrow 1000 \rightarrow 0111 \rightarrow 0110 \rightarrow 0101 \\ &\rightarrow 0100 \rightarrow 0011 \rightarrow 0010 \rightarrow 0001 \rightarrow 0000. \end{aligned}$$

取非法状态 1010 到 1111 的次态为 0000 以保证无堵塞。用 D 触发器可得一组状态方程：

$$\begin{aligned} D_3 &= \bar{Q}_3\bar{Q}_2\bar{Q}_1\bar{Q}_0 + Q_3\bar{Q}_2\bar{Q}_1Q_0, \\ D_2 &= \bar{Q}_3Q_2Q_1 + \bar{Q}_3Q_2Q_0 + Q_3\bar{Q}_2\bar{Q}_1\bar{Q}_0, \\ D_1 &= \bar{Q}_3Q_2\bar{Q}_1\bar{Q}_0 + \bar{Q}_3Q_1Q_0 + Q_3\bar{Q}_2\bar{Q}_1\bar{Q}_0, \\ D_0 &= \bar{Q}_3\bar{Q}_0 + \bar{Q}_2\bar{Q}_1\bar{Q}_0. \end{aligned}$$

从 0000 借位到 1001，因此借位显示可取

$$BO = \bar{Q}_3\bar{Q}_2\bar{Q}_1\bar{Q}_0.$$

2009 数设

题 3.7：自动售票机状态机设计

自动售票机可接受 5 角和 1 元。票价 2 元；收到 2 元输出一张票。若已有 1.5 元时投入 1 元，则出票并找回 5 角。设计同步时序电路。

解析

设输入 $U = 1$ 表示投入 1 元, $V = 1$ 表示投入 5 角, 同一拍只允许一种硬币, $UV = 11$ 作无关项。状态表示累计金额:

$$S_0 = 00 : 0, \quad S_1 = 01 : 0.5, \quad S_2 = 10 : 1.0, \quad S_3 = 11 : 1.5.$$

输出 T 表示出票, C 表示找零 5 角。状态表如下:

现态	输入	次态	T	C
00	00	00	0	0
00	01	01	0	0
00	10	10	0	0
01	00	01	0	0
01	01	10	0	0
01	10	11	0	0
10	00	10	0	0
10	01	11	0	0
10	10	00	1	0
11	00	11	0	0
11	01	00	1	0
11	10	00	1	1

令状态位为 Q_1Q_0 , 用 D 触发器, 化简得

$$\begin{aligned} D_1 &= \bar{Q}_1Q_0V + \bar{Q}_1U + Q_1\bar{Q}_0\bar{U} + Q_1\bar{U}\bar{V}, \\ D_0 &= \bar{Q}_1Q_0U + \bar{Q}_0V + Q_0\bar{U}\bar{V}, \\ T &= Q_1Q_0V + Q_1U, \\ C &= Q_1Q_0U. \end{aligned}$$

状态图按表连接即可。设计题中逻辑图只需把上述乘积项用与门生成, 再用或门接到相应 D 端和输出端。

2007 数设, 2010 数设, 2011

题 3.8: 序列检测与 5 位窗口计数

- (1) 给同步时序逻辑图和输入序列, 功能实际为 110 序列检测器。说明分析/设计方法。
- (2) 2010 回忆版中时序分析可能为检测 1111 或 Gray 码。若按 1111 检测, 应如何建模?

- (3) 设计电路：连续 5 位输入中有且仅有 2 个 1 时亮灯。题目提供一个以 5 为周期的时钟，只需考虑两次时钟之间的 5 位。

解析

110 序列检测器可用 3 个状态： S_0 无匹配， S_1 已看到 1， S_2 已看到 11。输入为 0 且现态为 S_2 时输出 1；输入为 1 时 S_2 保持在 S_2 ，因为后缀仍为 11。

1111 检测器类似，用状态记录当前连续 1 的个数：0、1、2、3 个。再输入 1 时输出 1 并保持在 3 个连续 1 的状态；输入 0 时回到 0。

5 位窗口题可用 5 个触发器在窗口内保存 $x_4x_3x_2x_1x_0$ ，窗口时钟到来时判断恰有两个 1：


$$F = \sum_{0 \leq i < j \leq 4} x_i x_j \prod_{k \neq i, j} \bar{x}_k.$$

即 10 个乘积项之和。若希望减少门数，也可用加法器树统计 x_i 的个数，再比较是否等于 2。

2009 数电附件 3, 2003/2012

题 3.9：时序参数与最大工作频率

题目给出由触发器和组合门构成的同步时序电路，要求计算最大工作频率，并标出 t_{pd} 、 t_{su} 等时序关系。2009 附件图如下。



解析

同步时序电路的周期约束为

$$T_{clk} \geq t_{pdQ}^{max} + t_{pd,comb}^{max} + t_{su} + t_{skew}.$$

保持时间约束为

$$t_{pdQ}^{min} + t_{pd,comb}^{min} \geq t_h + t_{skew}.$$

若组合路径经过两级与非门，每级延迟 $8ns$ ，触发器 $t_{pdQ} = 25ns$ ，建立时间 $t_{su} = 15ns$ ，则

$$T_{clk,min} = 25 + 2 \times 8 + 15 = 56ns,$$

$$f_{max} = \frac{1}{56ns} \approx 17.86MHz.$$

若题目分别给 t_{PLH} 、 t_{PHL} ，应取最坏路径最大值；若给多个门 G_1, G_2, G_3 ，先找从任一触发器输出到任一触发器输入的最长组合路径，再套用上式。

2007 数电

题 3.10：PLA 实现 2 位可逆计数器

给一片 PLA，要求实现： $X = 0$ 时 2 位加 1 计数， $X = 1$ 时 2 位减 1 计数。输出为 Q_1Q_0 ，写 PLA 与或连接思路。

解析

低位每拍翻转：

$$D_0 = \bar{Q}_0.$$

高位在加法时遇到 $Q_0 = 1$ 翻转，在减法时遇到 $Q_0 = 0$ 翻转，翻转条件为

$$T_1 = Q_0 \oplus X.$$

所以

$$D_1 = Q_1 \oplus T_1 = Q_1 \oplus Q_0 \oplus X.$$

若用 PLA 二级与或实现，把 D_1 展开成最小项之和即可：

$$D_1 = \bar{Q}_1\bar{Q}_0X + \bar{Q}_1Q_0\bar{X} + Q_1\bar{Q}_0\bar{X} + Q_1Q_0X.$$

PLA 的与阵列产生上述四个乘积项和 $\bar{Q}_0$ ，或阵列分别接到 D_1 、 D_0 。