



验证对象

NO1-NO4 实际输出

无外参长期窗口

600 s / 120 窗通过

外参斜率对比

100 / 50 ppb/s

验证里程碑进度

75% · 本报告口径

最新结论：四板本地闭环、持续硬件输出、内部 SRAM 探针和外部稀疏采样已接通。无外参十分钟运行的全部已采边沿在 ± 50 ns 内；外参补偿两组 120 s 调参窗口通过。正式锁定与 VDC 有效发布仍有独立门禁。

一、近期实测与含义

证据范围	已观察结果	结论边界
无外参十分钟	NO2/3/4 相对 NO1: [-28.127,-3.705] / [-29.588,-4.961] / [-21.783,2.188] ns。	120 个窗口、四板内部 GUARD 通过；不覆盖窗口间未采边沿。
同轮频差趋势	分钟分段拟合最大 [ppb]: NO2=0.133, NO3=0.215, NO4=0.137。	相差斜率换算的等效频差，含相位校正；不是瞬时上限或绝对晶振精度。
外参 100 / 50 ppb/s	每组 120 s、24 窗；配置/训练/PI/delay 一致，模型均从零重建。	50 减小全段峰值，但 120 s 末态仍在追赶，尚未优于 100 的后段。
近期人工观察	关闭参考约 ± 20 ns，开启约 ± 50 ns。	用户观察，非同窗统计；不得替代上述原始数据或直接归因于参考源。
共同外部基准	NO1 IN4 接 10 MHz，慢速基线补偿；三从通过 TDMA 本地跟踪。	提高对共同基准的频率一致性与长期相干性的基础；不等于绝对相位对齐或短期抖动更小。

二、里程碑完成度：6 / 8 = 75%

本报告等权检查项	状态
1 本地闭环；2 TIMER1/硬件持续输出；3 无外参十分钟联合窗口	已验收各自切片
4 外参测量；5 调参 SCPI/Flash；6 外参两分钟斜率对比	已验收各自切片
7 外参十分钟及失联恢复；8 正式精度与 VDC 发布	未完成

百分比仅为以上八项等权阶段快照，不是代码覆盖率，也不是项目综述的跨域加权完成度。

三、快速通道与当前配置

外参 → 硬件窗口 → Core1 慢速基线 + NO1 PI 残差 → committed DCO
NO1 typed 时间戳 → TDMA 特等席 → 三从同事件匹配 + 本地 delay → DCO
未来边沿 → SYNC_IO PIO / DMA；Core0 仅 STOP 配置、Flash 与导出

参数快照	当前实验配置
输出 delay / ns	NO1=0, NO2=-8, NO3=-68, NO4=-116；与 path delay 分离。
外参补偿默认	100 ppb/s, IIR 分母 4，测量准入限幅 10000 ppb；50 为试验候选。

当前交付：**实际闭环 + 长窗观测 + 可调外参补偿；正式发布继续分项验收。**


当前系统时钟
250 MHz硬件基本节拍
4 ns / tick下一阶段目标
稳定 ± 25 ns 表现平台演进方向
FPGA / ps 量级

现有平台仍有优化空间：当前百纳秒级效果建立在 MCU、PIO 和 DMA 上。4 ns 是硬件时间分辨率；当前误差还包含参考采样区间、启动中心变化、路径与输出偏移、时钟及测量误差。无外参十分钟已采窗口达到 ± 50 ns；下一阶段以稳定 ± 25 ns 为目标，补齐跨启动、连续性与外参长稳验证。

当前板卡与实验基础参数（配置 / 实测快照）

项目	当前参数与用途	精度含义
处理平台	RP2350B；双核分工，Core0 管理控制，Core1 承担确定性实时处理。	锁相关键路径不依赖 RTOS 任务调度。
系统时钟	BOARD_SYS_CLOCK_HZ = 250,000,000 Hz；当前超频配置。	1 / 250 MHz = 4 ns；不是多板锁相误差保证。
统一时间坐标	TIMER1 取 clk_sys，64 位计数，当前 4 ns 一拍；TIMER0 保留系统计时。	四板计数器各自运行，DPLL 建立共同时间映射。
硬件边沿执行	SYNC_IO 快速输出由 PIO0 / DMA 驱动；系统时钟、分频为 1 时，PIO 基本指令节拍为 4 ns。	实际边沿间隔还受程序指令数影响；硬件执行避免任务唤醒抖动。
拓扑与参考	四板 NO1-NO4；NO1 发布参考，三从加本地 path delay 后独立闭环。	复用 HAOFV 所有权和 TDMA 特等席确定性路线。
链路介质	四板闭环环路；5 m 网线，通信速率 10 Mbit/s（用户确认）。	100 ns / bit 是传输位宽，不是锁相精度下限；事件时间戳与确定性延迟仍须准确。
本轮观测输出	约 1 kHz、2 μ s 高电平、5 V 标称；测量板级 OUT1，非 MCU GPIO 电压规格。	报告同一脉冲全波形及上升沿，纵轴 -2 ~ +7 V。
外部记录	HDO4404 四通道、1 $\times$ 探头；历史连续图为 20 ns / 4 ns 网格，最新稀疏调参窗口为 2 ns 网格。	样点间隔和插值不等于校准后的通道间测量精度。

四板闭环环路拓扑



线序依据已确认 P0 拓扑：NO1 $\rightarrow$ NO2 $\rightarrow$ NO3 $\rightarrow$ NO4 $\rightarrow$ NO1；线缆规格与速率为本次实验条件。

现有板卡：从已采 ± 50 ns 向稳定 ± 25 ns 优化

优先压缩参考误差：继续缩短 NO1 事件时间戳采样区间，减少跨启动中心变化，校验本地 delay 与输出补偿，保持 PIO/DMA 连续执行。

以实测判定目标：最新无外参十分钟稀疏窗口已在 ± 50 ns 内；固定补偿无法消除随机抖动，仍须核验跨启动、未采空档及完整测量误差。

更高性能平台：FPGA 支撑 ps 量级的演进路线

纯硬件实现现有算法：时间戳锁存 / 身份匹配 $\rightarrow$ delay 加法 $\rightarrow$ 残差计算
 $\rightarrow$ 固定点 PI / DPLL 运算、限幅与状态更新 $\rightarrow$ NCO / 相位调节 $\rightarrow$ 定时输出
FPGA 流水线与状态机承担实时闭环；处理器仅负责配置、监控与维护
细分时间：TDC / 多相采样 + PLL / MMCM / 延迟器件；低抖动时钟与链路校准

FPGA 是可行方向：按器件与实现选择，可提供数十至数百 ps 量级的时间细分，并探索相应量级的板间锁相；具体精度由完整误差预算与实测决定。

分辨率与锁相精度分开：ps 级步进不自动等于 ps 级多板误差，更不表示达到 1 ps。当前 MCU 的 4 ns 基本节拍不能仅靠软件替换获得 ps 级单边沿控制。

演进路径：**已采窗口达到 ± 50 ns $\rightarrow$ 目标稳定 ± 25 ns $\rightarrow$ FPGA 探索 ps 量级。**

当前百纳秒效果由多层共同形成：参考端提供共同事件时间，通信与匹配保证“比较的是同一件事”，本地 DCO 分别消除频率斜率和相位偏移，统一时基与硬件输出把修正兑现到引脚，独立 output delay 再居中国定输出出差。示波器波形采集用于校验，不作为实时控制反馈；新增 10 MHz REF OUT 则作为外部频率输入，路径见第7页。

组合关系：从参考事件到实际边沿

共同参考：可选 10 MHz 慢速基线 + NO1 自主 PI → 编码事件时间戳
确定性承载：TDMA 固定槽位 / PIO-DMA → 逐从接收与 ACK
本地判定：Core1 事件序号 + 代际匹配 → 加本地 path delay
本地控制：频率跟踪压低漂移斜率 + 中点相位校正消除偏移
共同坐标：TIMER1 → 本地 DCO 模型 → 未来 VDC 边沿反解
物理执行：独立 output delay → 固定前缀 / 后缀补给 → SYNC_IO PIO-DMA
外部证据：NO1 触发，四路实际输出同步记录 → 与 native DCO 对账

各部分解决的误差与必要边界

组成部分	对当前锁相效果的贡献	边界 / 缺失时的影响
① NO1 自主 PI 与参考编码	本地主板持续调节，发布同一事件的闭环时间。收窄 DMA 对 PIO enable 的采样包围区间，减少参考区间不确定性。	9月18日原件的 NO1 编码区间中位约 120 ns；NO1 自身抖动会进入各从参考，不能用编码分辨率替代精度。
② TDMA 特等席与身份匹配	固定编码/槽位运输，Core1 直接按事件序号、会话与代际匹配；ACK 证明到达，拒绝旧代或错误记录。	防止错配产生伪相位差；已到达不等于单圈期限已证明，ACK 不等于 DCO 已采用。
③ 本地有向 path delay	把 NO1 事件时间换算到本节点预期到达时刻，为本地 residual 建立正确比较基准。	方向、累计、资格需独立确认；不能用示波器输出偏差倒推出路径，也不能重复叠加。
④ 频率跟踪 + 中点相位控制	频率跟踪抑制相位随时间漂移；中点估计把完整残差区间居中，避免停在最近零端点。经回执确认后纳入累计平移。	频率优先，身份/模型/STOP 检查保留。区间中点是控制估计，不是更精确的测量值；±50 ppb 非本轮前置门槛。
⑤ TIMER1 与本地 DCO 模型	参考观察、VDC 映射及 RUN 边沿计划使用一致时间坐标，减少 TIMERO/TIMER1 桥接的不确定性。	当前 4 ns 一拍；四板 TIMER1 仍各自运行，必须通过 DPLL 模型跟踪才能成为共同时间。
⑥ PIO/DMA 连续执行	Core1 只准备未来边沿并提交；硬件执行低/高电平计数。已提交前缀不改写，提前准备后缀、维护 FIFO 库存。	把软件算出的修正兑现成 GPIO。FIFO 断流、迟补给或错误退休会破坏连续性，不能由模型计数推定实际脉冲。
⑦ 独立 output delay	在输出侧加入每板可配置补偿，将剩余固定边沿差居中；9月18日图例候选 0/-28/-88/-160 ns；最新配置见第1页。	仅本轮 RAM 参数，不压低随机抖动、不消除频率斜率，不能替代路径校准或长期锁定。
⑧ 原生记录 + 外部示波器	内部检查真实 DCO 采用与代际；外部检查四路输出差、周期连续性和修正方向。两类证据互相对照。	属于验证层，不参与 Core1 闭环。并发 START 只改善首沿采集覆盖，不产生硬件同步或锁相能力。

为什么这组组合已经有效

误差被逐层处理：共同事件避免错配；本地 delay 建参考；频率环抑制斜率；相位中点消除偏移；输出补偿居中剩余差；PIO/DMA 保证动作按时间执行。

实测支撑：三从原生 -16 ~ -18 μs 首次相位修正，对应输出约 +16 ~ +18 μs 周期延长；9月18日两轮固定稳定窗口进入 ±100 ns；9月19日无外参十分钟已采窗口达到 ±50 ns，仍需连续性 & 测量资格闭合。

达到当前效果的核心是 **共同参考 + 同事件匹配 + 本地双层修正 + 硬件兑现**，任何单独一项都不等于物理锁定。

四板连续收敛实测

2026-09-18 历史实测保留 | 启动到稳定期 | 原生 DCO 与外部物理边沿对照




2026年9月19日

内部研发阶段报告
实测与资格分开评价

同一份记录中的启动与收敛：每路实际 50 M 点、20 ns 网格，时间轴 -0.1 ~ +0.9 秒；CH1-CH4 = NO1-NO4 的 DPLL OUT1，1× 探头，以 NO1/CH1 上升沿触发。按 first_ordinal+j 条件配对，不做最近边沿或整周期平移。

五、第一轮实际波形：微秒偏差进入百纳秒窗口



图中绿色区为选取的稳定段，下面放大相位差。第一轮查看曲线后选定 0.4-0.9 秒窗口，第二轮沿用相同窗口复测。可见首脉冲的绝对身份尚需独立证明，图示不等同正式锁定资格。

波动幅度已进入 ± 50 ns：第一轮 NO2/NO3/NO4 围绕各自极值中点的半峰峰值约 30.1/38.5/30.0 ns。但相对 NO1 零点仍最远约 -79.9 ns；下一步消除中心偏移并验证跨启动重复性，图中数据未单独居中。

六、固定窗口复测结果

相对 NO1	第一轮范围 (ns)	第二轮范围 (ns)	每轮配对数
NO2	-60.17 ~ -0.002	-0.30 ~ +39.89	500
NO3	-79.09 ~ -2.14	+0.11 ~ +59.55	500
NO4	-79.89 ~ -19.94	-20.93 ~ +20.22	500

七、内部修正与实际引脚变化


节点	首次原生相位 delta (ns)	外部最大周期延长 (ns)
NO2	-16578	+16580
NO3	-17451	+17442
NO4	-17782	+17780

负相位平移对应后续边沿延后，由一个较长周期完成。方向与幅度一致；这是量级对照，尚非独立硬件标签的逐事件因果证明。数 ns 的差值不代表仪器具备数 ns 绝对精度。

两轮完整流程均通过，约 **131 秒 / 轮**；原生解码、DCO 末态、STOP 和参数恢复可追溯。

直接展示原始电压：选取第一轮约 0.65 秒附近的同一组四路脉冲。上图显示完整方波，下图显示其上升沿细节；以 NO1 上升沿为共同零点，各通道不单独平移。5 V 标称电平、纵轴统一 -2 ~ +7 V，点标记为实际 20 ns 样点。

上：四路完整方波；下：同一组上升沿细节



图中所选边沿差（相对 NO1, ns）

样本	NO1	NO2	NO3	NO4
第一轮, 约 0.650008 s	0	约 0	约 -20	约 -39


读图说明与精度边界

实际输出已接近重合：本轮局部样本显示边沿在几十 ns 范围内。虚线为 1.5 V 判定阈值，表中值经相邻样点插值，仅用于描述该组边沿。

验收仍看整个窗口：单个边沿不代替整窗 500 组统计。-2 ~ +7 V 显示范围覆盖该组样本的过冲和欠冲；未缩放电压。插值不提升 20 ns 网格的精度资格。

电压波形验证实际引脚，收敛曲线验证时间演化；**两者共同支撑闭环有效的阶段结论。**

十分钟证据：无外参 plus20-batched-600s 每五秒采样，120 个四路窗口、十个分钟检查点及内部 GUARD 通过；RUN 板端查询为零。窗口按最近周期边沿配对，绝对脉冲序号与无整周期滑移尚未证明；连线不代表空档被采到。



上图内部残差包络，下图为外部实际边沿差，两者不是同一测量量，不能用内部区间宽度判断 GPIO 超限。第1页频差趋势复算见 out/doc-audit/project-overview-20260919/same-trial-stability.json。

SCPI 与 Flash: STOP 配置, ARM 锁存

接口 / 参数	语义
SYST:VDC:REF:DISC:CONF 100,4,10000	依次为斜率 ppb/s、滤波分母、测量准入限幅 ppb; 配置示例, 非精度承诺。
CONF? / ACT?	请求配置与实际锁存配置分开; ACT? 含 request、generation、CRC 和三个参数。
DEFA / REC / STOR	工厂 RAM 默认 / 召回 / 显式 Flash 保存; 先 STOP、关闭补偿, 保存前释放参考资源。
持久化结果	非默认保存、召回、重启保留、上电关闭均通过; 原 Flash/RAM 已恢复 100/4/10000。

同源码验收与失败保留

项目	结果 / 边界
Release / 四板 P3	A/B 与 Flash link 通过; P3 PASS_WITH_WARNINGS, 25 INFO / 18 WARN / 0 ERROR/FATAL。
软件复核	独立相关回归 155 项、共享配置回归 66 项通过; 严格 TDMA 调度告警仍保留。
原始失败	外参十分钟曾因示波器导出超时停止, 未签发通过; Flash 首轮恢复遇 STOP 准入拒绝, 后续有界 RAM 重试闭合。

Flash 已验证、默认保持 **100 ppb/s**; 长期外参及恢复专项继续推进。

外部参考的收益：将原先仅相对 NO1 跟踪的时间体系，增加到外部共同频率基准的约束。NO1 慢速补偿后，三从跟随 NO1，有助于抑制相对外部系统的长期频率漂移、提升相干性。当前实现测频，不直接锁定外参绝对相位；相干性提升幅度仍需独立基准长期复核。

参考输入链及电气规格

项目	已确认事实 / 尚待验证
10 MHz REF OUT	用户提供规格图：50 Ω 负载下 1.5 Vpp 正弦波。高阻施密特输入不等于 50 Ω 端接，实际峰值、偏置及反射须在 IN4 测量；高阻本身不是已确认故障。
± 10 ppm 的归属	为示波器外部参考输入可接受频率范围，不是 REF OUT 输出准确度。
输入整形	板端使用 SN74LVC2G17 施密特触发器；迟滞抑制阈值附近重复翻转，但不能消除幅度/偏置/供电变化造成的过阈值时间变化。
频率窗口	当前约一秒同极性边沿计数；固定过阈值延迟首尾基本抵消。需区分首尾抖动、漏周期、DMA 时间戳误差及补偿动态。
独立精度	同台示波器供参考并测四路，不能据此证明参考自身绝对准确度；官网 HDO 链接现为 DHO 文档，不混用版本授予精度。

下一步的判别顺序

顺序	动作	回答的问题
1	同接线：测量开启/补偿关闭，对比测量开启/补偿开启。	区分参考测量资源影响与调频注入暂态。
2	核验施密特前后幅度、偏置与漏沿；复核频率窗口。	输入电气与计时噪声是否进入补偿。
3	保留 100 ppb/s 基线；必要时延长候选收敛后再比较。	捕获速度、稳态相位与相干性如何取舍。
4	外参十分钟、失联保持/恢复、跨启动复测。	持续性、回退及重新收敛。
5	同事件、误差预算、质量老化与 VDC 发布。	正式 time / valid / quality / generation 一致性。

并行业务与证据索引

Trigger / T2 在 node-sequence 分支并行推进；用户确认三模式流程已实测跑通，当前压缩流程时间，部分代码待提交。360 位置扫描及主线集成边界详见同日期项目综述，不作为 DPLL 继续调试的前置。

20260918/dpll-extended-window-r1: 第4-5页历史连续收敛/方波
20260919/dpll-delay-center-r2/plus20-batched-600s: 无外参长窗
20260919/reference-discipline/profile-120s-100-r2、profile-120s-50-r1
同目录 profile-comparison-r1/comparison.json、profile-flash-r2.json
20260919/p3-reference-profile-r2: P3; build 20260919071411
源码 SHA: d31246fd8b07f02a9e68c8680116e751420
daf37ac4de01a07ac013ccd55e3f2

相干性收益与短期相位误差可以并存；原因以对照证据判定。

外参补偿斜率：两分钟对比

相同 PI / delay / 滤波 | 从零初值开始 | 每五秒同触发采样




2026年9月19日

内部研发阶段报告
实测与资格分开评价

只比较斜率：同固件、四板训练输入和输出 delay；参考均开启，IIR 分母为 4。每组 24 窗、每路每窗两个真实上升沿，图示窗口均值及范围。RUN 不查询板端，结束后核验实际参数 CRC、原生记录与恢复。

External reference ON: 120 s slew comparison
Same build / PI / delay / IIR 1/4; model reset before each run



第二分钟已采边沿峰峰值 / ns

斜率	NO2 - NO1	NO3 - NO1	NO4 - NO1
100 ppb/s	12.06	13.51	19.86
50 ppb/s	30.01	19.10	35.94

取舍：50 ppb/s 降低了全段波动，但未态滤波目标 4957 ppb、基线 4850 ppb，仍在限速追赶；100 组未态目标/基线均为 4852 ppb。这里是内部补偿量，不是实际输出剩余频差。单次顺序对比不能证明参考源抖动或 PI 振荡，默认保留 100 ppb/s。

采集保持 1M 点 / 2 ns，导出连续前 650000 点（约 1.3 ms），四路共用原时间轴，不拼接。两轮窗口间空档、绝对频率与跨启动因果归属未获资格。原始失败与通过记录分开保留。