

典型稳态表现

±25 ns · 现场观察量级

已采长窗范围

±50 ns · 无外参十分钟

总体研发进度

70.8% · 跨分支评估


验证规模

NO1-NO4 四板环路

±25 ns 为近期无外参约 ±20 ns 现场观察的量级概述，非整轮统计保证；±50 ns 为无外参十分钟全部已采边沿范围，未覆盖采样空档。外参短窗及捕获暂态单独评价。

项目定位：DHRT100 是基于 RP2350B 的分布式硬实时触发平台。HAOFV 以明确的 owner、状态机和向量事实，将确定性运输、共同时间、校准与预约执行组织为可核验的链路。当前主线具备四板 DPLL 输出闭环；单板分支已跑通三模式序列流程，正在压缩运行耗时。

一、当前硬件与实验拓扑



项目	当前配置快照 / 含义
处理与计时	250 MHz 系统时钟，基本节拍 4 ns；DPLL / VDC / SYNC 使用 TIMER1，TIMER0 保留系统计时。
晶振标称	±30 ppm（用户提供的器件参数），即 ±30,000 ppb；它描述本地自由运行频率偏差，不等于闭环后相对 NO1 的输出剩余频偏。
链路 with 输出	四板闭环、5 m 网线、10 Mbit/s 通信；实验输出约 1 kHz、2 μs 高电平、5 V 标称。通信位宽不是锁相精度下限。
硬件执行	SYNC_IO 管理 PIO0 / DMA 输出；Core1 准备未来边沿，硬件按已提交计划执行。4 ns 分辨率不等于 4 ns 板间精度。

二、项目状态与进度

主域	进度	已有能力	仍需完成
HAOFV / 双核	87.5%	Core0 控制管理，Core1 静态实时调度，资源 owner 与快照交接。	完整配置组合、最坏执行时间与资源发布门禁。
TDMA	75.0%	四板飞行通路、异步准备、固定邮箱及 typed 参考交接已有实现。	自主全窗口、逐圈期限、拥塞与完整 WCET 验收。
VDC / DPLL / SYNC	75.0%	本地闭环与统一时基、GPIO/无外参长窗、外参补偿及 SCPI / Flash。	质量新鲜度一致发布、失联保持、恢复及产品资格。
RefMem	75.0%	静态缩容与四板专项完成；发布版本已独立于 evidence 序号。	跨节点可靠 completion / fence 与业务事实链路。
Calibration	62.5%	既有拓扑、训练输入和选中矩阵装载支撑当前闭环。	正式有向路径、端点 bias 与 active 校准。
Trigger / T2	50.0%	单板分支三模式、PIO 执行、RJ45 回环及有限角度扫描已实测。	分支集成、流程提速、多板预约与 T2_actual 端到端验收。

三、本版关键结论

无外参十分钟闭环与外参短窗分别成立：无外参轮 120 个窗口均在 ±50 ns 内，分钟趋势等效频差最大 |0.215| ppb；外参 MONITOR、慢速基准补偿及 SCPI / Flash 已验证。共同参考有助于提升频率一致性与长期相干性，短时边沿精度及外参十分钟仍分别验收（第 6 页）。

进度为跨分支研发里程碑评估，每域四项等权，总体为六域均值（第 7 页）；不是当前主线已合并完成率。初步 DPLL 物理闭环和单板正常流程已完成，部分单板代码待提交；最新分支实测及提速任务见第 7 页。

HAOFV（融合型主动对象功能块向量架构）以职责和所有权组织系统。AO 管运行与生命周期，FB 管有界状态迁移，Vector / RefMem 管稳定事实；时间、运输和底层资源由各自 owner 维护。

四、控制面、实时面与硬件执行

Core0: SCPI / 配置 / Flash / UI / 存储与导出 ↓ owner intent、配置快照；↑ 稳定只读状态
Core1: TDMA 固定交接 → 时间戳匹配 → DPLL / DCO → 未来输出规划 ↓ 有界提交、代际复验、取消与退休
硬件: SYNC_IO 管理 PIO / DMA / FIFO → 实际 GPIO 边沿
观测: 内部 SRAM 记录 + 可选示波器 → STOP 后导出与复核

五、跨域责任边界

Owner	拥有的事实与动作	禁止跨越的边界
TDMA Foundation	运输配置、固定过程镜像、事件历史、同步记录装卸和运输证据。	不计算 DCO；收到一帧不等于控制已采用。
VDC Domain / manager	时间映射、主板 PI、从板本地控制及 committed DCO。	活动会话运行态由 Core1 写；初始化/维护按各字段生命周期处理。
Calibration	有向 delay / bias、矩阵、代际和有效性。	VDC 运行态加载/索引，不能临时拼凑校准事实。
STATE_MACHINE / SYNC_IO	资源 claim, PIO / SM / DMA / FIFO / GPIO / IRQ 生命周期及边沿执行。	VDC 通过 capability 准备/提交/取消，不越过 owner 操作硬件。
RefMem / Trigger	消费稳定时间与质量，发布业务事实，提交预约请求。	不回写 PI / DCO / 锁定状态；业务资格独立验收。
Core0 管理面	STOP 配置、单槽 intent、显式持久化、管理视图。	实时闭环不等待 USB、SCPI、RTOS 队列或 SD。

六、实时与并发现则

规则	当前实现与审查要求
固定预算	Core1 按静态 phase / WCET 准入；完整服务、规划和缓存交接分开，不借后续相位或 GUARD。预算配置本身不是 WCET 实证。
快照一致	唯一 writer 配合 guard / seqlock / 双缓冲；读者稳定检查失败即拒绝，不拼接不同版本。
配置与 Flash	关键模式、输出 delay 等在 STOP 安装；PI intent 在确定性边界采用。Flash 只由 Core0 写，按流程等 Core1 park / ACK。
有界动作	FB 动作不得阻塞等待；PIO/DMA 库存有限，补给、取消和源缓冲退休必须能核对。
调试与产品	调试 continuation 保留失败事实，不发布正式 LOCKED；DPLL 局部失锁本身不隔离收发仍健康的 TDMA 节点。

七、架构与文档治理

架构正文描述已接线模块与完成边界；TODO 管状态与退出门禁；Task Progress 保存原始证据。已登记契约按 registry 追溯，文档精简不修改其门限。角色名称或枚举存在，不表示对应模块、迁移及产品行为已实现。

代码入口: application/src/app.c; components/vdc_domain/; components/vdc_dpll_manager/。
文档: VDC 主架构 / 运行接口细则 / 执行约束。

外部参考与共同基准

外部 10 MHz 经板端输入整形进入 NO1，慢速修正其时间速率；NO2–NO4 通过确定性时间戳本地跟随。该路径为提高对外部基准的频率一致性和长期相干性提供基础。参数配置与保存已验证；短期边沿精度、绝对准确度及失联恢复分别评价。

八、TDMA：列车与候车平台分工

PIO / DMA 执行运输；普通 TX 构图与 RX 解析先在异步路径准备。到站时通过已就绪缓冲有界装卸，避免把慢速准备重新串入发车。
当前已具备四板 byte-level 飞行证据；自主逐圈、全窗口与最坏压力仍按独立门禁验收。

九、载荷优先级与当前落点

席位	载荷 / 处理路线	实现边界
特等席	最小 DPLL / VDC 时间戳及 SYNC 确定性需求；固定编码、固定邮箱、Core1 RX 保安全和同事件匹配。	当前 typed 闭环已接通；运输到达、DCO 采用和实际边沿分别留证，逐圈无损期限仍需专项。
一等席	其他 VDC 跟随数据与普通解析；由对应 owner 准备和消费。	不得成为关键时间戳送达的等待条件；完整公平性与 freshness 继续验收。
二等席	RefMem delta、向量镜像及相关 completion。	普通 RefMem 分片不参与当前逐事件 DPLL 闭环。
无座	控制、日志及其他尽力而为流量。	只用获准余量，不挤占静态实时预算。

十、周期与节点容量

配置项	当前状态	限制
静态周期	默认 1.5 ms；代码提供 1.5 / 5 / 10 / 15 ms 配置档。STOP 安装与 ARM 冻结已有验证。	整张 Core1 表统一换档；不能仅改 TDMA 间隔。各档精度与长期循环需分别验收。
物理节点与邮箱	当前默认编译容量六节点；STOP 选择运行节点数，ARM 后按所选 $N \times 32$ B 布局运行。	当前实测为四板；编译容量与各运行配置不能互相替代验收。
逻辑槽	RefMem 保持 A0-A7 八个逻辑槽。	逻辑槽不等于物理板数，也不因 TDMA 邮箱数变化自动缩减。

十一、RefMem 缩容已完成的切片

项目	结果快照与范围
静态容量	2026-09-16 切片：表由 64 KiB 缩至 18 KiB，A/B 链接净释放 46 KiB；以对应链接 map 为证。
布局与兼容	node 步长 512 B $\rightarrow$ 128 B，布局版本 1 $\rightarrow$ 2；区域 ID、owner、常驻 VDC/DPLL 和同步机制保留。
验证	host / ARM 布局、包版本门禁、A/B Release、四板 quick P3 及 STOP 后 RefMem 专项完成。旧布局包拒绝，新包按真实 owner 生命周期装载。
收益边界	缩容为 TDMA / DPLL / VDC 调试释放空间；不能以当时净收益推定当前剩余 RAM，后续维护池和新能力还会占用内存。
后续	完整远端 ACK / fence / retry、部署一致性 & 业务模型闭环仍需逐项推进；OTA 路线保持本轮范围之外。

事实源：config/project_config.h 的 PROJECT_CORE1_PROFILE_*；tdma_process_image_layout.h；distributed_refmem.h / refmem_vector_table.h。
验收范围：TDMA_DOMAIN_TODO、REFMEM-RAM-001 ~ 004；缩容证据 out/HardwareAcceptance/20260916/refmem-static-shrink-r1/。

十二、四板本地闭环如何组成

NO1: 本地有效事件 → MASTER FLL / PI → committed DCO → 冻结参考时间戳 ↓ TDMA 固定 typed 邮箱 每块从板: RX 保全 → 序号/代际匹配 → 本地路径 delay → 残差区间 ↓ 本地调频 / 可选相位调节 各板独立: committed DCO → 共同网格反解 → output delay → PIO / DMA 输出		
环节	当前实际处理	关键边界
时间坐标	TIMER1 原始计数转换为本地 ns; 当前 typed TX / MATCH / RUN 采用直接坐标。	不回写原始计数器; 旧 TIMER0 bridge 仅按原 helper / schema 解释。
主板发布	有效 evidence 驱动主板 PI; 按事件时有效模型投影并编码。	NO1 不计算逐从校正命令; 同事件已成功编码的字节冻结。
从板匹配	Core1 按完整事件序号索引历史槽, 核对身份、年龄、模型和路径。	普通解析、RefMem 分片与 RTOS 不是逐事件快速通道。
本地控制	两个有效事件的区间差估频; 显式相位模式采用受限中点修正。	坏/旧样本跳过; 频率提案优先; 采用后对账真实 DCO, 而非仅看接收数。
硬件输出	反解共同网格、一次加入输出 delay、准备有限未来后缀。	已提交前缀不可改写; duration=0 持续输出仍需有限块补给。

十三、配置、观测与快速迭代

能力	操作边界
SCPI 与持久化	PI、早期基线、输出 delay / 时间窗口等已有配置接口; 按各参数 STOP 或 owner intent 边界采用, 仅显式 store 写 Flash。
内部探针	Core1 写有界原生 / 汇总 / GUARD SRAM 记录, STOP 后导出; 无板端实时查询依赖。内部模型不能替代 GPIO。
外部复核	可选示波器同轮监测; 每 5 秒采样、每分钟判定。与内部结果分别判级, 联合通过要求两者满足。


十四、输出已闭环, VDC 发布仍需闭合

事实层	已有	未完成
真实 committed DCO	带 guard、token 和生效边界的小模型发布; Core1 本地调节已驱动物理输出。	不能拿 legacy clock 或 DCO 更新序号替代正式质量。
完整 runtime / RefMem	publication revision 与 evidence 序号分离, 稳定快照成功后才确认。	无新 evidence 时 age 未持续刷新; ready=false 后完整视图可能仍留旧状态。
锁定与恢复	Domain 有 lock / quality / health / age 状态接口。	typed 采用不自动升级为 Domain LOCKED; 自动 HOLDOVER、恢复重锁及 formal 资格尚未全部接通。

下一步: 在既有物理闭环上修复有界质量老化和 ready 状态一致发布, 再验证失联/恢复与 Trigger 消费资格。普通拒绝不改写原始失败, 不将每个启动精细优化都变成 DPLL 前置。

2026-09-19 同轮结果: 连续运行 600 秒; 每 5 秒新触发一份四路 RAW, 共 120 窗, 10 个分钟门禁和四板内部 GUARD 全部通过。既定判据为 ± 100 ns, 本轮所有已采样相差同时落在 ± 50 ns 内。

十五、内部健康与外部相差长窗对照



原始分析 SVG 直接内嵌。各从相对 NO1; 输出 delay 为 $[0, -8, -68, -116]$ ns。内部残差包络与实际引脚相差分别观测, 不能直接等同; 稀疏窗口间不代表逐边沿覆盖。

节点	相差最小 ~ 最大 (ns)	全窗净漂移等效 ppb	分钟分段拟合最大 ppb
NO2	-28.127 ~ -3.705	≈ 0	0.133
NO3	-29.588 ~ -4.961	+0.003	0.215
NO4	-21.783 ~ +2.188	-0.004	0.137

十六、长稳结论与范围

已验证	后续补齐
无外参连续运行十分钟; 120 个外部窗口和四板内部健康检查通过。	跨启动、失联恢复、未采空档的连续性 & 测量误差预算。
全部已采边沿落在 ± 50 ns 内, 稀疏相位与同轮频差趋势相互支持。	外参补偿后的十分钟专项尚未完成, 不能沿用无外参结果。

十七、如何理解频差

表中 ppb 由同轮相差随时间的趋势拟合, 包含闭环相位校正, 描述相对 NO1 的净漂移; 它不是晶振绝对误差或瞬时频偏上限。稀疏采样支持已观测窗口的长期稳定性判断, 不等于逐脉冲完整覆盖。

测量方法、原件、失败记录及边界见 DPLL 阶段报告与 VDC 任务进度。



十八、为什么普通晶振也能实现高精度同步

晶振 ± 30 ppm 描述自由运行频率容差。DPLL 比较共同事件的时间戳，持续估计本地频差与相位偏移，再由硬件按修正后的时间执行输出。因此，原始晶振仍自由运行，板间输出却可以保持远小于其自由漂移的相对误差。

层次	作用	当前阶段
统一时间底座	250 MHz / 4 ns 计时；本地模型把各板映射到共同时间。	四板实际闭环已生效。
确定性传输与执行	TDMA 快速通道保全同步记录，PIO/DMA 兑现未来边沿。	持续输出和长窗观测已有证据。
校准与输出补偿	路径校准处理传播与端点偏差；输出补偿居中固定边沿差。	两类参数分开维护，正式误差预算继续完善。
共同外部参考	NO1 跟踪 10 MHz 基准，三从跟随 NO1。	外参测量、慢速补偿及参数持久化已验证。

十九、相干性与短期精度

评审维度	当前判断
板间相位	无外参十分钟已采窗口在 ± 50 ns 内；近期现场可观察到约 ± 20 ns，工况与窗口应分别注明。
外部相干性	共同频率基准有助于降低相对外部系统的长期漂移，不自动等于外参绝对相位锁定。
接入后的暂态	外参短窗验证通过；现场约 ± 50 ns 的波动和调频捕获暂态继续优化，不能直接归因为参考源不稳。
精度声明	4 ns 是计时节拍；正式板间精度还需校准、通道误差、连续性与跨启动验证。

二十、后续精度空间

当前平台：在已采 ± 50 ns 结果上，推进稳定 ± 25 ns 目标，优化外参捕获与保持恢复，并补齐 VDC 正式发布时质量。

更高性能平台：FPGA 可硬件化匹配、PI/DPLL 和定时输出，结合低抖动时钟与时间细分探索 ps 量级；目标精度由器件、校准与完整误差预算决定。

相对锁相、外部相干性、绝对准确度是**互相关联但不同的指标**。

详细曲线、频差估计、外参参数对照与电气分析见同日期 DPLL 阶段报告。全部结果为当前实验配置快照。



二十一、两条主线的当前成果

方向	已完成的阶段成果	当前重点
DPLL / VDC	四板本地闭环、无外参十分钟观测、外参补偿与调参保存。	外参长稳、失联恢复、时间质量一致发布。
Trigger / T2	node-sequence 三模式单板流程已实测跑通；单板模拟反馈完成 360 个角度位置序列。	压缩流程时间，再与四板共同时间集成。
交付状态	既有实现已提交；部分单板新增实现已实测但未提交。	分别核对源码提交、分支集成和系统验收。

二十二、下一阶段交付目标

工作包	可评审的完成结果
稳定时间服务	持续跟随、参考失联与恢复有明确行为；各层时间、有效性和质量一致。
业务流程提速	保持三模式功能正确，压缩每位置完整流程并以统一计时和实际边沿验证。
多板业务集成	共同时间预约、准入、硬件执行与实际完成时间 T2_actual 形成完整业务链。
产品级确认	补齐跨启动、校准、实时预算和资源验证，按固定范围逐切片验收。

二十三、进度百分比依据

主域	已得分 / 四项里程碑	研发进度
HAOFV / 双核	3.5 / 4: 所有权、双核、治理已落地，完整资源预算部分完成。	87.5%
TDMA	3 / 4: 运输与周期配置完成；特等席全链路及逐圈期限部分完成。	75.0%
VDC / DPLL / SYNC	3 / 4: 本地闭环、硬件长窗、外参补偿完成；恢复及正式资格未完成。	75.0%
RefMem	3 / 4: 基础表、缩容、发布版本完成；业务 completion/fence 待闭合。	75.0%
Calibration	2.5 / 4: 拓扑与矩阵已用；有向路径部分完成，正式校准待闭合。	62.5%
Trigger / T2	2 / 4: 设计与单板流程已落地；多板预约、T2_actual 端到端待集成。	50.0%

完成/部分/未完成计 1/0.5/0；六域合计 17/24，整体为 **70.8%**。这是跨分支研发评估，不是主线合并率或工期比例。外参纳入本版里程碑后 VDC 计分为 3/4；DPLL 专报以独立 6/8 项计 75%，两者分母不同。

当前重点：**稳定共同时间、压缩业务流程、完成多板集成。**

DPLL 详见 阶段报告；任务状态以 VDC / TDMA / Trigger 域文档为准。单板进展依据 node-sequence 分支截至 2026-09-19 的记录及用户确认，未将待提交内容视为主线已集成。