

验证对象

NO1-NO4 / 实际输出

当前突破

三从物理相位闭环

有限稳定窗口

两轮均在 ± 100 ns 内

发布状态

研发验证 / 尚未正式发布

已经验证：NO1 自主 PI 发布参考，NO2-NO4 本地匹配并调节 DCO。最新两轮连续四路波形同时覆盖启动与收敛，在相对 NO1 首沿的 0.4-0.9 秒窗口，各从 500 组条件同序边沿差均在 ± 100 ns 内。内部相位修正与引脚周期变化方向、幅度一致。

结论边界：实际闭环有效，有限窗口达到百纳秒量级；独立首脉冲身份、长期连续性、跨启动稳定性、测量不确定度和路径误差预算仍需闭合。最终 VDC 有效性、质量及代际一致发布未验收。

当前频率误差：外部输出与内部修正分开看

节点	第一轮输出频差 (ppb)	第二轮输出频差 (ppb)	第二轮末态 DCO 修正 (ppb)
NO1	参考	参考	不由相对输出推算
NO2	-8.4	+2.7	+2495
NO3	+2.2	+6.1	+2669
NO4	+4.1	+13.6	+5023

输出频差由 0.4-0.9 s 稳定段各 500 组条件同序边沿拟合，正号表示从板输出较 NO1 快。**这是含相位修正的半秒平均残余频差估计，不是晶振误差、瞬时频差或长期 ± 50 ppb 认证。**DCO 数值为 STOP 末态的内部频率修正，观测时刻与波形窗口不同；NO1 的绝对频率精度尚无外部标准溯源。

一、HAOFV 特等席处理路线

NO1: 本地自主 PI $\rightarrow$ 最小 typed 时间戳 $\rightarrow$ 固定 TDMA 飞行槽位
NO2-NO4: Core1 同事件 / 同代际匹配 $\rightarrow$ 本地 path delay $\rightarrow$ 独立 DCO
回程: 逐从 ACK 输出: Core1 准备 / 提交 $\rightarrow$ SYNC_IO PIO / DMA $\rightarrow$ GPIO

二、分层状态

环节	当前实现与证据	尚未完成
参考发布	NO1 自主 PI；编码原生记录可重放对账。	完整参考期限与质量发布资格。
特等席运输	固定编码、槽位、序号/代际匹配及 ACK；三从真实采用。	事件年龄、单圈送达与 DCO 生效期限分别验收。
本地闭环	三从均有频率及相位更新；原生记录与 STOP 末态模型一致。	更长连续跟踪、失效降级与恢复。
实际输出	PIO/DMA 执行；一秒连续波形包含启动与收敛。	独立首沿身份、全程无缺/多脉冲证明。
物理精度	两轮固定半秒窗口均进入百纳秒量级。	正式同序号、通道误差预算、长稳和跨启动复测。
VDC 发布	已有模型与代际发布基础。	Core1 / Core0 的时间、valid、quality、generation 一致验收。

三、必须保持的执行边界

实时面：Core1 不等待 Core0，不经过普通解析、RefMem 分片、RTOS 或动态分配；PIO/DMA 执行确定性运输与边沿。NO1 不集中计算各从校正。

控制与观测：SCPI 仅用于 STOP 配置和触发，运行期间零查询。DPLL/VDC/SYNC 共用 TIMER1；TIMER0 保留系统计时。本轮未修改 OTA。

四、当前输出补偿候选

节点	NO1	NO2	NO3	NO4
输出 delay (ns)	0	-28	-88	-160

仅 STOP RAM 试验值，每轮核对请求、实际和恢复值，结束后恢复，未写 Flash。**输出 delay 与 path delay 分离**；不能由示波器偏差反推路径传播时间。

当前阶段结论：**闭环真实生效，有限相位已达百纳秒；继续完成正式锁定与一致发布资格。**


当前系统时钟
250 MHz硬件基本节拍
4 ns / tick下一阶段目标
争取 ± 50 ns平台演进方向
FPGA / ps 量级

现有平台仍有优化空间：当前百纳秒级效果建立在 MCU、PIO 和 DMA 上。4 ns 是硬件时间分辨率；当前误差还包含参考采样区间、启动中心变化、路径与输出偏移、时钟及测量误差。进一步压缩这些误差，有望在现有板卡上争取 ± 50 ns，尚需跨启动与长时间实测。

当前板卡与实验基础参数（配置 / 实测快照）

项目	当前参数与用途	精度含义
处理平台	RP2350B；双核分工，Core0 管理控制，Core1 承担确定性实时处理。	锁相关键路径不依赖 RTOS 任务调度。
系统时钟	BOARD_SYS_CLOCK_HZ = 250,000,000 Hz；当前超频配置。	1 / 250 MHz = 4 ns；不是多板锁相误差保证。
统一时间坐标	TIMER1 取 clk_sys，64 位计数，当前 4 ns 一拍；TIMER0 保留系统计时。	四板计数器各自运行，DPLL 建立共同时间映射。
硬件边沿执行	SYNC_IO 快速输出由 PIO0 / DMA 驱动；系统时钟、分频为 1 时，PIO 基本指令节拍为 4 ns。	实际边沿间隔还受程序指令数影响；硬件执行避免任务唤醒抖动。
拓扑与参考	四板 NO1-NO4；NO1 发布参考，三从加本地 path delay 后独立闭环。	复用 HAOFV 所有权和 TDMA 特等席确定性路线。
链路介质	四板闭环环路；5 m 网线，通信速率 10 Mbit/s（用户确认）。	100 ns / bit 是传输位宽，不是锁相精度下限；事件时间戳与确定性延迟仍需准确。
本轮观测输出	约 1 kHz、2 μ s 高电平、5 V 标称；测量板级 OUT1，非 MCU GPIO 电压规格。	报告同一脉冲全波形及上升沿，纵轴 -2 ~ +7 V。
外部记录	HDO4404 四通道、1 $\times$ 探头；一秒记录 20 ns 样点，另有 0.2 秒 / 4 ns 网格记录。	样点间隔和插值不等于校准后的通道间测量精度。

四板闭环环路拓扑



线序依据已确认 P0 拓扑：NO1 $\rightarrow$ NO2 $\rightarrow$ NO3 $\rightarrow$ NO4 $\rightarrow$ NO1；线缆规格与速率为本次实验条件。

现有板卡：从百纳秒窗口向 ± 50 ns 优化

优先压缩参考误差：继续缩短 NO1 事件时间戳采样区间，减少跨启动中心变化，校验本地 delay 与输出补偿，保持 PIO/DMA 连续执行。

以实测判定目标： ± 50 ns 指各从实际边沿相对 NO1 的误差目标，不是当前结论；固定补偿无法消除随机抖动，须覆盖全部节点、多次启动和长稳窗口。

更高性能平台：FPGA 支撑 ps 量级的演进路线

纯硬件实现现有算法：时间戳锁存 / 身份匹配 $\rightarrow$ delay 加法 $\rightarrow$ 残差计算
 $\rightarrow$ 固定点 PI / DPLL 运算、限幅与状态更新 $\rightarrow$ NCO / 相位调节 $\rightarrow$ 定时输出
FPGA 流水线与状态机承担实时闭环；处理器仅负责配置、监控与维护
细分时间：TDC / 多相采样 + PLL / MMCM / 延迟器件；低抖动时钟与链路校准

FPGA 是可行方向：按器件与实现选择，可提供数十至数百 ps 量级的时间细分，并探索相应量级的板间锁相；具体精度由完整误差预算与实测决定。

分辨率与锁相精度分开：ps 级步进不自动等于 ps 级多板误差，更不表示达到 1 ps。当前 MCU 的 4 ns 基本节拍不能仅靠软件替换获得 ps 级单边沿控制。

演进路径：当前有限窗口 ± 100 ns $\rightarrow$ 现有平台争取 ± 50 ns $\rightarrow$ FPGA 探索 ps 量级。

当前百纳秒效果由多层共同形成：参考端提供共同事件时间，通信与匹配保证“比较的是同一件事”，本地 DCO 分别消除频率斜率和相位偏移，统一时基与硬件输出把修正兑现到引脚，独立 output delay 再居中国固定输出差。示波器用于校验实际效果，不在实时控制环内。

组合关系：从参考事件到实际边沿

共同参考：NO1 自主 PI → 编码事件时间戳
确定性承载：TDMA 固定槽位 / PIO-DMA → 逐从接收与 ACK
本地判定：Core1 事件序号 + 代际匹配 → 加本地 path delay
本地控制：频率跟踪压低漂移斜率 + 中点相位校正消除偏移
共同坐标：TIMER1 → 本地 DCO 模型 → 未来 VDC 边沿反解
物理执行：独立 output delay → 固定前缀 / 后缀补给 → SYNC_IO PIO-DMA
外部证据：NO1 触发，四路实际输出同步记录 → 与 native DCO 对账

各部分解决的误差与必要边界

组成部分	对当前锁相效果的贡献	边界 / 缺失时的影响
① NO1 自主 PI 与参考编码	本地主板持续调节，发布同一事件的闭环时间。收窄 DMA 对 PIO enable 的采样包围区间，减少参考区间不确定性。	本轮 NO1 编码区间中位约 120 ns；NO1 自身抖动会进入各从参考，不能用编码分辨率替代精度。
② TDMA 特等席与身份匹配	固定编码/槽位运输，Core1 直接按事件序号、会话与代际匹配；ACK 证明到达，拒绝旧代或错误记录。	防止错配产生伪相位差；已到达不等于单圈期限已证明，ACK 不等于 DCO 已采用。
③ 本地有向 path delay	把 NO1 事件时间换算到本节点预期到达时刻，为本地 residual 建立正确比较基准。	方向、累计、资格需独立确认；不能用示波器输出偏差倒推出路径，也不能重复叠加。
④ 频率跟踪 + 中点相位控制	频率跟踪抑制相位随时间漂移；中点估计把完整残差区间居中，避免停在最近零端点。经回执确认后纳入累计平移。	频率优先，身份/模型/STOP 检查保留。区间中点是控制估计，不是更精确的测量值；±50 ppb 非本轮前置门槛。
⑤ TIMER1 与本地 DCO 模型	参考观察、VDC 映射及 RUN 边沿计划使用一致时间坐标，减少 TIMER0/TIMER1 桥接的不确定性。	当前 4 ns 一拍；四板 TIMER1 仍各自运行，必须通过 DPLL 模型跟踪才能成为共同时间。
⑥ PIO/DMA 连续执行	Core1 只准备未来边沿并提交；硬件执行低/高电平计数。已提交前缀不改写，提前准备后缀、维护 FIFO 库存。	把软件算出的修正兑现成 GPIO。FIFO 断流、迟补给或错误退休会破坏连续性，不能由模型计数推定实际脉冲。
⑦ 独立 output delay	在输出侧加入每板可配置补偿，将剩余固定边沿差居中；当前候选 0/-28/-88/-160 ns。	仅本轮 RAM 参数，不压低随机抖动、不消除频率斜率，不能替代路径校准或长期锁定。
⑧ 原生记录 + 外部示波器	内部检查真实 DCO 采用与代际；外部检查四路输出差、周期连续性和修正方向。两类证据互相对照。	属于验证层，不参与 Core1 闭环。并发 START 只改善首沿采集覆盖，不产生硬件同步或锁相能力。

为什么这组组合已经有效


误差被逐层处理：共同事件避免错配；本地 delay 建参考；频率环抑制斜率；相位中点消除偏移；输出补偿层中剩余差；PIO/DMA 保证动作按时间执行。

实测支撑：三从原生 -16 ~ -18 μ s 首次相位修正，对应输出约 +16 ~ +18 μ s 周期延长；两轮固定稳定窗口进入 ±100 ns。仍需长期与测量资格闭合。

达到当前效果的核心是 **共同参考 + 同事件匹配 + 本地双层修正 + 硬件兑现**，任何单独一项都不等于物理锁定。

同一份记录中的启动与收敛：每路实际 50 M 点、20 ns 网格，时间轴 -0.1 ~ +0.9 秒；CH1-CH4 = NO1-NO4 的 DPLL OUT1，1× 探头，以 NO1/CH1 上升沿触发。按 first_ordinal+j 条件配对，不做最近边沿或整周期平移。

五、第一轮实际波形：微秒偏差进入百纳秒窗口



图中绿色区为选取的稳定段，下面放大相位差。第一轮查看曲线后选定 0.4-0.9 秒窗口，第二轮沿用相同窗口复测。可见首脉冲的绝对身份尚需独立证明，图示不等同正式锁定资格。

波动幅度已进入 ± 50 ns：第一轮 NO2/NO3/NO4 围绕各自极值中点的半峰峰值约 30.1/38.5/30.0 ns。但相对 NO1 零点仍最远约 -79.9 ns；下一步消除中心偏移并验证跨启动重复性，图中数据未单独居中。

六、固定窗口复测结果

相对 NO1	第一轮范围 (ns)	第二轮范围 (ns)	每轮配对数
NO2	-60.17 ~ -0.002	-0.30 ~ +39.89	500
NO3	-79.09 ~ -2.14	+0.11 ~ +59.55	500
NO4	-79.89 ~ -19.94	-20.93 ~ +20.22	500

七、内部修正与实际引脚变化


节点	首次原生相位 delta (ns)	外部最大周期延长 (ns)
NO2	-16578	+16580
NO3	-17451	+17442
NO4	-17782	+17780

负相位平移对应后续边沿延后，由一个较长周期完成。方向与幅度一致；这是量级对照，尚非独立硬件标签的逐事件因果证明。数 ns 的差值不代表仪器具备数 ns 绝对精度。

两轮完整流程均通过，约 **131 秒 / 轮**；原生解码、DCO 末态、STOP 和参数恢复可追溯。

直接展示原始电压：选取第一轮约 0.65 秒附近的同一组四路脉冲。上图显示完整方波，下图显示其上升沿细节；以 NO1 上升沿为共同零点，各通道不单独平移。5 V 标称电平、纵轴统一 -2 ~ +7 V，点标记为实际 20 ns 样点。

上：四路完整方波；下：同一组上升沿细节



图中所选边沿差（相对 NO1，ns）

样本	NO1	NO2	NO3	NO4
第一轮，约 0.650008 s	0	约 0	约 -20	约 -39

读图说明与精度边界

实际输出已接近重合：本轮局部样本显示边沿在几十 ns 范围内。虚线为 1.5 V 判定阈值，表中值经相邻样点插值，仅用于描述该组边沿。

验收仍看整个窗口：单个边沿不代替整窗 500 组统计。-2 ~ +7 V 显示范围覆盖该组样本的过冲和欠冲；未缩放电压。插值不提升 20 ns 网格的精度资格。

电压波形验证实际引脚，收敛曲线验证时间演化；**两者共同支撑闭环有效的阶段结论。**

八、最近四项关键改进

改进	解决的问题	保留的边界
相位中点策略	旧策略推向最近零端点，宽区间可能从不同方向停在两侧；现采用限幅中点控制估计。	完整残差区间不缩窄；频率优先、发布回执、累计平移、STOP/身份取消不变。
版本化原生记录	新相位 schema 6 验证中点策略，旧 schema 4 保持原规则，避免新旧解释混用。	原始区间与策略版本可追溯，不放宽历史解码。
受控并发 START	原串行发送约 219 ms，裁掉从板首沿；现四个预核验独立串口并行触发。	全部事务 join、真实 OK 后才 TRIAL；任何失败统一 STOP，不盲重试。
示波器配置顺序	修正 RUN/MAIN/时序顺序并核验 OPC、错误队列及实际 PRE，取得一秒连续记录。	保留错配、全低、点数不足等失败，不把请求深度当成实际采集。

九、验证与资源状态

项目	结果	说明
算法主机回归	567 项通过	对应中点相位、历史解码、算术边界、生命周期及 producer→decoder。
并发采集回归	8 项通过	正常、四板分别超时、线程异常、缺会话、句柄别名；主线程统一日志。
Release A/B	构建和 Flash link 通过	代码基线 c24e06dd；本轮无固件实现修改。
四板 quick P3	PASS_WITH_WARNINGS	p3-phase-center-r3；DPLL 为 SKIPPED_TDMA_ONLY，不能作为精度验收。
最新物理专项	连续两轮完整通过	startup-one-second-r1/r2；真实波形、原生记录、配置和恢复对账。
正式 RAM 预算	仍未达标	空闲 20296 B；正式要求 49152 B。临时最低 16384 B 许可至 2026-09-25。
静态资源检查	保留 8 项既有 SYNC 失败	文本检查失败未被忽略，不宣称正式资源全绿。

十、失败原件与处理原则

STOP 后读取：偶发 RAM 页或模型超时仍存在。冻结记录可补读、CRC 与已读页一致，不能改写原试验失败。具体只读拒绝分支尚待定位。

仪器记录：offset/时序读回错误、全低波形、实际点数不足和过大深度请求均保留。只有实际 PRE、完整块与有效脉冲可用于相位分析。

十一、版本及实测参数

固件改动：c24e06dd
Source SHA-256：
902a54895daf9eaedd1b82cd5797e910ddfb52711538b69a69fc698f4309aed6
OTA package SHA-256：
6c09b29347b3960114a43efc9e9a503e33d343cea21dc935f0994d419a9d3d18
RUN timing (本轮 RAM)：24000 / 32000 / 16000 μs
输出周期 (本轮)：1 ms 示波器：RIGOL HD04404 / HD04A244301137

所有数字均为本阶段快照；build ID 曾复用，以源码与包指纹识别实际基线。

十二、后续执行顺序与退出判据

顺序	任务	必须看到的结果
1	同序号与持续输出	独立首沿/序号标记，或完整有限输出终止证据；拒绝缺首脉冲、漏/多边、裁剪、整周期位移与跨代拼接。
2	稳定性与误差预算	扩大连续时长和跨启动/恢复样本；量化探头、通道偏斜、阈值与采样误差。频差 ± 50 ppb 为后续优化目标。
3	单圈确定性	分别证明事件年龄、同圈送达与真实 DCO 生效期限；收发/ACK 成功不能替代期限证明。
4	路径与时间轴	独立确认 forward-CS 方向、累计 delay、bridge/enable 和输出补偿预算，不由当前示波器差值倒推路径。
5	失效恢复	坏帧、缺帧、重复、失联、STOP/ARM 与重新收敛实测；不重放旧会话或旧命令。
6	VDC 一致发布	Core1 快速路径与 Core0 视图中的 time、valid、quality、generation 一致；降级和恢复通过后授予有效状态。

十三、精度等级与当前资格

等级	相位目标	本轮结论
粗锁定	$\leq 10 \mu\text{s}$	观察到启动微秒级偏差及后续收敛；不要求首帧可用。
精锁定	$\leq 1 \mu\text{s}$	最新有限窗口已经优于该量级。
完全锁定	$\leq 100 \text{ ns}$	两轮有限稳定窗口达到量级；正式同序号、长期与误差预算尚未完成。

资格说明：“第一条可见脉冲”可能是丢掉真正首脉冲之后的第二条。目前 common_ordinal_qualified 与 physical_lock_qualified 均为 false。该边界限定正式声明，不否定已经观察到的真实控制收敛，也不阻止继续调试。

十四、证据索引

内容	可追溯入口
任务与状态	docs/vdc/VDC_DOMAIN_TODO.md；VDC_TASK_PROGRESS.md，045–047。
文字阶段报告	docs/vdc/VDC_DPLL_STATUS_REVIEW.md。
P3 验收	out/HardwareAcceptance/20260918/p3-phase-center-r3/。
本轮证据根	out/HardwareAcceptance/20260918/dpll-extended-window-r1/。
两轮连续记录	证据根 / startup-one-second-r1、startup-one-second-r2。
原始采集	每轮 report.json、capture/input-probe.json、actions.jsonl、scope/*.block、*-native.ram.bin。
分析结果	每轮 startup-audit.json、native-scope-review.json、startup-conditional-phase.svg。
独立复核	证据根 independent-parallel-start-review.json、independent-one-second-r1-audit.json；r2 以复核原件为准。

十五、当前交付与接续条件

本轮交付：四板实际相位闭环、连续启动收敛与两轮固定窗口复测；原生和物理修正量一致；完整 STOP 与参数恢复；A4 阶段报告。

继续推进：保留特等席确定性路线，以同序号、持续性、测量预算和有效发布为后续门禁。输出补偿保持可配置，不将临时居中值冻结成路径校准。

最终目标：四路实际输出 100 ns 量级同步，并完成 VDC 时间、质量、有效性与代际一致发布。