

资料基线 docs 截至 2026-08-27	总体阶段 诊断闭环 -> active gate	当前硬件 产品样板 / 四板环路	扩展目标 A0-A7 / 最大 8 节点
----------------------------	-----------------------------	---------------------	-------------------------

项目定位: DHRT100 是基于 RP2350 的分布式硬实时触发平台，目标是在多板节点之间形成共同事实、共同时间、确定性传输、预约分发和实际 T2 回读闭环。当前架构主线已从单板功能堆叠收敛到 HAOFV: Active Object 管运行, Function Block 管状态机, Vector/RefMem 管事实, TDMA 管传输, Calibration 管链路测量, VDC/DPLL 管共同时间。	当前结论: RefMem、TDMA、VDC、Calibration 均已建立独立主域和关键代码基础件；TRN-03A/B 已完成四板 raw-flight 与 process-image/FIFO 诊断闭环，TRN-03C/D 正在推进 active candidate、误帧压降、RX gate 和长稳门禁。
---	---

一、总体状态摘要

主域	当前进展	状态
HAOFV 顶层	v4 已刷新，纳入 Calibration、VDC、TDMA、RefMem、T2 Reservation、Watchdog/Diagnostics 和 DeploymentGate；文档自回归体系继续作为契约门禁。	已刷新
RTOS/双核	core0 承载 FreeRTOS 控制面，core1 承载实时 fast path；Flash/XIP lockout、core1 heartbeat、AO/service 壳、watchdog supervisor 和状态查询已进入主线。	推进中
RefMem	DistributedVectorTable、9 表 RMTP package、NodeLoad/BoardLoad staging、TableRegistry、SlotClaim、command/ACK、quality 派生视图已落地；跨节点 ACK/FENCE 仍待补齐。	推进中
TDMA	Foundation profile、payload registry、ring runtime、traffic scheduler、双 FIFO、8 槽 RX 位图和 process-image/FIFO 四板诊断闭环已完成；严格 cut-through 与硬件 timestamp 闭环仍待完成。	诊断闭环
VDC/DPLL	VDC 主域、timestamp dictionary、wrap tracker、clock model、DPLL gate、DCO snapshot 与 DIAGNOSTIC_ONLY sample admission 已形成；P4-DBG 可推进，P4-LIVE 等硬件 latch。	待锁定
Calibration	TRN-03A/B 已完成；TRN-03C candidate lifecycle 接入但缺 endpoint bias/fresh P3；TRN-03D 正在做物理误帧压降、RX gate、retry、health 和 soak。	关键路径
LOG/WDT	硬件看门狗、任务 heartbeat、reset snapshot、scratch evidence、core0/core1 progress marker 和 runtime log ring 已接入；fault bundle/log tail 仍待完善。	已接入

二、当前可引用证据

证据类型	结果摘要	边界说明
TRN-03A/B 四板	release build 20260826055402 完成 staging/ARM、raw-flight、process-image/FIFO、map apply、bitmap、SD raw capture 和逐 Node SVG；STOP -> ARM 重复通过。	DIAGNOSTIC_ONLY，不等同 active calibration。
TRN-03D 长稳复测	2026-08-27 Node0 DATA +6 候选 32/32 accepted；61 点周期 soak 共 64444 次 RX 机会、各 Node raw bad=0，零错误 FER 95% 上界约 1.86e-4。	诊断快照，需扩大样本与产品门限。
P3 双向测距	build 20260822085100 下四条相邻链路、10/25/30 MHz、每档 3 次，36/36 accepted；observed delay estimate 约 78.82 ns。	缺 endpoint bias，不能发布 active delay。
TDMA 位图/FIFO	8 × 32 B SHORT process-image、TX/RX FIFO、RX bitmap 快路径、两板位图 HIL和四板 process-image 闭环均有证据。	严格 cut-through、WKC/尾 CRC V2 待补。
RefMem 两板同步	COM5/COM6 已完成 NodeLoad AUTO 双向同步、table CRC、SlotClaim 和 runtime quality 摘要一致。	跨节点 ACK/FENCE 仍需补齐。

当前项目已经从“基础件集成”推进到“诊断闭环 + active gate”：下一阶段重点是 **endpoint bias、硬件 timestamp latch、RX gate/retry/health、VDC live lock 和 T2 预约执行**。

三、HAOFV 分层模型

SCPI / UI / SD / Bootloader Result
-> Active Object Layer
-> IEC 61499-style Function Block Layer
-> Time-Synchronized Vector Blackboard Layer
-> Virtual Distributed Clock / VDC Domain
-> Calibration Domain
-> Distributed Vector Blackboard / RefMem Sync Domain
-> TDMA Foundation Domain
-> Watchdog / Diagnostics Evidence
-> Hardware Service Layer
Hard Realtime Side Path: PIO / DMA / IRQ

四、架构核心规则

规则	工程含义	当前落点
唯一 owner	每个事实、状态机和硬件资源必须有唯一 writer；外部入口只提交 intent 或读取 snapshot。	AO/FB/Vector、TDMA owner、VDC owner。
跨核事实保护	core0/core1 共享多字段事实必须使用 seqlock、双缓冲或等价 sequence/version，并用 acquire/release 语义发布。	RefMem command、TDMA runtime、flight FIFO。
硬实时旁路	PIO/DMA/IRQ 只执行边沿、搬运、deadline 和最小 evidence；不能访问 USB、SD、SCPI 或复杂业务解析。	core1 realtime loop、TDMA PIO persona、sync_io。
共同事实与共同时间分离	RefMem 保存多节点共同事实；VDC 保存共同时间映射；二者互相引用但不得互相代写。	RefMem VdcSlot、VDC snapshot、DeploymentGate。
复位可追溯	watchdog 不只是复位手段，必须保留 reset cause、fault stage、heartbeat 和最近 progress marker，供重启后查询。	drv_watchdog snapshot、DiagnosticsAO、runtime log ring。
诊断证据不能升级	软件 timestamp、host 脚本耗时、单板 reference loopback 都不能冒充 active calibration 或 DPLL eligible evidence。	DIAGNOSTIC_ONLY / REFERENCE_LOOPBACK flags。

五、运行面划分

执行面	职责
core0 control	FreeRTOS task、USB/SCPI、OTA、Storage、UI、诊断和配置门禁。
core1 realtime	TDMA fast path、Trigger fast path、PIO/DMA 服务、deadline 和硬件 evidence。
shared vector	命令槽、状态 ring、RefMem、heartbeat、fault evidence、WDT reset snapshot；必须有 guard。

六、产品运行状态

状态	约束
IDLE / CONFIG	允许配置、OTA、SD、校准和同步准备。
LOCK / CAL	允许时钟训练、校准测试脉冲和 VDC 收敛。
ARMED / RUN	禁止热改 pin/profile/calibration；只允许安全查询、STOP 和 evidence 读取。
HOLDOVER / FAULT	按策略拒绝新预约或进入安全态，保留可追溯证据。

七、文档和契约治理

机制	作用	状态
DOCS_REGISTRY	冻结跨域契约的唯一登记表；已登记 TDMA reason code、runtime seqlock、hop_limit、RefMem 260 B、VDC DPLL 准入等 active 契约，并有多项 pending 扩展契约。	运行中
三件套	主域采用 Architecture / TODO / Task Progress 分工：架构管不变量，TODO 管状态，进度管证据。	已建立
pre-commit	docs_check、doc_regression 和 pytest 形成文档门禁，避免新增文档、契约和顶层刷新漂移；本报告仅是快照，不登记新契约。	持续使用

HAOFV 的价值是把“谁能写、谁能读、什么证据可升级、复位后如何追溯”变成可验证边界，而不是只描述模块名称。

八、Distributed RefMem 路线

技术点	路线说明	进度
64 KB Vector	用 DistributedVectorTable 承接多节点共同事实、slot、命令、ACK/NACK、质量和证据；完整表不是周期广播对象。	已落地
RMTP 表镜像	参考 cFS Table Services: staging/active/rollbackable、CRC、owner validation、stable view、activation gate。	推进中
RMA 子集	参考 OpenSHMEM/MPI RMA 的 completion/fence 思想，但只允许 slot delta、command、dirty、heartbeat、quality 等白名单字段。	待完善
静态 FB 图	借鉴 IEC 61499 的 ApplicationMap、NodeLoad、EventLink、DataLink、DeploymentGate，不引入动态 FB 部署。	推进中
事件驱动同步	owner 提交事实后进入 dirty descriptor，TDMA short frame 只发送 critical delta；ACK/fence 后才能清 dirty。	待闭环

九、TDMA Foundation 路线

技术点	路线说明	进度
Foundation Profile	TDMA 作为 HAOFV system node，声明 adapter、PIO/SM/DMA、core1 service、短长帧容量、payload whitelist 和资源 claim。	已完成
Payload Registry	VDC、RefMem、OTA、LOG 等只注册 payload class；TDMA 统一 admission、queue、window 和 completion。	已完成
Traffic Scheduler	采用 TSN-style 五类流：VDC realtime、RefMem realtime、config control、OTA bulk、LOG best effort；实时窗口优先，maintenance gate 受 TDMA owner 控制。	首版完成
Ring Runtime	管理 UP/DOWN、profile CRC、schedule CRC、running 状态、last error、quality snapshot 和 closed-loop evidence；不得伪造 timestamp 闭环。	推进中
PIO-SPI Adapter	当前作为 bring-up adapter，产品样板使用 PIO2、CS/CLK/DATA 三线 and ISO1452 差分路径；未来可替换为 BiSS-C/UART/RS485 adapter。	可用

十、EtherCAT-style 飞行处理

cycle N wire: core1 在 frame boundary 锁定 TX generation G 对固定 byte offset 执行 input mirror / output replace / hop / WKC / CRC RX descriptor 非阻塞发布给 core0
after cycle N: core0 解析 RX descriptor，构造下一代 shadow image G+1
cycle N+1 boundary: core1 若 G+1 完整则切换，否则复用 G

组件	已完成	仍需完成
TDMA_TX_IMAGE_FIFO	core0 -> core1，固定 TX 双缓冲，core1 在帧边界原子锁定 generation；TRN-03B 四板 process-image 已验证 TX/RX FIFO 同时增长。	接入正式 System Pack process-image 表。
TDMA_RX_FRAME_FIFO	core1 -> core0，固定 RX buffer pool + descriptor ring，满时丢镜像不阻塞转发；坏帧不得覆盖上一 accepted image。	补 RX verdict、stale image 和 per-class quality/evidence 映射。
Flight Engine	V1 完整帧软件 flight engine 可按固定 offset 替换本节点 slice，支持 8 × 32 B process image、RX bitmap 和 raw-flight persona 路径。	PIO/DMA byte/block overlap、尾部 CRC/WKC V2、固定 per-hop pipeline HIL。

TDMA 当前已经能承担“可配置、可观测、可回归”的四板诊断传输骨架；严格飞行模式的最后缺口是硬件 timestamp、RX gate/health 和真正 overlap cut-through 证据。

十一、VDC/DPLL 技术路线

对象	技术路线	状态
local_tick_raw	每块板自由运行、单调递增的原始硬件 tick；硬件 latch 锁存原始 tick，DPLL 不修改原始计数器。	基础成立
VdcMapSnapshot	VDC 维护 local_tick_raw 到 vdc_time 的仿射映射：anchor、offset、rate、phase slew、epoch、quality 和 generation。	首版完成
SyncDpllFB	借鉴 LinuxPTP/Chrony servo：相位误差、频率误差、Kp/Ki、outlier、jitter、RMS、holdover 和 reset 策略；P4-DBG 可用诊断样本做 replay 和参数扫描。	待长稳
EtherCAT DC 思想	借鉴 reference clock、propagation delay、initial sync、drift compensation 和同步输出/输入 timestamp；不采用 EtherCAT 协议。	已纳入
DCO Snapshot	DPLL 输出给 core1 的只读 snapshot，供 future FIRE_LOAD 和相位牵引消费；core1 不写 offset/rate。	待接入

十二、timestamp latch 与 VDC 的关系

关键结论：硬件 timestamp latch 不需要先有 VDC。它只锁存原始 local_tick_raw，因此系统启动时可以先用固定本地 tick 采集同步边沿；随后 DPLL 根据这些原始样本和校准 delay 形成 VDC 映射。VDC 锁定后，PIO 预约执行不直接读取软件 system_tick，而是由 core1 使用 VDC 的 local_from_vdc() 把未来共同时间反算为本地硬件 deadline；完成后再用 vdc_from_local() 回映射 T2_actual。

接口	用途	门禁
vdc_from_local()	把 T2_actual_local、SYNC/READY latch 等原始硬件 tick 映射回共同时间。	必须绑定 map_generation 和 mapping quality。
local_from_vdc()	把未来 T_fire_target_vdc 反算为本地 PIO deadline。	必须使用稳定 VdcMapSnapshot，guard 前 generation 变化需重算。
system_tick	可以作为 VDC API 的只读封装，包含 offset/rate/slew。	不能只是 local + fixed offset，也不能替代硬件 latch。

十三、T2 预约端到端流水线

```
raw local clock + hardware edge latch
-> TDMA clock-training observation
-> VDC DPLL offset/rate mapping
-> Trigger future reservation in VDC time
-> TDMA flight distribution + READY/fence
-> VDC target-to-local inverse mapping
-> sync_io / PIO executes local deadline
-> hardware latches actual edge as raw local tick
-> VDC maps completion back to common time
-> RefMem/TDMA publishes completion evidence
```

十四、VDC 当前缺口

- P4-DBG 可先做 trace replay、sample admission、offset/rate/lock 曲线和参数扫描。
- P4-LIVE 必须接真实 PIO 边沿 hardware latch、HARDWARE_TICK、分辨率和非 DIAGNOSTIC_ONLY flags。
- active calibration CRC、link delay、bias generation 和 freshness 尚未完全接入正式 VDC lock gate。
- 100 ns fine tier 需要稳定硬件 timestamp evidence、BAD_FRAME/WINDOW_BOUND 收敛和长时间验证。
- core1 稳定读取 DCO snapshot 并驱动 FIRE_LOAD / sync output 的路径仍需验证。

十五、T2 当前缺口

- TriggerReservationFB 的精确 wire layout 和 System Pack segment 仍未冻结。
- READY/NACK、fence、completion 的丢帧策略、retry/fail-closed 和 watchdog/reset evidence 需要 HIL。
- T2_actual_local 必须来自硬件 latch，不能由 CPU 查询或软件完成时刻填充。
- 1/2/3/5/8 节点逐级验证尚未完成。

VDC/DPLL 的正确方向是“原始 tick 先可测、诊断算法先可跑、VDC live 只吃硬件 latch、预约用反向映射、完成用正向映射”。

十六、校准与训练阶段

阶段	目标	当前进展	状态
P0T	线序、邻接矩阵、环路顺序和 slot map。	host 工具已迁到 calibration 命名空间；accepted topology、NO 映射和唯一板卡地址原则已建立。	推进中
P1	SPI CLK RTT 粗捕获。	四板四主粗区间已完成，10/25/30 MHz 形成 diagnostic bracket；不能直接生成 path delay。	诊断完成
P2	编码 marker + PIO 过采样相关测距。	M255 Manchester candidate、固定 DMA、板端相关和四主最小 HIL 已形成；重复统计和产品级协调仍待完成。	推进中
P3	双向同时对比法，形成 per-link path-sum。	四板 36/36 diagnostic accepted；TRN-03C candidate lifecycle 接入，但 endpoint bias、fresh P3、受控导入、四板 activate/rollback/persistence/VDC HIL 未完成。	关键路径
TRN-03A/B	短帧 staging/ARM、raw-flight、process-image/FIFO。	四板 raw-flight 与 process-image 均通过，固定 segment replacement、bitmap/WKC、尾部 CRC、TX/RX FIFO、map apply、SD raw capture 和逐 Node SVG 已形成同 generation 闭环。	完成
TRN-03D	物理误帧、RX gate、retry、health、fault、soak。	DATA/MARK、DMA overrun 和 PIO stall 已有闭环；Node0 DATA +6 的 61 点复测 raw bad=0，但 RXGATE/RETRY/HEALTH 与发布级长稳仍待完成。	推进中
P4	VDC/DPLL active calibration gate。	P4-DBG 可用 DIAGNOSTIC_ONLY 样本做 replay/servo 调试；P4-LIVE 等真实 hardware latch，P4-REL 等 active calibration 与可靠性门禁。	分层推进

十七、双向同时对比法

对链路 A -> B:	
t1 = A.CLK_TX	A 本地时钟：CLK 正向发送
t2 = B.CLK_RX	B 本地时钟：CLK 正向接收
t3 = B.DATA_TX	B 本地时钟：DATA 反向发送
t4 = A.DATA_RX	A 本地时钟：DATA 反向接收
residence_B = t3 - t2	
path_sum_AB = (t4 - t1) - residence_B	
delay_A_to_B ~= path_sum_AB / 2 # 仅在对称性门禁通过时成立	

门禁	要求	状态
四边沿 latch	t1..t4 必须来自同一 epoch、同一 PIO persona 的 hardware-latched edge，CPU timer 不能替代；当前部分路径仍为诊断边界。	诊断具备
endpoint bias	必须用同 persona 的板内 reference loopback 生成 bias generation，未生成时只能发布 observed value；这是 TRN-03C 当前阻塞点。	关键缺口
对称性	等长差分线缆支持对称假设，但需通过重复统计、asymmetry bound、四板 residual 和故障注入检验。	待冻结
active 发布	需同时通过 hardware latch、bias、freshness、topology/profile CRC、完整 link 集合、重复统计和 rollback/persistence。	未发布

十八、近期工作清单

- 补齐 P3-3 endpoint bias/reference loopback，形成有效 bias generation、失效策略和 fresh P3 candidate。
- 完成 evidence package 到 CalibrationManager 的受控分段导入、四板 activate/rollback、掉电持久化和 VDC readback。
- 实现 TDMA RX verdict：CRC、sequence、profile/schedule/calibration generation、bitmap/WKC、deadline 和 stale image。
- 继续扩大 Node0 DATA +6 及相邻 offset 的 raw FER/BER 样本，保留 SD raw waveform、SVG 和 bit/error histogram。
- 并行推进 P4-DBG trace replay、DPLL sample admission、offset/rate/lock 曲线和参数扫描。
- 完成 T2 单板、2/3/5/8 节点 PREPARE/READY-NACK/fence/completion/watchdog evidence 验证。

十九、主要风险

- 时间戳风险：**若没有真实硬件 latch 和非 diagnostic flags，VDC/DPLL 不能进入正式 100 ns lock gate。
- 校准风险：**缺少 endpoint bias 会让 observed delay 无法升级为 per-link active delay。
- 可靠性风险：**raw FER、RX verdict、stale image、retry/health 和发布级 soak 未完成前，不能用单次 HIL 通过替代产品门禁。
- 追溯风险：**watchdog 已接入，但 fault bundle、日志尾部和复位前后 evidence 聚合仍需完善，避免只知道发生了复位却缺少根因上下文。