

DHRT100 项目综述报告

分布式硬实时触发系统 | HAOFV（融合型主动对象功能块向量架构）与基础件进度快照



DHRT100

2026年8月27日

星期四
内部研发综述

资料基线

docs 截至 2026-08-27

总体进度

约 65% / active gate

当前硬件

产品样板 / 四板环路

扩展目标

A0-A7 / 最大 8 节点

项目定位： DHRT100 是基于 RP2350 的分布式硬实时触发平台，目标是在多板节点之间形成共同事实、共同时间、确定性传输、预约分发和实际 T2（第二触发时刻）回读闭环。当前架构主线已从单板功能堆叠收敛到 HAOFV（融合型主动对象功能块向量架构）：AO（主动对象）管运行，FB（功能块）管状态机，Vector/RefMem（向量表/反射内存）管事实，TDMA（时分多址确定性通信）管传输，Calibration（校准域）管链路测量，VDC/DPLL（虚拟分布式时钟/数字锁相环）管共同时间。

当前结论： RefMem（反射内存）、TDMA（时分通信）、VDC（虚拟分布式时钟）和 Calibration（校准）均已建立独立主域和关键代码基础件；TRN-03A/B 已完成四板 raw-flight 与 process-image/FIFO 诊断闭环，TRN-03C/D 正在推进 active candidate、误帧压降、RX gate 和长稳门禁；文档自回归体系已成为跨主域防漂移机制。

一、总体状态摘要

主域	当前进展	进度	状态
HAOFV 架构	融合型主动对象功能块向量架构 v4 已刷新，纳入校准、虚拟分布式时钟、时分通信、反射内存、T2 预约、看门狗/诊断和部署门禁。	85%	已刷新
文档自回归	建立三环自回归、DOCS_REGISTRY、Last updated 新鲜度、strict name/index/metadata 和 pre-commit 门禁；报告快照与冻结契约边界清晰。	90%	门禁运行
RTOS/双核	实时操作系统与双核分工：core0 承载 FreeRTOS 控制面，core1 承载实时 fast path；Flash/XIP lockout、心跳、AO/service 壳和看门狗监督已进入主线。	70%	推进中
RefMem 反射内存	DistributedVectorTable（分布式向量表）、9 表 RMTP package、节点装载、表注册、槽位声明、命令/应答和质量派生视图已落地；跨节点 ACK/FENCE 仍待补齐。	72%	推进中
TDMA 时分通信	基础档位、载荷注册、环路运行时、流量调度、双 FIFO、8 槽 RX（接收）位图和 process-image（过程镜像）四板诊断闭环已完成；严格 cut-through 仍待完成。	68%	诊断闭环
VDC/DPLL 时钟	VDC（虚拟分布式时钟）主域、时间戳字典、回绕跟踪、时钟模型、DPLL（数字锁相环）门禁、DCO（数控振荡器）快照已形成；P4-LIVE 等硬件 latch。	48%	待锁定
Calibration 校准	校准主域 TRN-03A/B 已完成；TRN-03C candidate lifecycle 接入但缺端点偏置/fresh P3；TRN-03D 正在做物理误帧压降、RX gate、retry、health 和 soak。	62%	关键路径
LOG/WDT 日志看门狗	日志与看门狗：硬件看门狗、任务心跳、复位快照、scratch evidence、core0/core1 进度标记和 runtime log ring 已接入；fault bundle/log tail 仍待完善。	60%	已接入

二、当前可引用证据

证据类型	结果摘要	边界说明
TRN-03A/B 四板	release build 20260826055402 完成 staging/ARM、raw-flight、process-image/FIFO（过程镜像/先进先出队列）、map apply、bitmap、SD raw capture 和逐 Node SVG；STOP -> ARM 重复通过。	DIAGNOSTIC_ONLY，不等同 active calibration。
TRN-03D 长稳复测	2026-08-27 Node0 DATA +6 候选 32/32 accepted；61 点周期 soak 共 64444 次 RX 机会、各 Node raw bad=0，零错误 FER 95% 上界约 1.86e-4。	诊断快照，需扩大样本与产品门限。
P3 双向测距	build 20260822085100 下四条相邻链路、10/25/30 MHz、每档 3 次，36/36 accepted；observed delay estimate 约 78.82 ns。	缺 endpoint bias，不能发布 active delay。
TDMA 位图/FIFO	8 × 32 B 短帧过程镜像、TX/RX（发送/接收）FIFO、RX bitmap 快路径、两板位图 HIL 和四板 process-image 闭环均已有证据。	严格 cut-through、WKC/尾 CRC V2 待补。
RefMem 两板同步	COM5/COM6 已完成 NodeLoad AUTO 双向同步、table CRC、SlotClaim 和 runtime quality 摘要一致。	跨节点 ACK/FENCE 仍需补齐。

当前项目已经从“基础件集成”推进到“诊断闭环 + active gate”：下一阶段重点是 **endpoint bias、硬件 timestamp latch、RX gate/retry/health、VDC live lock 和 T2 预约执行**。

三、HAOFV 分层模型

SCPI(维护指令) / UI(界面) / SD(存储) / Bootloader(升级结果)
-> AO 主动对象：任务、队列、生命周期
-> FB 功能块：状态机、输入输出、门禁
-> Vector 向量黑板：唯一事实源
-> VDC 虚拟分布式时钟 + Calibration 校准
-> RefMem 分布式反射内存 + TDMA 时分通信
-> WDT/Diagnostics 看门狗与诊断证据
-> Hardware Service 硬件服务
Hard Realtime Side Path: PIO(可编程 IO) / DMA(直接内存访问) / IRQ(中断)

四、架构核心规则

规则	工程含义	当前落点
唯一 owner	每个事实、状态机和硬件资源只有一个 writer；外部入口只提交 intent 或读取 snapshot。	AO（主动对象）/FB（功能块）/Vector（向量事实表）。
跨核事实保护	core0/core1 共享多字段事实必须用 seqlock、双缓冲或 sequence/version 发布。	RefMem 命令、TDMA 运行态、flight FIFO。
硬实时旁路	PIO/DMA/IRQ 只做边沿、搬运、deadline 和最小 evidence，不访问 USB、SD、SCPI 或业务解析。	core1 实时环、TDMA PIO persona、sync_io。
动态 PIO persona	PIO program 随签名固件发布，只选择 catalog/persona ID；相比 FPGA，可热切已验证 persona，不重新综合。	ARCH-PIOCAT-01、persona recovery。
事实/时间/证据分离	RefMem 管共同事实，VDC 管共同时间；诊断样本不能升级为产品锁定证据，watchdog 复位必须可追溯。	DeploymentGate、DPLL gate、WDT snapshot。

五、运行面划分

执行面	职责
core0 控制面	FreeRTOS 任务、USB/SCPI（维护指令）、OTA（在线升级）、Storage、UI、诊断和配置门禁。
core1 实时面	TDMA 快路径、Trigger 快路径、PIO/DMA 服务、deadline 和硬件 evidence。
共享向量表	命令槽、状态 ring、RefMem、heartbeat、fault evidence、WDT（看门狗）reset snapshot；必须有 guard。

六、产品运行状态

状态	约束
IDLE / CONFIG	空闲/配置态：允许配置、OTA、SD、校准和同步准备。
LOCK / CAL	锁定/校准态：允许时钟训练、校准测试脉冲和 VDC 收敛。
ARMED / RUN	待触发/运行态：禁止热改 pin/profile/calibration；只允许安全查询、STOP 和 evidence 读取。
HOLDOVER / FAULT	保持/故障态：按策略拒绝新预约或进入安全态，保留可追溯证据。

七、文档自回归与契约治理

机制	作用	状态
三环自回归	顶层新鲜度、契约登记、孤儿条款扫描和交叉审核共同约束文档，防止实现、TODO、架构和报告口径漂移。	运行中
DOCS_REGISTRY	冻结跨域契约的唯一登记表；reason code、seqlock、hop_limit、RefMem 容量、VDC/DPLL 准入等均由登记表追溯。	事实源
pre-commit 门禁	docs_check、doc_regression 和 pytest 检查命名、索引、元数据、契约和顶层刷新；报告快照不替代冻结契约。	持续使用

HAOFV 的价值是把“谁能写、谁能读、什么证据可升级、PIO persona 如何安全切换、复位后如何追溯”变成可验证边界，而不是只描述模块名称。

八、Distributed RefMem（分布式反射内存）路线

技术点	路线说明	进度
向量事实表	用 DistributedVectorTable（分布式向量表）承接多节点共同事实、slot、命令、ACK/NACK（确认/否认）、质量和证据；完整表不是周期广播对象。	已落地
RMTp 表镜像	表镜像传输包参考 cFS Table Services: staging（候选）、active（生效）、rollbackable（可回滚）、CRC、owner validation 和 activation gate。	推进中
RMA 子集	参考远端内存访问的 completion/fence 思想，但只允许 slot delta、command、dirty、heartbeat、quality 等白名单字段。	待完善
静态 FB 图	借鉴 IEC 61499 的 ApplicationMap、NodeLoad、EventLink、DataLink、DeploymentGate，不引入动态功能块部署。	推进中
事件驱动同步	owner 提交事实后进入 dirty descriptor，TDMA 短帧只发送 critical delta；ACK/fence 后才能清 dirty。	待闭环

九、TDMA Foundation（时分多址通信基础件）路线

技术点	路线说明	进度
基础档位	TDMA 作为 HAOFV system node（系统节点），声明 adapter、PIO/SM/DMA、core1 service、短长帧容量、payload whitelist 和资源 claim。	已完成
载荷注册表	VDC（时钟）、RefMem（反射内存）、OTA（在线升级）、LOG（日志）等只注册 payload class；TDMA 统一准入、排队、窗口和完成证据。	已完成
流量调度器	采用 TSN-style（时间敏感网络风格）五类流：时钟实时、反射内存实时、配置控制、OTA 批量、LOG 尽力而为；实时窗口优先。	首版完成
环路运行时	管理 UP/DOWN（上/下行）、profile CRC、schedule CRC、running 状态、last error、quality snapshot 和闭环证据；不得伪造 timestamp 闭环。	推进中
动态 PIO 加载	PIO2 支持按 persona 切换 NORMAL、CLOCK_COARSE、coded marker、raw-flight/process-image 等程序；优势是像“微型硬实时 datapath”一样热加载，不走 FPGA 重新综合/实现/bitstream 流程。	已接入
PIO-SPI 适配器	当前作为 bring-up adapter，产品样板使用 PIO2、CS/CLK/DATA 三线 and ISO1452 差分路径；未来可替换为 BiSS-C/UART/RS485 adapter。	可用

十、EtherCAT-style（工业以太网风格）飞行处理

cycle N wire: core1 在 frame boundary 锁定 TX generation G 对固定 byte offset 执行 input mirror / output replace / hop / WKC / CRC RX descriptor 非阻塞发布给 core0 after cycle N: core0 解析 RX descriptor，构造下一代 shadow image G+1 cycle N+1 boundary: core1 若 G+1 完整则切换，否则复用 G
--

组件	已完成	仍需完成
发送镜像 FIFO	TDMA_TX_IMAGE_FIFO: core0 -> core1，固定 TX（发送）双缓冲，core1 在帧边界原子锁定 generation；四板 process-image 已验证 TX/RX FIFO 同时增长。	接入正式 System Pack process-image 表。
接收帧 FIFO	TDMA_RX_FRAME_FIFO: core1 -> core0，固定 RX（接收）buffer pool + descriptor ring，满时丢镜像不阻塞转发；坏帧不得覆盖上一 accepted image。	补 RX verdict、stale image 和 per-class quality/evidence 映射。
飞行处理引擎	V1 完整帧软件 flight engine 可按固定 offset 替换本节点 slice，支持 8 × 32 B process image、RX bitmap、raw-flight persona 和动态 PIO program switch 证据。	PIO/DMA byte/block overlap、尾部 CRC/WKC V2、固定 per-hop pipeline HIL。

TDMA 当前已经能承担“可配置、可观测、可回归、可热切 persona”的四板诊断传输骨架；严格飞行模式的最后缺口是硬件 timestamp、RX gate/health 和真正 overlap cut-through 证据。

十一、VDC/DPLL（虚拟分布式时钟/数字锁相环）技术路线

对象	技术路线	状态
本地原始时钟	local_tick_raw 是每块板自由运行、单调递增的原始硬件 tick；硬件 latch 锁存原始 tick，DPLL 不修改原始计数器。	基础成立
时钟映射快照	VdcMapSnapshot 维护 local_tick_raw 到 vdc_time（共同时间）的仿射映射：anchor、offset、rate、phase slew、epoch、quality 和 generation。	首版完成
同步锁相功能块	SyncDpllFB 借鉴 LinuxPTP/Chrony servo：相位误差、频率误差、Kp/Ki、outlier、jitter、RMS、holdover 和 reset 策略；P4-DBG 可用诊断样本调参。	待长稳
EtherCAT DC 思想	借鉴 EtherCAT Distributed Clocks（分布式时钟）的 reference clock、propagation delay、initial sync、drift compensation 和同步 timestamp；不采用 EtherCAT 协议。	已纳入
DCO 快照	DCO Snapshot 是数字控制振荡器只读快照，供 core1 的 FIRE_LOAD 和相位牵引消费；core1 不写 offset/rate。	待接入

十二、硬件时间戳锁存与 VDC 的关系

关键结论：硬件 timestamp latch（时间戳锁存）不需要先有 VDC。它只锁存原始 local_tick_raw，因此系统启动时可以先用固定本地 tick 采集同步边沿；随后 DPLL 根据这些原始样本和校准 delay 形成 VDC 映射。VDC 锁定后，PIO 预约执行不直接读取软件 system_tick，而是由 core1 使用 VDC 的 local_from_vdc() 把未来共同时间反算为本地硬件 deadline；完成后再用 vdc_from_local() 回映射 T2_actual。

接口	用途	门禁
vdc_from_local()	把 T2_actual_local、SYNC/READY latch 等原始硬件 tick 映射回共同时间。	必须绑定 map_generation 和 mapping quality。
local_from_vdc()	把未来 T_fire_target_vdc 反算为本地 PIO deadline。	必须使用稳定 VdcMapSnapshot，guard 前 generation 变化需重算。
system_tick	可以作为 VDC API 的只读封装，包含 offset/rate/slew。	不能只是 local + fixed offset，也不能替代硬件 latch。

十三、T2（第二触发时刻）预约端到端流水线

```
raw local clock + hardware edge latch
-> TDMA clock-training observation
-> VDC DPLL offset/rate mapping
-> Trigger future reservation in VDC time
-> TDMA flight distribution + READY/fence
-> VDC target-to-local inverse mapping
-> sync_io / PIO executes local deadline
-> hardware latches actual edge as raw local tick
-> VDC maps completion back to common time
-> RefMem/TDMA publishes completion evidence
```

十四、VDC 当前缺口

- P4-DBG（调试路径）可先做 trace replay、sample admission、offset/rate/lock 曲线和参数扫描。
- P4-LIVE（实时时钟路径）必须接真实 PIO 边沿 hardware latch、HARDWARE_TICK、分辨率和非 DIAGNOSTIC_ONLY flags。
- active calibration CRC、link delay、bias generation 和 freshness 尚未完全接入正式 VDC lock gate。
- 100 ns fine tier 需要稳定硬件 timestamp evidence、BAD_FRAME/WINDOW_BOUND 收敛和长时间验证。
- core1 稳定读取 DCO snapshot 并驱动 FIRE_LOAD / sync output 的路径仍需验证。

十五、T2 当前缺口

- TriggerReservationFB 的精确 wire layout 和 System Pack segment 仍未冻结。
- READY/NACK、fence、completion 的丢帧策略、retry/fail-closed 和 watchdog/reset evidence 需要 HIL。
- T2_actual_local 必须来自硬件 latch，不能由 CPU 查询或软件完成时刻填充。
- 1/2/3/5/8 节点逐级验证尚未完成。

VDC/DPLL 的正确方向是“原始 tick 先可测、诊断算法先可跑、VDC live 只吃硬件 latch、预约用反向映射、完成用正向映射”。

十六、校准与训练流水线

阶段简述	流程位置	核心功能
拓扑线序	先确认“谁连着谁”。	建立板卡身份、邻接关系和环路顺序，避免后续测量套错节点。
时钟粗测	先用 CLK 找大致时间窗。	给编码循环和双向测距提供搜索范围，不直接当作精确链路延迟。
编码循环	用 MARK 编码跑一圈。	校准 MARK 环路基准和 marker 边界，确认编码能被稳定捕获和相关。
码元时隙	SCK 独立校准，DATA 按 SCK 相位定窗。	确定 SCK offset 矩阵、DATA 采样窗和码元中心，为短帧和测距提供相位预算。
双向测距	在已校准时隙内锁存四个边沿。	用 CLK 正向、DATA 反向的双程时间传递估算每条链路 delay candidate。
短帧闭环	把训练结果接到 TDMA 短帧。	验证 raw-flight、process-image、FIFO、bitmap 和动态 PIO persona 是否能同 generation 闭环。
active 候选	把诊断证据升级为候选。	只有 fresh P3、端点 bias、完整 link 集合和回滚路径满足后，才进入 active calibration。
可靠性/VDC	最后接入产品门禁和共同时间。	形成 RX gate、retry、health、soak、DPLL lock 和 T2 预约/完成回读证据。

十六、阶段输入与交付

阶段	输入	交付给下一阶段	状态
拓扑线序	板卡唯一 ID、端口/slot、三线接线、单板/多板 probe。	accepted topology、邻接矩阵、环路顺序、slot map，供后续所有测量绑定身份。	推进中
时钟粗测	拓扑、CLK PIO persona、主从轮换、10/25/30 MHz 档位。	RTT 粗区间、可用频率档、异常链路提示；只给 P2/P3 选窗，不直接产出 path delay。	诊断完成
编码循环	拓扑、M255 Manchester marker、MARK PIO persona、PIO/DMA 原始采样。	MARK 环路基准、marker 边界、相关峰值、offset 归因和 persona recovery 证据。	推进中
码元时隙	MARK 环路基准、独立 SCK 训练结果、DATA 采样窗口、repeat residual。	SCK offset 矩阵、DATA 码元中心、有效采样窗和短帧 ARM 所需相位预算。	已接入
双向测距	已校准 SCK/DATA 时隙、CLK/DATA/SYNC 四边沿、residence、同 persona 端点 bias。	per-link path-sum/delay candidate、freshness、bias generation；缺 bias 时只能诊断。	关键路径
短帧闭环	拓扑/profile/schedule CRC、相位矩阵、动态 PIO persona、process-image map。	staging/ARM、raw-flight、process-image/FIFO、bitmap/WKC、SD/SVG 同 generation 证据。	完成
active 候选	fresh P3、有效端点 bias、完整 link 集合、evidence package。	CalibrationManager candidate/active/rollback、VDC accepted snapshot；当前缺受控导入和四板激活。	关键路径
可靠性门禁	短帧闭环、故障注入、raw FER/BER、Node0 DATA +6 及相邻 offset。	RX verdict、stale image、retry、health、watchdog/fault/soak 证据，供发布级 P4-REL。	推进中
VDC 接入	active calibration、硬件 latch 样本、schedule CRC、DPLL 参数。	VDC local/time 映射、DPLL lock/holdover、T2 deadline 反算和 completion 回读。	分层推进

十六、校准域待办与风险

事项	当前风险	出口条件
端点偏置	没有同 persona 板内 reference loopback，observed delay 不能升级为 active delay。	每板三线 TX->RX 回环生成有效 bias generation。
active 候选	fresh P3、完整 link 集、受控导入和 activate/rollback 未闭环。	candidate 导入、四板激活、回滚、持久化和 VDC readback 通过。
接收门禁	坏帧、旧 generation、缺 Node 或晚到帧若未统一裁决，可能污染 process-image。	RX verdict 覆盖 CRC、sequence、bitmap/WKC、deadline 和 stale image。
长稳发布	短时 raw bad=0 只是诊断快照，不能替代最差 Node/link 的发布级 FER/BER。	按 PHY/RXGATE/RETRY/HEALTH/SOAK 完成长时间验收。

十七、校准域时间参数

校准域输出的是可被 VDC/TDMA 消费的时间参数；双向同时对比法只是生成 path_delay/link_delay 证据的入口之一。

```
per directed link i: node_i -> node_(i+1)
pio_instruction_period_ns = derived(clk_sys_hz, actual_pio_clkdiv, persona_id)
node_tx_delay_i           = pio_tx_launch + gpio_out + tx_chip_propagation
node_rx_delay_j           = rx_chip_propagation + gpio_in_sync + pio_latch + capture_quantization
link_delay_i              = node_tx_delay_i + path_delay_i + node_rx_delay_(i+1)
loop_delay_origin_i       = sum(link_delay_k + forward_residence_k + guard_k)

bidirectional evidence for A -> B:
t1_A=A.CLK_TX, t2_B=B.CLK_RX, t3_B=B.DATA_TX, t4_A=A.DATA_RX
path_sum_AB = (t4_A - t1_A) - scale_B_to_A(t3_B - t2_B)
link_delay_AB_observed ~ = path_sum_AB / 2, then bias/freshness/asymmetry gates decide active.
```

校准参数	定义/计算关系	事实源和消费者
sample_period_ns	raw_capture_clock period	PIO/DMA raw capture 和相关峰搜索的采样分辨率；决定 latch quantization、offset sample 和 residual 解释。
pio_instruction_period_ns	derived(clk_sys_hz, clkdiv, persona)	来自实际装载的 PIO persona 和系统时钟；TDMA 把 ns 预算换算成 cycles，不能用 RTOS tick 代替。
chip_propagation_delay	tx_chip_pd / rx_chip_pd	单端转差分/差分转单端芯片传播 delay，作为 endpoint bias 或 guard；不得在线缆 path_delay 上重复叠加。
node_delay	node_tx_delay + node_rx_delay	板内 TX/RX、GPIO synchronizer、PIO latch、芯片传播和量化项；由同 persona reference loopback 建 bias generation。
forward_residence	local_tx_latch - local_rx_latch	节点切通/转发驻留时间，归入 loop/link budget；它不是线缆传播，也不由目标板 offset 代替。
path_delay	physical cable/connector propagation	相邻板卡物理链路传播项；由编码循环、SCK/DATA 定窗和双向测距证据生成 candidate，active 后供 VDC 'PATH_DELAY' 表消费。
sma_delay	sma_tx/rx_endpoint + sma_cable_path	SMA 外触发/同步路径的独立校准项，来自 SMA sweep/loopback；可供触发预测和 VDC 事件对齐使用，不能与 RJ45/TDMA ring path_delay 混用。
link_delay	node_tx + path_delay + node_rx + capture_q	一条 directed link 的端到端训练 delay；TDMA 用于 RX window、link budget 和 phase matrix，禁止由 loop aggregate 均分。
data_offset	relative receive-window offset	MARK/SCK 锚定后的 DATA 采样窗相对修正；它是窗口参数，不等同于 path_delay 或 loop_delay。
guard_delay	jitter + asymmetry + margin	温漂、抖动、方向不对称和重复统计残差的保护项；参与 link/loop budget，不作为已测物理 delay。
loop_delay	sum(link_delay + residence + guard)	从某 origin 出发返回本节点的整圈预算；只用于 feedback window、timeout 和整圈残差，不替代 per-link delay。

生成阶段	输入	给下一层的输出
profile 固化	clk_sys、PIO clkdiv、persona_id、码本、baud/profile CRC。	`pio_instruction_period_ns`、bit period、half-chip 和 cycles/ns 换算事实。
endpoint bias	同 persona 板内 reference loopback、芯片传播 guard、latch flags。	`node_delay` / bias generation；缺失时 `path_delay` 只能保持 diagnostic。
编码循环	MARK 编码、raw PIO/DMA capture、相关峰和粗窗口。	marker origin、搜索窗、reject reason，不直接发布 active link delay。
SCK/DATA 定窗	SCK 独立校准、DATA 码元窗口、repeat residual。	receive-window offset、guard、phase matrix 和 short-frame ARM 相位预算。
双向测距证据	同 epoch 四边沿硬件 latch、residence、bias generation。	`path_delay` candidate、asymmetry bound、freshness 和 per-link 质量分数。
整圈预算	全部 directed link、forward residence、guard、profile/schedule CRC。	`loop_delay`、feedback timeout、residual gate 和 TDMA raw-flight/process-image 门禁。

门禁	要求	状态
四边沿 latch	t1..t4 必须来自同一 epoch、同一 PIO persona 的 hardware-latched edge，CPU timer 不能替代；当前部分路径仍为诊断边界。	诊断具备
endpoint bias	必须用同 persona 的板内 reference loopback 生成 bias generation，未生成时只能发布 observed value；这是 TRN-03C 当前阻塞点。	关键缺口
对称性	等长差分线缆支持对称假设，但需通过重复统计、asymmetry bound、四板 residual 和故障注入检验。	待冻结
active 发布	需同时通过 hardware latch、bias、freshness、topology/profile CRC、完整 link 集合、重复统计和 rollback/persistence。	未发布



十八、近期工作清单

- 补齐 P3-3 endpoint bias/reference loopback，形成有效 bias generation、失效策略和 fresh P3 candidate。
- 完成 evidence package 到 CalibrationManager 的受控分段导入、四板 activate/rollback、掉电持久化和 VDC readback。
- 实现 TDMA RX verdict: CRC、sequence、profile/schedule/calibration generation、bitmap/WKC、deadline 和 stale image。
- 继续扩大 Node0 DATA +6 及相邻 offset 的 raw FER/BER 样本，保留 SD raw waveform、SVG 和 bit/error histogram。
- 并行推进 P4-DBG trace replay、DPLL sample admission、offset/rate/lock 曲线和参数扫描。
- 完成 T2 单板、2/3/5/8 节点 PREPARE/READY-NACK/fence/completion/watchdog evidence 验证。

十九、主要风险

时间戳风险：若没有真实硬件 latch 和非 diagnostic flags，VDC/DPLL 不能进入正式 100 ns lock gate。

校准风险：缺少 endpoint bias 会让 observed delay 无法升级为 per-link active delay。

可靠性风险：raw FER、RX verdict、stale image、retry/health 和发布级 soak 未完成前，不能用单次 HIL 通过替代产品门禁。

追溯风险：watchdog 已接入，但 fault bundle、日志尾部和复位前后 evidence 聚合仍需完善，避免只知道发生了复位却缺少根因上下文。

最终发布口径：先让校准 active，再让 VDC live lock，再让 TDMA flight 分发预约，最后用 T2_actual 与 watchdog/log evidence 证明闭环。