CSED311: Lab 2 (due Mar. 26)

김태연(20220140), 손량(20220323)

Last compiled on: Tuesday 19th March, 2024, 20:23

1 Introduction

RISC-V architecture를 바탕으로 구성된 Single cycle CPU가 작동하는 방식을 알아보고, 각 Instruction type에 따라 거치는 Datapath에 유의하며 CPU를 구성하는 각 module을 연결하여 Single cycle CPU를 구현한다.

2 Design

이번에 구현한 RISC-V Single cycle CPU는 다음과 같은 Submodule로 나누어서 설계하였다.

- 3 Implementation
- 4 Discussion
- **5** Conclusion