

---

# Projet PARM

## Polytech ARM-based embedded processor

N. Bounouas, P.E. Novac, B. Miramond  
Polytech Nice Sophia

2 novembre 2020

[https://github.com/MIAOU-Polytech/SI3\\_PEP\\_Project](https://github.com/MIAOU-Polytech/SI3_PEP_Project)



## Table des matières

<b>1</b>	<b>Présentation du projet</b>	<b>5</b>
1.1	Le microprocesseur ARM Cortex-M0	5
1.2	Le projet	5
1.3	Logisim	5
1.3.1	Mode édition	6
1.3.2	Création d'un premier circuit	7
1.3.3	Mode simulation	7
1.3.4	Design hiérarchique	7
1.3.5	Bus et séparateurs	8
<b>2</b>	<b>Décodeur 7 segment</b>	<b>10</b>
2.1	Introduction	10
2.2	Table de correspondance	10
2.3	Mise en place sur logisim	11
<b>3</b>	<b>Organisation du travail</b>	<b>13</b>
3.1	ALU (Matériel)	13
3.2	Contrôleur (Matériel)	13
3.3	Chemin de données (Matériel)	13
3.4	Assembleur (Logiciel)	13
3.5	FPGA (Logiciel) (groupe de 5)	13
<b>4</b>	<b>ALU</b>	<b>13</b>
4.1	Description	13
4.2	Interface	14
4.2.1	Entrées	14
4.2.2	Sorties	14
4.3	Opérations	14
4.4	Drapeaux	14
<b>5</b>	<b>Banc de registres</b>	<b>15</b>
5.1	Description	15
5.2	Interface	15
5.2.1	Entrées	15
5.2.2	Sorties	15
5.3	Interaction avec l'ALU	16
<b>6</b>	<b>Contrôleur</b>	<b>16</b>
6.1	Description	16
6.2	Interface	16
6.2.1	Entrées	16
6.2.2	Sorties	17
6.3	Sous composants	17
6.3.1	Décodeur d'instruction	17
6.3.1.1	Description	17
6.3.1.2	Interface	17
6.3.2	Shift, add, sub, mov	17
6.3.2.1	Description	17
6.3.2.2	Interface	18
6.3.3	Data Processing	18
6.3.3.1	Description	18
6.3.3.2	Interface	19
6.3.4	Flags APSR	19

6.3.4.1	Description . . . . .	19
6.3.4.2	Interface . . . . .	19
6.3.5	Load/Store . . . . .	19
6.3.5.1	Description . . . . .	19
6.3.5.2	Interface . . . . .	20
6.3.6	SP Address . . . . .	20
6.3.6.1	Description . . . . .	20
6.3.6.2	Interface . . . . .	20
6.3.7	Conditional . . . . .	21
6.3.7.1	Description . . . . .	21
6.3.7.2	Interface . . . . .	21
6.3.8	Program Counter . . . . .	21
6.3.8.1	Description . . . . .	21
6.3.8.2	Interface . . . . .	22
6.3.9	Stack Pointer . . . . .	22
6.3.9.1	Description . . . . .	22
6.3.9.2	Interface . . . . .	22
<b>7</b>	<b>Chemin de données</b>	<b>23</b>
7.1	Description . . . . .	23
7.2	CPU . . . . .	23
7.2.1	Description . . . . .	23
7.2.2	Interface . . . . .	23
7.2.2.1	Entrées . . . . .	23
7.2.2.2	Sorties . . . . .	24
7.3	RAM . . . . .	24
7.3.1	Description . . . . .	24
7.3.2	Interface . . . . .	24
7.3.2.1	Entrées . . . . .	24
7.3.2.2	Sorties . . . . .	24
7.4	ROM . . . . .	24
7.4.1	Description . . . . .	24
7.4.2	Interface . . . . .	25
7.4.2.1	Entrées . . . . .	25
7.4.2.2	Sorties . . . . .	25
<b>8</b>	<b>Assembleur</b>	<b>25</b>
8.1	Introduction . . . . .	25
8.2	Syntaxe . . . . .	25
8.3	Syntaxe Logisim . . . . .	26
<b>9</b>	<b>Deploiement sur FPGA</b>	<b>26</b>
9.1	Introduction . . . . .	26
9.2	Installation de Quartus sur Ubuntu . . . . .	26
9.2.1	Dépendances . . . . .	26
9.2.2	Installation . . . . .	27
9.3	Configuration de Logisim . . . . .	27
9.4	Déploiement sur la carte . . . . .	27
<b>10</b>	<b>Jeu d'instructions (Instruction Set Architecture)</b>	<b>28</b>
10.1	Instructions à implémenter . . . . .	28
10.1.1	Shift, add, sub, mov . . . . .	28
10.1.1.1	LSL (immediate) : Logical Shift Left (p. 282) . . . . .	28
10.1.1.2	LSR (immediate) : Logical Shift Right (p. 284) . . . . .	28
10.1.1.3	ASR (immediate) : Arithmetic Shift Right (p. 203) . . . . .	29

10.1.1.4	ADD (register) : Add register (p. 192)	29
10.1.1.5	SUB (register) : Subtract register (p. 404)	29
10.1.1.6	ADD (immediate) : Add 3-bit immediate (p. 190)	30
10.1.1.7	SUB (immediate) : Subtract 3-bit immediate (p. 402)	30
10.1.1.8	MOV (immediate) : Move (p. 291)	30
10.1.2	Data processing	31
10.1.2.1	AND (register) : Bitwise AND (p. 201)	31
10.1.2.2	EOR (register) : Exclusive OR (p. 233)	31
10.1.2.3	LSL (register) : Logical Shift Left (p. 283)	32
10.1.2.4	LSR (register) : Logical Shift Right (p. 285)	32
10.1.2.5	ASR (register) : Arithmetic Shift Right (p. 204)	32
10.1.2.6	ADC (register) : Add with Carry (p. 188)	33
10.1.2.7	SBC (register) : Subtract with Carry (p. 347)	33
10.1.2.8	ROR (register) : Rotate Right (p. 339)	33
10.1.2.9	TST (register) : Set flags on bitwise AND (p. 420)	34
10.1.2.10	RSB (immediate) : Reverse Subtract from 0 (p. 341)	34
10.1.2.11	CMP (register) : Compare Registers (p. 224)	34
10.1.2.12	CMN (register) : Compare Negative (p. 222)	35
10.1.2.13	ORR (register) : Logical OR (p. 310)	35
10.1.2.14	MUL : Multiply Two Registers (p. 302)	35
10.1.2.15	BIC (register) : Bit Clear (p. 210)	36
10.1.2.16	MVN (register) : Bitwise NOT (p. 304)	36
10.1.3	Load/Store	36
10.1.3.1	STR (immediate) : Store Register (p. 386)	37
10.1.3.2	LDR (immediate) : Load Register (p. 246)	37
10.1.4	Miscellaneous 16-bit instructions	37
10.1.4.1	ADD (SP plus immediate) : Add Immediate to SP (p. 194)	37
10.1.4.2	SUB (SP minus immediate) : Subtract Immediate from SP (p. 402)	37
10.1.5	Branch	38
10.1.5.1	B : Conditional Branch (p. 205)	38
10.2	Conditions (p. 178)	38
10.3	Drapeaux (p. 31)	38
<b>11</b>	<b>Pour aller plus loin</b>	<b>39</b>
11.1	Compilation de code C	39
11.2	Entrées/Sorties	39

---

# 1 Présentation du projet

## 1.1 Le microprocesseur ARM Cortex-M0

La famille des ARM Cortex-M regroupe des processeurs 32 bits. Ils peuvent être utilisés comme microprocesseur ou microcontrôleur. On les retrouve dans diverses applications : Arduino Due, Machine à laver, distributeur de boissons... Les Cortex-M vise en majorité le marché de l'embarqué.

Le but de ce projet est de simuler le comportement d'un Cortex-M0 au moyen d'un logiciel de simulation électronique : Logisim. L'idée est ici d'obtenir un système ayant un comportement similaire à un Cortex-M0 et non une copie conforme du fait de la complexité d'un processeur réel.

## 1.2 Le projet

Durant ce projet nous allons implémenter notre microprocesseur en le divisant en plusieurs blocs :

- Partie matérielle :
  - ALU 32 bits
  - Banc de 8 registres
  - Contrôleur
- Partie logicielle :
  - Assembleur
  - Exportation sur FPGA

### Spécificités de l'implémentation

- Pas de gestion des interruptions
- Pas de gestion des appels de fonctions
- Pas d'optimisation
- Pas de pipeline
- Pas de FPU <sup>1</sup>
- Pas de MMU <sup>2</sup>
- Toutes les instructions s'exécutent en 1 cycle (excepté les instructions LDR/STR en 2 cycles)
- Instructions sur 16 bits
- Données sur 32 bits
- Adressage RAM/ROM sur 8 bits
- Adressage RAM uniquement sur la pile (en utilisant le *Stack Pointer*)

## 1.3 Logisim

Logisim est un programme permettant la modélisation et la simulation de circuit logique. La modélisation du circuit ne se fait que par dessin et glisser-déposer des différents éléments électroniques.

**Installation :** sur Ubuntu 16.04, ajouter le PPA `polytech-nice/logisim-evolution` puis installer le paquet `logisim-evolution` :

```
sudo add-apt-repository ppa:polytech-nice/logisim-evolution
sudo apt update
sudo apt install logisim-evolution
```

Pour les autres systèmes, le code source est disponible à l'adresse : <https://github.com/MIAOU-Polytech/logisim-evolution>

Il peut être compilé et lancé grâce à la commande :

```
ant run
```

---

<sup>1</sup>Floating-Point Unit, unité de calcul en virgule flottante

<sup>2</sup>Memory Management Unit, unité de gestion mémoire, gère la traduction des adresses virtuelles en adresses physiques au sein du processeur




FIG. 1 : Interface de Logisim

Cette section est un extrait du tutoriel officiel « Introduction à l'utilisation de Logisim ». Pour plus d'informations, se référer à la documentation officielle.

Vous pouvez voir l'interface de Logisim sur la Figure 1.

Une des particularités de Logisim est de pouvoir éditer et simuler un circuit en même temps. Nous expliquerons plus tard dans ce document comment simuler un circuit, puis comment l'implémenter sur la carte du laboratoire.

### 1.3.1 Mode édition

1. Pour utiliser le mode édition, il faut simplement sélectionner la flèche comme indiqué en haut de la figure 1.
2. On peut alors choisir un composant dans la bibliothèque sur la gauche. Pour l'ajouter dans son schéma, il suffit de cliquer sur le composant désiré, puis de cliquer sur le schéma.
3. Chaque composant que vous utiliserez aura des attributs modifiables dans la zone inférieur gauche de Logisim. Par exemple si l'on pose une porte AND, on peut modifier le nombre de signaux qu'elle prend en entrée, ou encore mettre un inverseur sur une de ses entrées.

4. Il est aussi possible de faire des copier/coller d'un ou plusieurs composants. Dans ce cas, les composants conserveront aussi tous les attributs préalablement définis.
5. Une fois que l'on a posé tous les composants, il faut alors les connecter. Pour cela il suffit de placer le curseur avec la souris sur un des ports à connecter et, en gardant pressé le bouton gauche de la souris, le déplacer jusqu'au port de destination.

### 1.3.2 Création d'un premier circuit

Tous les circuits réalisés dans Logisim peuvent être réutilisés dans d'autres circuits. Afin de créer un nouveau circuit, il faut aller dans **Projet → Ajouter Circuit...** et nommer le circuit. Le circuit créé devient un composant disponible dans la bibliothèque.

### 1.3.3 Mode simulation

Logisim est capable de simuler le circuit en affichant les valeurs des signaux directement sur le schéma. L'utilisateur peut alors définir les valeurs des bits en entrée et observer la réaction du design.

1. Pour utiliser le mode simulation, il faut sélectionner la main en haut à gauche de Logisim (cf Figure 1)
2. Il est alors possible de contrôler l'état des différentes entrées en cliquant directement dessus.
3. En cliquant sur une entrée, la valeur doit alterner entre 0 ou 1.
4. Voici un descriptif des couleurs utilisées pour les signaux en mode simulation.




FIG. 2 : Couleurs des fils en simulation

- **Gris** : La taille du fil est inconnue. Le fil n'est relié à aucune entrée ou sortie.
- **Bleu** : Le fil comporte une valeur, cependant elle est inconnue.
- **Vert foncé** : Le fil comporte la valeur 0.
- **Vert clair** : Le fil comporte la valeur 1.
- **Noir** : Le fil comporte plusieurs bits (bus).
- **Rouge** : Le fil comporte une erreur.
- **Orange** : Les composants reliés au fil n'ont pas la bonne taille.

### 1.3.4 Design hiérarchique

La méthodologie de design que l'on vient d'utiliser est valable pour la conception de systèmes numériques plutôt simples, c'est-à-dire avec un nombre de portes logiques plutôt bas. Lorsque l'on vise des systèmes plus compliqués on risque de voir le nombre de portes et de connexions exploser. Dans ce cas, le risque d'introduire des erreurs devient très important.

La clé pour gérer correctement une complexité plus grande est d'utiliser le design hiérarchique. Grâce au design hiérarchique on peut travailler à différents niveaux d'abstraction. D'abord on décrit des blocs de base à l'aide des portes logiques, pour ensuite utiliser ces blocs de base comme parties d'un système plus large.

Pour créer un design hiérarchique il faudra suivre les pas suivants :

1. Créez un nouveau circuit comme déjà expliqué dans la section 1.3.2 et nommez le. Pour passer de l'édition d'un circuit à l'autre, il suffit de double-cliquer sur le nom de celui désiré dans le menu de gauche.
2. Il est alors possible d'ajouter un sous circuit de la même manière que l'utilisation d'un composant quelconque. On clique sur le sous circuit en question dans le menu indiqué sur la Figure 3, puis on le place en cliquant sur la zone d'édition.
3. Si le sous circuit avait été créé correctement, alors il devrait être représenté par un petit bloc, avec sur sa gauche des points bleus correspondant aux entrées et sur sa droite des points verts correspondant aux sorties.
4. Si les sorties apparaissent en bleu et non en vert sur le schéma, vérifiez que vous avez bien affecté l'attribut `Sortie? = Oui` dans les Pins de sortie.




FIG. 3 : Sous circuit

### 1.3.5 Bus et séparateurs

Pour l'implémentation de composant travaillant avec des données sur plusieurs bits (un additionneur par exemple), il devient nécessaire de regrouper plusieurs signaux en créant un bus de données. Par exemple, pour définir l'entrée A comme un bus de 4 bits, il faut ajouter un élément `Pin` et définir sa taille via l'attribut



Data bits = 4.

Lorsque l'on tire un fil de l'une de ces entrées, ce n'est plus un simple signal mais un bus de 4 bits. Pour pouvoir connecter les éléments de ce bus aux entrées de plusieurs composants travaillant sur chacun un bit, on va devoir séparer les différents fils du bus afin de pouvoir les traiter un par un. L'élément Séparateur de Câblage permet d'effectuer ces conversions dans les deux sens : d'un bus de 4 bits vers 4 fils, et de 4 fils vers un bus de 4 bits – voir Figure 4.




FIG. 4 : Exemples splitters

Il faut définir les tailles d'entrées et de sorties du Séparateur via les attributs Ventilation en sortie et Largeur de bits en entrée.

**Note :** le bit de poids faible est indexé à 0 en sortie du splitter.

**Remarque :** n'utiliser que des composants dont l'indicateur VHDL dans la zone Properties est vert. Les autres (Buffer contrôlé par exemple) ne pourront pas être déployés sur la carte FPGA.

## 2 Décodeur 7 segment

### 2.1 Introduction

Nous allons commencer par une prise en main de logisim en réalisant un décodeur 7 segments. Ce type d'afficheur est un grand classique en ce qui concerne l'affichage de caractères hexadécimaux.

Le principe de cet afficheur est très simple, En allumant plusieurs segments en même temps nous allons pouvoir représenter les caractères suivants : 0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F.




FIG. 5 : Un affichage hexadécimal par 7 segments. Merci à @Skywodd - <https://www.carnetdumaker.net/>

L'objectif est ici est de recevoir une information sur 4 bits (comprise entre 0b0000 et 0b1111) et de la traduire sur 7 bits correspondant aux segments à allumer et à ceux à éteindre<sup>3</sup>.

### 2.2 Table de correspondance

Nous allons ici associer à chaque valeur à sa décomposition en segment d'après le schéma suivant :





FIG. 6 : Détail et Annotation d'un 7 segment par H2g2bob - 

<sup>3</sup><http://www.electronics-tutorials.ws/blog/7-segment-display-tutorial.html>

	Individual Segments						
Display	A	B	C	D	E	F	G
0	1	1	1	1	1	1	0
1	0	1	1	0	0	0	0
2	1	1	0	1	1	0	1
3	1	1	1	1	0	0	1
4	0	1	1	0	0	1	1
5	1	0	1	1	0	1	1
6	1	0	1	1	1	1	1
7	1	1	1	0	0	0	0
8	1	1	1	1	1	1	1
9	1	1	1	1	0	1	1
A	1	1	1	0	1	1	1
B	0	0	1	1	1	1	1
C	1	0	0	1	1	1	0
D	0	1	1	1	1	0	1
E	1	0	0	1	1	1	1
F	1	0	0	0	1	1	1

TAB. 1 : Décomposition des caractères hexadécimaux en segments

## 2.3 Mise en place sur logisim

La table de vérité présentée dans la section précédente peut être utilisée pour obtenir une fonction simplifiée de chaque segment en utilisant les tables de Karnaugh<sup>4</sup>. Logisim embarque une fonctionnalité permettant d'effectuer cette analyse de manière simplifiée. Pour cela il est nécessaire de lancer logisim avec l'option -analyze soit dans notre cas :

```
java -jar logisim-evolution.jar -analyze
```

En utilisant ce paramètre une option apparaît dans le menu "Projet"->"Analyser le circuit". Il est possible dans l'onglet "table" de remplir la table de vérité du circuit. Une fois le tableau complété, cliquer sur "Construire le circuit" générera le circuit correspondant. Ce dernier devrait ressembler à ceci :

<sup>4</sup>[https://fr.wikipedia.org/wiki/Table\\_de\\_Karnaugh](https://fr.wikipedia.org/wiki/Table_de_Karnaugh)




FIG. 7 : Contenu du composant "Seven segment decoder"

---

## 3 Organisation du travail

Afin de répartir au mieux le travail 4 ou 5 sous-tâches sont indiquées selon la taille du groupe.

### 3.1 ALU (Matériel)

- Réaliser les blocs d'opérateurs arithmétiques et logiques
- Générer les flags

### 3.2 Contrôleur (Matériel)

- Lecture des instructions depuis la mémoire de programme
- Décodage de l'instruction et génération des signaux de commande du chemin de données
- Calcul de l'adresse de la prochaine instruction

### 3.3 Chemin de données (Matériel)

- Mouvement de registre à registre
- Lecture mémoire des données
- Ecriture mémoire des données
- Envoie d'adresse pour la lecture et l'écriture

### 3.4 Assembleur (Logiciel)

- Parser un fichier assembleur
- Générer le fichier binaire à charger dans la mémoire d'instruction de logisim

### 3.5 FPGA (Logiciel) (groupe de 5)

- Tester le déploiement du processeur sur FPGA

## 4 ALU

### 4.1 Description

L'unité arithmétique et logique est l'élément qui se charge des calculs au sein du processeur. Les ALU les plus basiques ne font que des opérations sur des entiers cependant on trouve des ALU spécialisées. Les calculs sur ces dernières vont des opérations à virgule flottante jusqu'à des calculs plus complexes tels que des racines carrées, des logarithmes, des sinus ou cosinus... Notre ALU n'effectuera que des calculs simples (addition, soustraction, multiplication, décalage) sur des entiers de 32 bits.

Une ALU comporte deux entrées amenant les données à traiter. Une troisième entrée permet de désigner le calcul à effectuer. En sortie on retrouvera le résultat de l'opération ainsi que des drapeaux. Ces drapeaux représentent une série d'état à la suite d'un calcul : un résultat négatif, un résultat nul, un débordement ou encore une retenue.

L'entrée `Shift` indique le nombre de décalage pour les opérations de décalage.

**Remarque :** les instructions `TST`, `CMP`, `CMN` n'enregistrent pas le résultat de l'opération. Seuls les drapeaux sont mis à jour. Pour ces opérations en particulier, il faudra recopier l'entrée `B` sur la sortie `S`. Le contrôleur définira le même registre pour le registre `Rn` d'opérande `B` que pour le registre `Rd` de destination de la sortie `S`.

**Remarque 2 :** pour l'instruction `SBC`, la retenue entrante doit être inversée (voir 10.1.2.7 *SBC (register)* : *Substract with Carry* (p. 347)).

## 4.2 Interface

### 4.2.1 Entrées

Port	Taille	Description
A	32	Première opérande
B	32	Seconde opérande
Shift	5	Nombre de décalage
CarryIn	1	Retenu entrente
Codop	4	Code opération ALU

### 4.2.2 Sorties

Port	Taille	Description
S	32	Registre résultat
Flags	4	Registre drapeaux, ordre : NZCV

## 4.3 Opérations

Ces opérations de l'ALU correspondent exactement aux instructions de la catégorie *Data Processing*. En cas de doute, se référer à *10 Jeu d'instructions (Instruction Set Architecture)*.

Codop	Opération	Instructions	Remarque
0000	A and B	AND	
0001	A xor B	EOR	
0010	B << Shift	LSL	Retenue sortante, voir jeu d'instruction
0011	B >> Shift	LSR	Retenue sortante, voir jeu d'instruction
0100	B >> Shift (arith)	ASR	Retenue sortante, voir jeu d'instruction
0101	A + B + CarryIn	ADC	
0110	A - B + CarryIn - 1	SBC	Retenue entrante inversée
0111	B >> Shift (rot)	ROR	Retenue sortante, voir jeu d'instruction
1000	A and B	TST	Résultat perdu, seuls les drapeaux sont mis à jour
1001	0 - A	RSB	Registre Rm utilisé plutôt que Rn
1010	A - B	CMP	Résultat perdu, seuls les drapeaux sont mis à jour
1011	A + B	CMN	Résultat perdu, seuls les drapeaux sont mis à jour
1100	A or B	ORR	
1101	A * B	MUL	
1110	A and not B	BIC	
1111	Not B	MVN	

## 4.4 Drapeaux

Ces drapeaux de l'ALU correspondent exactement aux drapeaux de l'architecture ARM. En cas de doute, se référer à *10 Jeu d'instructions (Instruction Set Architecture)* et *10.3 Drapeaux (p. 31)*.

Symbole	Nom	Description
N	Negative	Résultat négatif
Z	Zero	Résultat nul
C	CarryOut	Retenue sortante (dépassement de capacité non-signé)
V	Overflow	Dépassement de capacité signé

## 5 Banc de registres

### 5.1 Description

Le processeur ne stocke pas le résultat d'un calcul directement en RAM, pour cela il travaille avec une mémoire rapide mais petite constituée de quelques registres (20 registres de 32 bits un dans Cortex-M0).

Parmi les 20 registres présents dans un Cortex-M0, seuls 13 d'entre eux sont dédiés à un usage général. Les 7 autres ont un usage bien particulier (voir tableau suivant)

Nom	Accès	Valeur de remise à zéro	Description	A implémenter
R0 - R12	LE	Inconnue	Registres à usage général	OUI (uniquement 8)
MSP	LE	?	Pointeur de pile	Oui (contrôleur)
PSP	LE	Inconnue	Pointeur de pile	Oui (contrôleur)
LR	LE	Inconnue	Registre de lien	Non
PC	LE	?	Compteur d'instruction	Oui (contrôleur)
PSR	LE	Inconnue	Statut du programme	Non
ASPSR	LE	Inconnue	Statut d'application du programme	Non
IPSR	L	0x00000000	Statut d'interruption du programme	Non
EPSR	L	Inconnue	Statut d'exécution du programme	Non
PRIMASK	LE	0x00000000	Masque de priorité	Non
CONTROL	LE	0x00000000	Registre de contrôle	Non

Dans notre cas, le banc de registre ne contient que 8 registres R0-R7 par soucis de simplicité. Les registres PC et SP sont implémentés dans le contrôleur.

### 5.2 Interface

#### 5.2.1 Entrées

Port	Taille	Description
DataIn	32	Données entrantes, à enregistrer dans le registre sélectionné
RegDest	3	Sélection du registre de destination des données entrantes
Clk	1	Horloge
Reset	1	Remise à zéro
RegA	3	Sélection du registre A pour les données sortantes
RegB	3	Sélection du registre B pour les données sortantes


#### 5.2.2 Sorties

Port	Taille	Description
AOut	32	Données sortantes du registre sélectionné A
BOut	32	Données sortantes du registre sélectionné B
R0	32	Registre interne 0
R1	32	Registre interne 1
R2	32	Registre interne 2
R3	32	Registre interne 3
R4	32	Registre interne 4
R5	32	Registre interne 5
R6	32	Registre interne 6
R7	32	Registre interne 7

Les sorties R0-R7 ne seront pas utilisées pour implémenter une quelconque fonctionnalité. Elles sont présentes pour aider à visualiser le comportement du processeur.

## 5.3 Interaction avec l'ALU

Après avoir réalisé l'ALU et le banc de registres, l'interaction entre ces composants peut être mise en oeuvre de la manière suivante :



Il est ainsi possible de valider leur comportement en enregistrant des données dans le banc de registre (à l'aide des ports `DataIn` et `RegDest`) puis en effectuant diverses opérations par l'ALU en spécifiant le `Codop`.

## 6 Contrôleur

### 6.1 Description

Le contrôleur ou unité de contrôle (Control unit en anglais) joue le rôle de chef d'orchestre au sein du processeur. Il est en charge du décodage des instructions. En fonction des informations récupérées au sein de l'instruction et des différents drapeaux, le contrôleur va agir sur le chemin de données.

Il est responsable du choix de la source fournissant les données. La sortie `Load` selon si elle est à 0 ou à 1 choisira respectivement un chargement depuis l'ALU ou directement depuis la RAM. Le même mécanisme est utilisé pour choisir la source du nombre de décalage, des immédiats 8 (voir tableau des sorties).

Le contrôleur abrite de plus le compteur ordinal et l'incrèmente lorsqu'il traite une instruction.

### 6.2 Interface

#### 6.2.1 Entrées

Port	Taille	Description
Inst	16	Instruction à traiter
Flags	4	Drapeaux en entrée, ordre NZCV
Clk	1	Horloge
Reset	1	Remise à Zero



### 6.2.2 Sorties

Port	Taille	Description
Carry	1	Retenue sortante (provenant des drapeaux) à destination de l'ALU
DP_Shift	1	Provenance du nombre de décalages : 0 pour registre A, 1 pour Imm5
Imm32_Enable	1	Provenance de la donnée A : 0 pour registre, 1 pour Imm32
Imm5	5	Nombre de décalage pour les instructions de décalage de la catégorie <i>Shift, add, sub, mov</i>
Imm32	8	Valeur pour les instructions MOV, ADD (immediate) et SUB (immediate)
ALU_Opcode	4	Code opération à destination de l'ALU
Rm	3	Sélection du registre pour lecture de l'opérande A
Rn	3	Sélection du registre pour lecture de l'opérande B
Rd	3	Sélection du registre pour enregistrement du résultat
RAM_Addr	32	Adresse mémoire des instructions <i>Load/Store</i>
Load	1	Provenance des données en entrée du banc de registre
Store	1	1 pour stocker la valeur du registre Rm à l'adress RAM_Address
PC	8	Compteur ordinal : adresse de la prochaine instruction en ROM

## 6.3 Sous composants

### 6.3.1 Décodeur d'instruction

#### 6.3.1.1 Description

Le bloc *Opcode Decoder* active l'une de ses sorties en fonction de la catégorie d'instruction reconnue, afin d'activer les blocs correspondant du contrôleur.

L'entrée *Opcode* correspond au code opération pré-extrait de l'instruction, c'est à dire les 6 bits de poids fort de l'instruction.

Les sorties doivent être activées en fonction du code binaire correspondant à chacune d'elle. Voir *10 Jeu d'instructions (Instruction Set Architecture)*.

#### 6.3.1.2 Interface

##### Entrées

Port	Taille	Description
Opcode	6	Code opération à décoder

##### Sorties

Port	Taille	Description
Shift	1	Active le bloc <i>Shift, add, sub, mov</i>
Data_Processing	1	Active le bloc <i>Data Processing</i>
Load_Store	1	Active le bloc <i>Load/Store</i>
SP_Address	1	Active le bloc <i>SP Address</i>
Branch	1	Active le bloc <i>Conditional</i>

### 6.3.2 Shift, add, sub, mov

#### 6.3.2.1 Description

Le bloc *Shift, add, sub, mov* traite les instructions de calcul de la catégorie *Shift, add, sub, mov* (voir *10.1.1 Shift, add, sub, mov*).

La sortie *ALU\_Opcode* devra être définie pour chacune des instructions afin d'exécuter la bonne opération dans l'ALU (voir *4.3 Opérations*).

Certaines instructions ne mettent pas à jour tous les drapeaux. La sortie `Flags_Update_Mask` doit être définie en conséquence avec le masque dont les bits à 1 correspondent aux drapeaux à mettre à jour.

La sortie `Carry` force la valeur de la retenue entrante pour l'ALU. Les instructions `ADD` et `SUB` n'utilisent pas de retenue entrante. Elle doit être définie à 0 pour `ADD` et à 1 pour `SUB` étant donnée qu'elle est inversée pour la soustraction dans l'ALU.

La sortie `Imm32` est utilisée pour communiquer les valeurs des immédiats de `MOV`, `ADD` et `SUB` à l'ALU. Dans ce cas, la sortie `Imm32_Enable` doit être définie à 1. Les immédiats devront être étendus de 3 ou 8 bits vers 32 bits en complétant par des zéros (ce sont des entiers non-signés).

La sortie `Imm5` est utilisée en tant que valeur du nombre de décalage pour les instructions de décalage `LSL`, `LSR` et `ASR`.

Si l'entrée `Enable` est à 0, les sorties sont forcées à 0.

**Remarque :** l'immédiate pour l'instruction `MOV` passe par l'ALU pour être enregistré dans le registre de destination. Pour que la valeur ne soit pas modifiée, on peut l'inverser ici et utiliser l'opération `RSB` dans l'ALU.

**Remarque 2 :** pour les opérations de décalage, on préférera utiliser le registre `Rn` à la place de `Rm` pour rester cohérent avec les instructions de la catégorie *Data Processing*. L'ALU travaillera uniquement sur l'opérande B.

**Remarque 3 :** quand une instruction ne fait pas usage de certaines sorties, elles doivent être définies à 0.

### 6.3.2.2 Interface

#### Entrées

Port	Taille	Description
Instruction	16	Instruction <i>Shift, add, sub, mov</i> à décoder
Enable	1	Active le composant. Si 0, les sorties sont forcées à 0

#### Sorties

Port	Taille	Description
ALU_Opcode	4	Code opération à destination de l'ALU
Rm	3	Sélection du registre opérande A
Rn	3	Sélection du registre opérande B
Rd	3	Sélection du registre résultat
Flags_Update_Mask	4	Masque de mise à jour des drapeaux à destination du bloc <i>Flags APSR</i>
Carry	1	Valeur à utiliser en tant que retenue entrante pour l'ALU
Imm32_Enable	1	Indique au processeur d'utiliser la sortie <code>Imm32</code> à la place du registre <code>Rm</code>
Imm5	5	Nombre de décalage à destination de l'ALU
Imm32	32	Valeur à utiliser en tant qu'opérande A de l'ALU

### 6.3.3 Data Processing

#### 6.3.3.1 Description

Le bloc *Data Processing* traite les instructions de calcul de la catégorie *Data Processing* (voir 10.1.2 *Data processing*).

La sortie `ALU_Opcode` correspond aux bits 6 à 9, les code opérations de l'ALU ayant été implémenté en conséquence.

Certaines instructions ne mettent pas à jour tous les drapeaux. La sortie `Flags_Update_Mask` doit être définie en conséquence avec le masque dont les bits à 1 correspondent aux drapeaux à mettre à jour.

Si l'entrée `Enable` est à 0, les sorties sont forcées à 0.

**Remarque :** les instructions TST, CMP et CMN ne mettent à jour que les drapeaux et n'enregistrent pas le résultat de l'opération. Pour celles-ci, le registre  $R_d$  sera défini à  $R_n$  afin d'être cohérent avec les autres instructions, et que l'ALU puisse copier le contenu de l'opérande B dans le résultat.

**Remarque 2 :** pour les instructions RSB et MUL, les bits 3 à 5 définissent le registre  $R_n$ , contrairement aux autres instructions pour lesquelles ces bits définissent le registre  $R_m$ . Pour simplifier, le registre  $R_m$  sera utilisé pour toutes les instructions, en prenant soin de rester cohérent dans l'implémentation de l'ALU.

### 6.3.3.2 Interface

#### Entrées

Port	Taille	Description
Instruction	16	Instruction <i>Data Processing</i> à décoder
Enable	1	Active le composant. Si 0, les sortie sont forcées à 0

#### Sorties

Port	Taille	Description
ALU_Opcode	4	Code opération à destination de l'ALU
$R_m$	3	Sélection du registre opérande A
$R_n$	3	Sélection du registre opérande B
$R_d$	3	Sélection du registre résultat
Flags_Update_Mask	4	Masque de mise à jour des drapeaux à destination du bloc <i>Flags APSR</i>

### 6.3.4 Flags APSR

#### 6.3.4.1 Description

Le bloc *Flags APSR* correspond au 4 bits de poids fort du registre Application Program Status Register de l'architecture ARM. Il conserve les drapeaux générés par la dernière instruction, afin qu'ils soient disponibles pour la prochaine instruction.

L'entrée *Update\_Mask* permet de réinjecter l'ancien état d'un drapeau si le bit correspondant est à 0. Si le bit est à 1, le drapeau est mis à jour.

#### 6.3.4.2 Interface

##### Entrées

Port	Taille	Description
Flags_In	4	Nouveaux drapeaux générés par l'instruction courante, ordre NZCV
Update_Mask	4	Masque d'enregistrement des drapeaux, ordre NZCV
Clk	1	Horloge
Reset	1	Remise à zéro

##### Sorties

Port	Taille	Description
Flags_Out	4	Drapeaux générés par l'instruction précédente, ordre NZCV

### 6.3.5 Load/Store

#### 6.3.5.1 Description

Le bloc *Load/Store* traite les instructions de lecture/écriture en mémoire (voir 10.1.3 *Load/Store*).

La sortie `RAM_Addr` correspond à l'adresse mémoire à laquelle effectuer l'opération. Elle est calculée en fonction de la valeur actuelle du `Stack_Pointer` et de l'offset provenant de l'instruction.

La sortie `Store` indique à la mémoire de stocker la donnée du registre `Rm` à l'adresse `RAM_Addr`. La donnée sera écrite au cycle suivant.

La sortie `Load` indique au processeur de présenter la donnée à l'adresse `RAM_Addr` en entrée du banc de registre (`DataIn`). La donnée sera disponible au cycle suivant.

La sortie `PC_Hold` retarde l'incrémentation du *Program Counter* d'un coup d'horloge. La RAM étant synchrone, elle a besoin d'un cycle pour traiter l'opération de lecture/écriture. La donnée lue n'est donc pas disponible immédiatement, et le processeur ne peut pas commencer à exécuter l'instruction suivante. La sortie `Load` devra donc elle aussi être retardée d'un cycle.

Si l'entrée `Enable` est à 0, les sorties sont forcées à 0.

**Astuce :** utiliser une bascule D pour activer `PC_Hold` et retarder `Load`.

### 6.3.5.2 Interface

#### Entrées

Port	Taille	Description
Instruction	16	Instruction de lecture/écriture en mémoire à décoder
Enable	1	Active le composant. Si 0, les sortie sont forcées à 0
Stack_Pointer	32	Valeur courante du pointeur de pile
Clk	1	Horloge
Reset	1	Remise à zéro

#### Sorties

Port	Taille	Description
Store	1	Informe d'une opération d'écriture
Load	1	Informe d'une opération de lecture
PC_Hold	1	Retarde l'incrémentation du compteur ordinal d'un cycle
Rm	3	Registre de provenance de la donnée écrite en mémoire
Rd	3	Registre de destination de la donnée lue en mémoire
RAM_Addr	32	Adresse mémoire à laquelle effectuer les opérations

### 6.3.6 SP Address

#### 6.3.6.1 Description

Le bloc *SP Address* traite les instructions de mise à jour du pointeur de pile (voir *10.1.4 Miscellaneous 16-bit instructions*).

La sortie `New_Stack_Pointer` correspond à la nouvelle valeur du pointeur de pile qui sera enregistré dans le *Stack Pointer*. Elle est calculée en fonction de la valeur actuelle du `Stack_Pointer` et de l'opération en provenance de l'instruction (addition ou soustraction d'un immédiat).

Si l'entrée `Enable` est à 0, la sortie `Write_Enable` est forcée à 0.

#### 6.3.6.2 Interface

#### Entrées

Port	Taille	Description
Instruction	16	Instruction de mise à jour du pointeur de pile à décoder
Enable	1	Active le composant. Si 0, les sortie sont forcées à 0
Stack_Pointer	32	Valeur courante du pointeur de pile

## Sorties

Port	Taille	Description
Write_Enable	1	Le registre du pointeur de pile sera mis à jour avec la valeur New_Stack_Pointer
New_Stack_Pointer	32	Nouvelle valeur du pointeur de pile

### 6.3.7 Conditional

#### 6.3.7.1 Description

Le bloc conditionnel traite les instructions de branchement conditionnel (voir 10.1.5.1 B : *Conditional Branch* (p. 205)).

Il vérifie la condition à l'aide des drapeaux du registre *Flags APSR*, selon le tableau 10.2 *Conditions* (p. 178). Si la condition est vérifiée, la sortie *Verified* passe à 1.

La sortie *Offset* correspond à l'offset qui sera ajouté au *Program Counter*, en provenance de l'instruction. Si l'entrée *Enable* est à 0, la sortie *Verified* est forcée à 0.

#### 6.3.7.2 Interface

##### Entrées

Port	Taille	Description
Instruction	16	Instruction du branchement conditionnel à décoder
Enable	1	Active le composant. Si 0, les sorties sont forcées à 0
N	1	Drapeau négatif
Z	1	Drapeau nul
C	1	Drapeau retenue
V	1	Drapeau dépassement de capacité

##### Sorties

Port	Taille	Description
Verified	1	La condition est vérifiée
Offset	8	Offset à appliquer au Program Counter si la condition est vérifiée

### 6.3.8 Program Counter

#### 6.3.8.1 Description

Le compteur ordinal (*Program Counter*), aussi appelé pointeur d'instruction (*Instruction Pointer*), est un compteur 8 bits dont la valeur donne l'adresse de la prochaine instruction à exécuter. Il est déjà implémenté directement dans le contrôleur.

Il s'incrémente automatiquement à chaque coup d'horloge lorsque le signal *Count* est à l'état haut. Le signal *PC\_Hold* sortant du sous-composant *Load/Store* retarde cette incrémentation d'un cycle afin de laisser le temps à la RAM de présenter la donnée sélectionnée sur sa sortie. En effet, étant synchrone, elle n'agit qu'au coup d'horloge suivant.

Lorsque le signal *Load* est à l'état haut, le compteur charge la valeur suivante à partir de son entrée au prochain coup d'horloge. Les instructions de branchement (voir 10.1.5 *Branch*) du sous-composant *Conditional* exploitent cette possibilité afin d'altérer le flot d'exécution du programme en sautant à une certaine adresse.

**Remarque :** afin d'être cohérent avec le comportement d'un vrai Cortex-M0 et donc rester compatible avec les programmes compilés par GCC ou LLVM, l'offset du branchement est incrémenté de 3.

### 6.3.8.2 Interface

#### Entrées

Port	Taille	Description
Data	8	Valeur du compteur à définir si Load est à l'état haut
Count	1	Active l'incrémement automatique du compteur
UpDown	1	0 : décrémente, 1 : incrémente. Forcé à 1.
Load	1	Charge la valeur à partir de l'entrée Data
Clk	1	Horloge
Clear	1	Remise à Zero

#### Sorties

Port	Taille	Description
Output	8	Valeur courante du compteur ordinal
Carry	1	1 si le compteur atteint sa valeur maximale. Non utilisé ici.

### 6.3.9 Stack Pointer

#### 6.3.9.1 Description

Le pointeur de pile (*Stack Pointer*) est un simple registre 32 bits indiquant l'adresse en mémoire du début de la pile. Il est déjà implémenté directement dans le contrôleur.

Son contenu est modifié par les instructions ADD et SUB (voir 10.1.4 *Miscellaneous 16-bit instructions*) du sous-composant *SP Address*.

Son contenu est utilisé par les instructions LDR et STR (voir 10.1.3 *Load/Store*) du sous-composant *Load/Store*.

**Remarque :** en général dans un programme, on commence par décrémente (avec SUB) le pointeur de pile de la quantité d'espace mémoire dont on aura besoin. Par la suite, pour les accès mémoire on utilisera LDR et STR avec un offset pour sélectionner le bon emplacement dans la pile. À la fin, on incrémente (avec ADD) le pointeur de pile pour revenir à l'état initial.

On peut dire que la pile grandit vers le bas.

#### 6.3.9.2 Interface

##### Entrées

Port	Taille	Description
Data	32	Nouvelle valeur du pointeur de pile
Enable	1	Active l'enregistrement de la valeur au prochain coup d'horloge
Clk	1	Horloge
Reset	1	Remise à Zero

##### Sorties

Port	Taille	Description
Output	32	Valeur courante du pointeur de pile

---

## 7 Chemin de données

### 7.1 Description

Il s'agit d'interfacer les différents composants CPU, RAM et ROM afin d'obtenir une machine fonctionnelle qui puisse exécuter un programme automatiquement.

Un bouton `Reset` contrôle l'entrée `Reset` du processeur afin de remettre à zéro son état et recommencer l'exécution du programme depuis le début.

Un bouton `Clock` contrôle l'entrée `Clk` du processeur et de la RAM afin de contrôler manuellement l'exécution de chacun des instructions. Pour une exécution automatique et pour le déploiement sur FPGA, on utilisera le composant `Horloge` de Logisim.

### 7.2 CPU

#### 7.2.1 Description

Le processeur regroupe le contrôleur, le banc de registres et l'ALU.

À chaque coup d'horloge, l'instruction est décodée par le contrôleur, le calcul est effectué par l'ALU tandis que le banc de registres lui fournit les données et enregistre le résultat.

Lors d'une instruction `LDR`, le signal `Load` du contrôleur est activé, et la donnée en entrée du banc de registres doit être lue à partir de l'entrée `RAM_In` plutôt qu'à partir du résultat de l'ALU.

Lors d'une instruction `STR`, le signal `Store` du contrôleur est activé et est passé à la RAM. Les données en sortie `RAM_Out` sont fournies par la sortie `AOut` du banc de registres.

Lors d'une instruction de la catégorie *Shift, add, sub, mov*, le signal `DP_Shift` du contrôleur est activé et l'immédiat `Imm5` en sortie du contrôleur est utilisé pour l'entrée `Shift` de l'ALU.

Lors d'une instruction de la catégorie *Data Processing*, le signal `DP_Shift` du contrôleur est désactivé et les 5 bits de poids faible de la sortie `AOut` sont utilisés pour l'entrée `Shift` de l'ALU.

Lors d'une instruction `MOV` ou `ADD` et `SUB` avec immédiat, le signal `Imm32_Enable` du contrôleur est activé et la donnée à l'entrée `A` de l'ALU doit être lue à partir de la sortie `Imm32` du contrôleur plutôt qu'à partir de la sortie `AOut` du banc de registres.

Les sorties `Rm`, `Rn` et `Rd` du contrôleur se connectent respectivement aux entrées `RegA`, `RegB` et `RegDest` du banc de registres pour sélectionner les registres correspondant.

Les sorties `PC` et `RAM_Addr` se connectent respectivement aux sorties `ROM_Addr` et `RAM_Addr` de ce composant CPU pour sélectionner les adresses de la ROM et de la RAM.

#### 7.2.2 Interface

##### 7.2.2.1 Entrées

Port	Taille	Description
<code>RAM_In</code>	32	Données chargées à partir de la RAM
<code>ROM_In</code>	16	Instruction chargée à partir de la ROM
<code>Clk</code>	1	Horloge
<code>Reset</code>	1	Remise à Zero

### 7.2.2.2 Sorties

Port	Taille	Description
ROM_Addr	8	Adresse de la prochaine instruction
RAM_Addr	8	Adresse de la donnée à lire/écrire en mémoire
RAM_Out	32	Donnée à écrire en mémoire
Store	1	Indique à la RAM de sauvegarder la donnée RAM_Out à l'adresse RAM_Addr
R0-R7	8×32	Sortie des registres utilisées à des fins de débogage et visualisation du comportement

## 7.3 RAM

### 7.3.1 Description

La RAM est la mémoire de données dans laquelle le programme vient stocker le contenu d'un registre ou lire une donnée pour remplir un registre. Synchrones, elle ne lit ou n'enregistre les données qu'au coup d'horloge suivant.

Elle est adressée sur 8 bits et contient des données de 32 bits.

Le signal Load est défini à 1 de manière à toujours obtenir la données à l'adresse Address sur la sortie Data.

Lorsque le signal Store est activé, les données présentent sur l'entrée Input sont enregistrées dans la RAM à l'adresse Address.

**Remarque :** le jeu d'instruction ARMv7-M adresse la RAM octet par octet (1 adresse = 8 bits de données) tandis que sous Logisim, le composant RAM est adressé mot par mot (1 adresse = 32 bits de données). Cela permet de simplifier la gestion de la RAM puisqu'il est possible de charger des données directement dans les registres 32 bits du CPU.

**Remarque 2 :** sous Logisim, le paramètre Databus implementation doit être défini à Separate databus for read and write et le paramètre Trigger à Flanc Montant afin de pouvoir déployer le composant sur FPGA.

### 7.3.2 Interface

#### 7.3.2.1 Entrées

Port	Taille	Description
Address	8	Adresse à laquelle lire/écrire les données
Load	1	Lire les données au prochain coup d'horloge
Store	1	Enregistrer les données au prochain coup d'horloge
Clock	1	Horloge
Input	32	Données à écrire

#### 7.3.2.2 Sorties

Port	Taille	Description
Data	32	Données lues

## 7.4 ROM

### 7.4.1 Description

La ROM est la mémoire d'instruction à partir de laquelle les instructions du programme sont lues. Elle est accessible en lecture uniquement et est asynchrone.

Elle est adressée sur 8 bits et contient des données de 16 bits (largeur d'une instruction Thumb).



---

Le programme, assemblé par l'assembleur, devra être chargé dans cette ROM

### 7.4.2 Interface

#### 7.4.2.1 Entrées

Port	Taille	Description
Address	8	Adresse de l'instruction à charger

#### 7.4.2.2 Sorties

Port	Taille	Description
Data	16	Instruction lue

## 8 Assembleur

### 8.1 Introduction

Le code binaire à exécuter est obtenu par l'assemblage d'instructions issus du jeu d'instructions ARMv7 (contre un jeu ARMv6 dans le Cortex-M0 réel).

Le rôle de l'assembleur est de traduire un programme écrit en langage assembleur dans une représentation que le processeur saura interpréter.

Ici, le langage assembleur sera l'UAL (*Unified Assembler Language*) de ARM, restreint aux instructions ARMv7 implémentées. La représentation des instructions en sortie correspond au codage Thumb des instructions, c'est à dire uniquement sur 16-bits (voir *10 Jeu d'instructions (Instruction Set Architecture)*).

Le format de sortie aura la particularité d'être un fichier texte lisible par Logisim. Les instructions Thumb devront donc être codées en hexadecimal dans un format décrit ci-après.

### 8.2 Syntaxe

Syntaxe UAL :

S : māj des drapeaux

<c> : condition

R<sub>m</sub> : registre opérande 1

R<sub>n</sub> : registre opérande B

R<sub>d</sub> : registre destination

<immN> : immédiat sur N bits

SP : registre de pointeur de pile en mémoire

opcode : code de l'instruction, peut occuper jusqu'à la taille indiquée

[] : argument optionnel

Exemple :

Nous allons partir d'un exemple très simple : 3 variables sont déclarées sur la pile, *a* et *b* ont une valeur qui leur est propre et nous stockons dans *c* le résultat de l'addition *a + b*.

Code C :

```
int main() {
    int a,b,c;
    a = 0;
    b = 1;
    c = a + b;
}
```

Code assembleur pour le cortex M0 :

```
sub    sp, #12           // Agrandir la pile de 3*4 octets d'où le sp - 12
movs   r0, #0            // Placer dans un registre la valeur contenue dans la variable a
str     r0, [sp, #8]      // Stocker cette valeur dans la pile
movs   r1, #1            // Placer dans un registre la valeur contenue dans la variable b
str     r1, [sp, #4]      // Stocker cette valeur dans la pile
ldr     r1, [sp, #8]      // Charger dans le registre 1 la valeur contenue à la dernière
↳ adresse de la pile
ldr     r2, [sp, #4]      // Charger dans le registre 2 la valeur contenue à l'avant dernière
↳ adresse de la pile
adds   r1, r1, r2         // Additionner les valeurs des registres 1 et 2, stocker le
↳ résultat dans le registre 1
str     r1, [sp]          // Stocker le contenu du registre 1 à l'adresse pointée par le
↳ pointeur de pile
add     sp, #12           // Réduire la pile de 3*4 octets
```

### 8.3 Syntaxe Logisim

Voici un exemple de fichier lisible par Logisim pour remplir le contenu de la ROM obtenu par assemblage du code assembleur ci-dessus :

```
v2.0 raw
b08c 2000 9008 2101 9104 9908 9a04 1889 9100 b00c
```

On observe dont un entête v2.0 raw, toujours présent sur la première ligne.

Sur les lignes suivantes, les instructions sont disposées par groupes de 4 caractères hexadécimaux séparés par des espaces, ce qui représente 16 bits. On a donc une instruction par groupe. Les retours à la ligne sont optionnels.

## 9 Déploiement sur FPGA

### 9.1 Introduction

Un *FPGA* est un circuit logique programmable. C'est un circuit intégré qui peut être configuré pour effectuer une certaine tâche. La configuration du circuit est souvent décrite dans un langage de description de matériel, par exemple VHDL.

Le but ici n'est pas d'écrire directement du VHDL, mais de le faire générer par Logisim à partir du circuit du processeur. Il sera donc possible d'observer le comportement du processeur sur du vrai matériel, ici la carte de développement *Altera DE2* avec un *FPGA Cyclone II*, et l'interfacer avec le monde extérieur.

### 9.2 Installation de Quartus sur Ubuntu

#### 9.2.1 Dépendances

Dans Ubuntu 16.04

1. Installer les paquets suivants :

- libc6-i386
- libx11-6:i386
- libxext6:i386

à l'aide de la commande

```
sudo apt install libc6-i386 libx11-6:i386 libxext6:i386
```

2. Ajouter le fichier de règles `51-usbblaster.rules` pour l'accès à l'USB de la carte, disponible à l'adresse <https://files.miaounyan.eu/Quartus/> :

```
sudo cp 51-usbblaster.rules /etc/udev/rules.d/
```

3. Recharger les règles udev

```
sudo udevadm control --reload
```

#### 9.2.2 Installation

Dans Ubuntu 16.04

1. Télécharger `QuartusSetupWeb-13.0.1.232.run` et `cyclone_web-13.0.232.qdz` à l'adresse : <https://files.miaounyan.eu/Quartus/>
2. Définir `QuartusSetupWeb-13.0.1.232.run` comme exécutable :
  - À l'aide d'un gestionnaire de fichier graphique
    - (a) Clic droit sur `QuartusSetupWeb-13.0.1.232.run`
    - (b) *Propriétés*
    - (c) Onglet *Permissions*
    - (d) Cocher *Autoriser l'exécution du fichier comme un programme*
  - Ou, dans un terminal :

```
chmod +x QuartusSetupWeb-13.0.1.232.run
```

3. Double cliquer sur `QuartusSetupWeb-13.0.1.232.run`
4. Suivre les étapes d'installation en s'assurant que la prise en charge des FPGA Cyclone est bien sélectionnée, et noter le chemin de destination.

### 9.3 Configuration de Logisim

Dans Logisim :

1. Dans le menu `FPGA Menu`, sélectionner `FPGA Commander`
2. Sélectionner `ALTERA-DE2` à la ligne `Choose target board`
3. Cliquer sur `Toolpath` et indiquer le dossier correspondant au chemin de destination de l'installation Quartus
4. Vérifier que les deux premiers boutons indiquent `VHDL` et `Download to board`. Dans le cas contraire, cliquer dessus.

### 9.4 Déploiement sur la carte

1. Brancher le câble USB à l'ordinateur et à la carte (port de gauche, noté `BLASTER`)
2. Allumer la carte

Dans VirtualBox

1. Cliquer sur le menu `Périphériques`
2. Dans le sous-menu `USB`, cocher `Altera USB-Blaster`

Dans Logisim :

1. Ouvrir le projet
2. Dans le menu `FPGA Menu`, sélectionner `FPGA Commander`
3. Sélectionner la fréquence de l'horloge désirée à la ligne `Choose tick frequency`
4. Cliquer sur `Annotate`
5. Cliquer sur `Download`
6. Dans cette boîte de dialogue, cliquer sur `Load Map` et sélectionner le fichier `main-ALTERA-DE2-MAP.xml`
7. Assigner les entrées/sorties restantes en les sélectionnant d'abord dans la colonne de gauche puis en cliquant sur un élément (surligné en rouge) de la carte
8. Cliquer sur `Done`
9. Après avoir patienté quelques instants, confirmer le transfert sur la carte

## 10 Jeu d'instructions (Instruction Set Architecture)

Toutes les informations présentes dans cette section proviennent directement du manuel de référence de l'architecture ARMv7-M (*ARM v7-M Architecture Reference Manual*). Elles ont été traduites et réorganisées pour en faciliter la lecture. En cas de doute, ou pour en savoir plus, les pages du manuel sont indiquées entre parenthèses.

### 10.1 Instructions à implémenter

**Binaire :**

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
opcode															

#### 10.1.1 Shift, add, sub, mov

**Binaire :**

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	opcode													

##### 10.1.1.1 LSL (immediate) : Logical Shift Left (p. 282)

**Description :**

Décale le contenu du registre  $R_m$  vers la gauche d'un nombre de bits donné par l'immédiate  $imm5$ , écrit le résultat dans le registre  $R_d$ .

Des zéros sont insérés à droite.

Les drapeaux suivants sont mis à jour :

$N = 1$  si résultat  $< 0$ ,  $N = 0$  sinon.

$Z = 1$  si résultat  $= 0$ ,  $Z = 0$  sinon.

$C = R_m<0 - shift>$  avec shift le nombre de décalage. Autrement dit,  $C$  est égal au dernier bit sortant.

**Assembleur :** T1

LSLS <Rd>, <Rm>, #<imm5>

**Binaire :**

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	imm5					Rm			Rd		

##### 10.1.1.2 LSR (immediate) : Logical Shift Right (p. 284)

**Description :**

Décale le contenu du registre  $R_m$  vers la droite d'un nombre de bits donné par l'immédiate  $imm5$ , écrit le résultat dans le registre  $R_d$ .

Des zéros sont insérés à gauche.

Les drapeaux suivants sont mis à jour :

$N = 1$  si résultat  $< 0$ ,  $N = 0$  sinon.

$Z = 1$  si résultat  $= 0$ ,  $Z = 0$  sinon.

$C = R_m<shift - 1>$  avec shift le nombre de décalage. Autrement dit,  $C$  est égal au dernier bit sortant.

**Assembleur :** T1

LSRS <Rd>, <Rm>, #<imm5>

**Binaire :**

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	1	imm5					Rm			Rd		

**10.1.1.3 ASR (immediate) : Arithmetic Shift Right (p. 203)****Description :**

Décale le contenu du registre  $R_m$  vers la droite d'un nombre de bits donné par l'immédiate  $imm5$ , écrit le résultat dans le registre  $R_d$ .

Le bit de signe de  $R_m$  est ré-inséré à gauche.

Les drapeaux suivants sont mis à jour :

$N = 1$  si résultat  $< 0$ ,  $N = 0$  sinon.

$Z = 1$  si résultat  $= 0$ ,  $Z = 0$  sinon.

$C = R_m<shift - 1>$  avec shift le nombre de décalage. Autrement dit,  $C$  est égal au dernier bit sortant.

**Assembleur : T1**

```
ASRS <Rd>, <Rm>, #<imm5>
```

**Binaire :**

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	1	0	imm5					Rm			Rd		

**10.1.1.4 ADD (register) : Add register (p. 192)****Description :**

Ajoute le contenu du registre  $R_n$  au contenu du registre  $R_m$ , écrit le résultat dans le registre  $R_d$ .

Les drapeaux suivants sont mis à jour :

$N = 1$  si résultat  $< 0$ ,  $N = 0$  sinon.

$Z = 1$  si résultat  $= 0$ ,  $Z = 0$  sinon.

$C = 1$  en cas de dépassement de capacité lors d'une opération non signée.

$V = 1$  en cas de dépassement de capacité lors d'une opération signée.

**Assembleur : T1**

```
ADDS <Rd>, <Rn>, <Rm>
```

**Binaire :**

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	1	1	0	0	Rm			Rn			Rd		

**10.1.1.5 SUB (register) : Subtract register (p. 404)**

**Description :** Soustrait le contenu du registre  $R_m$  au contenu du registre  $R_n$ , écrit le résultat dans le registre  $R_d$ .

Les drapeaux suivants sont mis à jour :

$N = 1$  si résultat  $< 0$ ,  $N = 0$  sinon.

$Z = 1$  si résultat  $= 0$ ,  $Z = 0$  sinon.

$C = 1$  en cas de dépassement de capacité lors d'une opération non signée.

$V = 1$  en cas de dépassement de capacité lors d'une opération signée.

**Assembleur : T1**

SUBS &lt;Rd&gt;,&lt;Rn&gt;,&lt;Rm&gt;

**Binaire :**

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	1	1	0	1	Rm			Rn			Rd		

**10.1.1.6 ADD (immediate) : Add 3-bit immediate (p. 190)****Description :**

Ajoute l'immédiate  $Imm3$  au contenu du registre  $Rn$ , écrit le résultat dans le registre  $Rd$ .

Les drapeaux suivants sont mis à jour :

$N = 1$  si résultat  $< 0$ ,  $N = 0$  sinon.

$Z = 1$  si résultat  $= 0$ ,  $Z = 0$  sinon.

$C = 1$  en cas de dépassement de capacité lors d'une opération non signée.

$V = 1$  en cas de dépassement de capacité lors d'une opération signée.

**Assembleur : T1**

ADDS &lt;Rd&gt;,&lt;Rn&gt;,&lt;#imm3&gt;

**Binaire :**

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	1	1	1	0	Imm3			Rn			Rd		

**10.1.1.7 SUB (immediate) : Subtract 3-bit immediate (p. 402)****Description :**

Soustrait l'immédiate  $Imm3$  au contenu du registre  $Rn$ , écrit le résultat dans le registre  $Rd$ .

Les drapeaux suivants sont mis à jour :

$N = 1$  si résultat  $< 0$ ,  $N = 0$  sinon.

$Z = 1$  si résultat  $= 0$ ,  $Z = 0$  sinon.

$C = 1$  en cas de dépassement de capacité lors d'une opération non signée.

$V = 1$  en cas de dépassement de capacité lors d'une opération signée.

**Assembleur : T1**

SUBS &lt;Rd&gt;,&lt;Rn&gt;,&lt;#imm3&gt;

**Binaire :**

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	1	1	1	1	Imm3			Rn			Rd		

**10.1.1.8 MOV (immediate) : Move (p. 291)****Description :**

Écrit l'immédiate  $imm8$  dans le registre  $Rd$ .

Les drapeaux suivants sont mis à jour :

$N = 1$  si résultat  $< 0$ ,  $N = 0$  sinon.

$Z = 1$  si résultat  $= 0$ ,  $Z = 0$  sinon.

**Assembleur : T1**

MOVS <Rd>, #<imm8>

**Binaire :**

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	1	0	0	Rd			imm8							

**10.1.2 Data processing****Binaire :**

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	0	0	opcode									

**10.1.2.1 AND (register) : Bitwise AND (p. 201)****Description :**

Effectue un ET binaire entre le contenu du registre  $R_{dn}$  et le contenu du registre  $R_m$ , écrit le résultat dans le registre  $R_{dn}$ .

Les drapeaux suivants sont mis à jour :

$N = 1$  si résultat  $< 0$ ,  $N = 0$  sinon.

$Z = 1$  si résultat  $= 0$ ,  $Z = 0$  sinon.

$C = 0$

**Assembleur : T1**

ANDS <Rdn>, <Rm>

**Binaire :**

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	0	0	0	0	0	0	Rm			Rdn		

**10.1.2.2 EOR (register) : Exclusive OR (p. 233)****Description :**

Effectue un OU exclusif binaire entre le contenu du registre  $R_{dn}$  et le contenu du registre  $R_m$ , écrit le résultat dans le registre  $R_{dn}$ .

Les drapeaux suivants sont mis à jour :

$N = 1$  si résultat  $< 0$ ,  $N = 0$  sinon.

$Z = 1$  si résultat  $= 0$ ,  $Z = 0$  sinon.

$C = 0$

**Assembleur : T1**

EORS <Rdn>, <Rm>

**Binaire :**

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	0	0	0	0	0	1	Rm			Rdn		

**10.1.2.3 LSL (register) : Logical Shift Left (p. 283)****Description :**

Décale le contenu du registre  $R_{dn}$  vers la gauche d'un nombre de bits donné par l'octet inférieur du registre  $R_m$ , écrit le résultat dans le registre  $R_{dn}$ .

Des zéros sont insérés à droite.

Les drapeaux suivants sont mis à jour :

$N = 1$  si résultat  $< 0$ ,  $N = 0$  sinon.

$Z = 1$  si résultat  $= 0$ ,  $Z = 0$  sinon.

$C = R_n<0 - shift>$  avec shift le nombre de décalage. Autrement dit,  $C$  est égal au dernier bit sortant.

**Assembleur : T1**

LSLS <Rdn>, <Rm>

**Binaire :**

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	0	0	0	0	1	0	Rm			Rdn		

**10.1.2.4 LSR (register) : Logical Shift Right (p. 285)****Description :**

Décale le contenu du registre  $R_{dn}$  vers la droite d'un nombre de bits donné par l'octet inférieur du registre  $R_m$ , écrit le résultat dans le registre  $R_{dn}$ .

Des zéros sont insérés à gauche.

Les drapeaux suivants sont mis à jour :

$N = 1$  si résultat  $< 0$ ,  $N = 0$  sinon.

$Z = 1$  si résultat  $= 0$ ,  $Z = 0$  sinon.

$C = R_n<shift - 1>$  avec shift le nombre de décalage. Autrement dit,  $C$  est égal au dernier bit sortant.

**Assembleur : T1**

LSRS <Rdn>, <Rm>

**Binaire :**

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	0	0	0	0	1	1	Rm			Rdn		

**10.1.2.5 ASR (register) : Arithmetic Shift Right (p. 204)****Description :**

Décale le contenu du registre  $R_{dn}$  vers la droite d'un nombre de bits donné par l'octet inférieur du registre  $R_m$ , écrit le résultat dans le registre  $R_{dn}$ .

Le bit de signe de  $R_{dn}$  est ré-inséré à gauche.

Les drapeaux suivants sont mis à jour :

$N = 1$  si résultat  $< 0$ ,  $N = 0$  sinon.

$Z = 1$  si résultat  $= 0$ ,  $Z = 0$  sinon.

$C = R_n<shift - 1>$  avec shift le nombre de décalage. Autrement dit,  $C$  est égal au dernier bit sortant.

**Assembleur : T1**

ASRS <Rdn>, <Rm>



**Binaire :**

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	0	0	0	1	0	0	Rm			Rdn		

**10.1.2.6 ADC (register) : Add with Carry (p. 188)****Description :**

Ajoute le contenu du registre  $R_m$  et le drapeau de retenu au contenu du registre  $R_{dn}$ , écrit le résultat dans le registre  $R_{dn}$ .

Les drapeaux suivants sont mis à jour :

$N = 1$  si résultat  $< 0$ ,  $N = 0$  sinon.

$Z = 1$  si résultat  $= 0$ ,  $Z = 0$  sinon.

$C = 1$  en cas de dépassement de capacité lors d'une opération non signée.

$V = 1$  en cas de dépassement de capacité lors d'une opération signée.

**Assembleur : T1**

ADCS <Rdn>, <Rm>

**Binaire :**

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	0	0	0	1	0	1	Rm			Rdn		

**10.1.2.7 SBC (register) : Subtract with Carry (p. 347)****Description :**

Soustrait le contenu du registre  $R_m$  et le complément du drapeau de retenu au contenu du registre  $R_{dn}$ , écrit le résultat dans le registre  $R_{dn}$ .

Les drapeaux suivants sont mis à jour :

$N = 1$  si résultat  $< 0$ ,  $N = 0$  sinon.

$Z = 1$  si résultat  $= 0$ ,  $Z = 0$  sinon.

$C = 1$  en cas de dépassement de capacité lors d'une opération non signée.

$V = 1$  en cas de dépassement de capacité lors d'une opération signée.

**Assembleur : T1**

SBCS <Rdn>, <Rm>

**Binaire :**

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	0	0	0	1	1	0	Rm			Rdn		

**10.1.2.8 ROR (register) : Rotate Right (p. 339)****Description :**

Pivote le contenu du registre  $R_{dn}$  vers la droite d'un nombre de bits donné par l'octet inférieur du registre  $R_m$ , écrit le résultat dans le registre  $R_{dn}$ .

Les bits de  $R_{dn}$  sortant à droite sont ré-insérés à gauche.

Les drapeaux suivants sont mis à jour :

$N = 1$  si résultat  $< 0$ ,  $N = 0$  sinon.

$Z = 1$  si résultat  $= 0$ ,  $Z = 0$  sinon.

$C = \text{résultat} \langle 31 \rangle$ . Autrement dit,  $C$  est égal au dernier bit sortant.

**Assembleur : T1**

RORS <Rdn>, <Rm>

**Binaire :**

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	0	0	0	1	1	1	Rm			Rdn		

**10.1.2.9 TST (register) : Set flags on bitwise AND (p. 420)****Description :**

Effectue un ET logique entre le contenu du registre  $R_n$  et le contenu du registre  $R_m$ , le résultat n'est pas écrit.

Les drapeaux suivants sont mis à jour :

$N = 1$  si résultat  $< 0$ ,  $N = 0$  sinon.

$Z = 1$  si résultat  $= 0$ ,  $Z = 0$  sinon.

$C = 0$

**Assembleur : T1**

TST <Rn>, <Rm>

**Binaire :**

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	0	0	1	0	0	0	Rm			Rn		

**10.1.2.10 RSB (immediate) : Reverse Subtract from 0 (p. 341)****Description :**

Soustrait le contenu du registre  $R_n$  à l'immédiat 0, écrit le résultat dans le registre  $R_d$ .

Les drapeaux suivants sont mis à jour :

$N = 1$  si résultat  $< 0$ ,  $N = 0$  sinon.

$Z = 1$  si résultat  $= 0$ ,  $Z = 0$  sinon.

$C = 0$ .

$V = 0$ .

**Assembleur : T1**

RSBS <Rd>, <Rn>, #0

**Binaire :**

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	0	0	1	0	0	1	Rn			Rd		

**10.1.2.11 CMP (register) : Compare Registers (p. 224)****Description :**

Soustrait le contenu du registre  $R_m$  au contenu du registre  $R_n$ , le résultat n'est pas écrit.

Les drapeaux suivants sont mis à jour :

$N = 1$  si résultat  $< 0$ ,  $N = 0$  sinon.

$Z = 1$  si résultat  $= 0$ ,  $Z = 0$  sinon.

C = 1 en cas de dépassement de capacité lors d'une opération non signée.

V = 1 en cas de dépassement de capacité lors d'une opération signée.

#### Assembleur : T1

CMP <Rn>, <Rm>

#### Binaire :

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	0	0	1	0	1	0	Rm			Rn		

#### 10.1.2.12 CMN (register) : Compare Negative (p. 222)

##### Description :

Ajoute le contenu du registre R<sub>m</sub> au contenu du registre R<sub>n</sub>, le résultat n'est pas écrit.

Les drapeaux suivants sont mis à jour :

N = 1 si résultat < 0, N = 0 sinon.

Z = 1 si résultat = 0, Z = 0 sinon.

C = 1 en cas de dépassement de capacité lors d'une opération non signée.

V = 1 en cas de dépassement de capacité lors d'une opération signée.

#### Assembleur : T1

CMN <Rn>, <Rm>

#### Binaire :

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	0	0	1	0	1	1	Rm			Rn		

#### 10.1.2.13 ORR (register) : Logical OR (p. 310)

##### Description :

Effectue un OU binaire entre le contenu du registre R<sub>dn</sub> et le contenu du registre R<sub>m</sub>, écrit le résultat dans le registre R<sub>dn</sub>.

Les drapeaux suivants sont mis à jour :

N = 1 si résultat < 0, N = 0 sinon.

Z = 1 si résultat = 0, Z = 0 sinon.

C = 0.

#### Assembleur : T1

ORRS <Rdn>, <Rm>

#### Binaire :

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	0	0	1	1	0	0	Rm			Rdn		

#### 10.1.2.14 MUL : Multiply Two Registers (p. 302)

##### Description :

Multiplie le contenu du registre R<sub>n</sub> avec le contenu du registre R<sub>dm</sub>, écrit les 32 bits de poids faible du résultat dans le registre R<sub>dm</sub>.

Les drapeaux suivants sont mis à jour :

$N = 1$  si résultat  $< 0$ ,  $N = 0$  sinon.

$Z = 1$  si résultat  $= 0$ ,  $Z = 0$  sinon.

**Assembleur : T1**

MULS <Rdm>, <Rn>, <Rdm>

**Binaire :**

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	0	0	1	1	0	1	Rn			Rdm		

**10.1.2.15 BIC (register) : Bit Clear (p. 210)****Description :**

Effectue un ET binaire entre le contenu du registre  $R_{dn}$  et le contenu du registre  $R_m$ , écrit le résultat dans le registre  $R_{dn}$ .

Les drapeaux suivants sont mis à jour :

$N = 1$  si résultat  $< 0$ ,  $N = 0$  sinon.

$Z = 1$  si résultat  $= 0$ ,  $Z = 0$  sinon.

$C = 0$ .

**Assembleur : T1**

BICS <Rdn>, <Rm>

**Binaire :**

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	0	0	1	1	1	0	Rm			Rdn		

**10.1.2.16 MVN (register) : Bitwise NOT (p. 304)****Description :**

Effectue un NON binaire sur le contenu du registre  $R_m$ , écrit le résultat dans le registre  $R_d$ .

Les drapeaux suivants sont mis à jour :

$N = 1$  si résultat  $< 0$ ,  $N = 0$  sinon.

$Z = 1$  si résultat  $= 0$ ,  $Z = 0$  sinon.

$C = 0$ .

**Assembleur : T1**

MVNS <Rd>, <Rm>

**Binaire :**

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	0	0	1	1	1	1	Rm			Rd		

**10.1.3 Load/Store****Binaire :**

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	0	1	opcode											

**10.1.3.1 STR (immediate) : Store Register (p. 386)****Description :**

Écrit un mot de 32 bits contenu dans le registre *Rt* à l'adresse mémoire spécifiée.  
L'adresse mémoire est calculée à partir du contenu du registre *SP* plus l'immédiate *imm8*.

**Assembleur : T2**

STR <Rt> ,[SP,#<imm8>]

**Binaire :**

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	0	1	0	Rt			imm8							

**10.1.3.2 LDR (immediate) : Load Register (p. 246)****Description :**

Charge un mot de 32 bits contenu à l'adresse mémoire spécifiée, écrit le résultat dans le registre *Rt*.  
L'adresse mémoire est calculée à partir du contenu du registre *SP* plus l'immédiate *imm8*.

**Assembleur : T2**

LDR <Rt> ,[SP{, #<imm8>}]

**Binaire :**

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	0	1	1	Rt			imm8							

**10.1.4 Miscellaneous 16-bit instructions****Binaire :**

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	1	opcode											

**10.1.4.1 ADD (SP plus immediate) : Add Immediate to SP (p. 194)****Description :**

Ajoute un immédiate à la valeur du registre *SP*, écrit le résultat dans le registre *SP*. Les drapeaux ne sont pas mis à jour.

**Assembleur : T2**

ADD [SP,] SP,#<imm7>

**Binaire :**

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	1	0	0	0	0	0	imm7						

**10.1.4.2 SUB (SP minus immediate) : Subtract Immediate from SP (p. 402)****Description :**

Soustrait un immédiate à la valeur du registre *SP*, écrit le résultat dans le registre *SP*. Les drapeaux ne sont pas mis à jour.

**Assembleur : T1**

SUB [SP,] SP, # &lt;imm7&gt;

**Binaire :**

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	1	0	0	0	0	1	imm7						

**10.1.5 Branch****Binaire :**

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	0	1	opcode											

**10.1.5.1 B : Conditional Branch (p. 205)****Description :**Continue l'exécution à partir de l'étiquette `label` si la condition <c> est vérifiée.**Assembleur :** T1

B&lt;c&gt; &lt;label&gt;

**Binaire :**

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	0	1	cond				imm8							

**10.2 Conditions (p. 178)**

code	symbole	signification	drapeaux
0000	EQ	égalité	Z == 1
0001	NE	différence	Z == 0
0010	CS	retenue	C == 1
0011	CC	pas de retenue	C == 0
0100	MI	négatif	N == 1
0101	PL	positif ou nul	N == 0
0110	VS	dépassement de capacité	V == 1
0111	VC	pas de dépassement de capacité	V == 0
1000	HI	supérieur (non signé)	C == 1 et Z == 0
1001	LS	inférieur ou égal (non signé)	C == 0 ou Z == 1
1010	GE	supérieur ou égal (signé)	N == V
1011	LT	inférieur (signé)	N != V
1100	GT	supérieur (signé)	Z == 0 et N == V
1101	LE	inférieur ou égal (signé)	Z == 1 ou N != V
1110	aucun ou AL	toujours vrai	

**10.3 Drapeaux (p. 31)**

- N : résultat négatif, égal au bit de poids fort du résultat
- Z : résultat nul, égal à 1 si le résultat est 0
- C : retenue
- V : dépassement de capacité

## 11 Pour aller plus loin

### 11.1 Compilation de code C

Avec le jeu d'instructions de ce processeur, il est possible d'exécuter du code C compilé par Clang. Il doit cependant rester relativement simple avec une structure bien précise.

En particulier, on évitera :

- Les appels de fonctions (LR, PUSH, POP non implémentés)
- Les variables globales et `static` (adressage uniquement sur la pile)

On s'assurera donc :

- D'écrire tout le code dans la fonction `main()`
- De placer toutes les valeurs (y compris celles de comparaison dans les conditions) dans des variables
- De déclarer toutes les variables dans le corps de la fonction `main()`

La commande à utiliser est la suivante :

```
clang -S -target arm-none-eabi -mcpu=cortex-m0 -O0 -mfloat-abi=soft main.c
```

avec `main.c` le fichier source C.

Cela créera un fichier de sortie `main.s` dont il faudra extraire les instructions assembleur, de la directive `.pad` exclue jusqu'à la ligne `bx lr` exclue qui correspond au retour de la fonction `main()`.

**Remarque :** `bx lr` correspond au retour à la fonction appelante, inexistante ici. L'instruction n'est de plus pas implémentée, il suffit donc de supprimer cette ligne. Si le programme contient une boucle `while (1)` principale, la fonction `main()` ne retourne pas donc l'instruction `bx lr` sera absente.

Le code assembleur extrait devra être passé à l'assembleur écrit dans le cadre du projet pour générer le fichier lisible par Logisim et pouvoir l'importer dans la ROM.

### 11.2 Entrées/Sorties

Pour pouvoir s'interfacer avec le monde extérieur, un système doit disposer d'entrées/sorties. Jusqu'à là, notre processeur ne disposait pas d'entrées, le seul contrôle possible était d'actionner l'horloge et de forcer une remise à zéro. Quant aux sorties, elles étaient limitées à la visualisation du contenu des registres.

Nous souhaitons donc pouvoir dialoguer avec un ou plusieurs périphériques. Pour cela, nous allons mettre en place le concept de *Memory-mapped I/O*, qui consiste à réserver une partie de l'espace d'adressage mémoire pour les entrées/sorties.

Dans notre cas, notre RAM est adressée en 8 bits, on peut donc utiliser un 9<sup>e</sup> bit pour dialoguer avec les entrées/sorties.

Si l'adresse mémoire est strictement inférieure à 256, les instructions LDR et STR affecteront la RAM.

Si l'adresse mémoire est supérieure ou égale à 256, les instructions LDR et STR affecteront un banc de registres. On ne créera pas 256 registres, quelques registres sur les premières adresses seront amplement suffisant.

Nos bus d'entrées/sorties pourront être extraits à partir des registres. Par exemple, pour dialoguer sur un bus  $I^2C$ , on pourra extraire les 2 bits de poids faible du registre 0 pour les connecter aux lignes SDA et SDL.

Notre processeur ne disposant pas d'interruptions, certains protocoles ne seront pas implémentables.