
به نام خدا

آراس ولی زاده - ۴۰۱۲۴۳۰۹۵

سوال ۱: برای پیاده سازی تابع داخل cmos نیاز به نقیض تابع و دوگان نقیض داریم که برای رسیدن به این هدف میتونیم اول بریم خود تابع رو با کارنومپ بهینه کنیم و بعد از اون نقیض کنیم تابع بهینه شده رو و ادامه ماجرا ، یا اینکه مستقیم با خود کارنومپ بهینه نقیض تابع رو بدست بیاریم تا بتونیم نقیض رو وارد مستقیم با خود کارنومپ بهینه نقیض تابع رو بدست بیاریم تا بتونیم نقیض رو وارد وارد مستقیم و دوگیان نست و دوگیان در ابتدا نحوه بهینه کردن تابع اورده شده و المده



در ادامه کد و تست بنچ اورده شده که خروجی برنامه هم به شکل واضح در ترمینال آورده شده

کد برنامه که ترانزیستور ها پیاده سازی شده:

```
V Valizadeh.Aras.401243095.Problem1.Testbench.v
                                                             V Valizadeh.Aras.401243095.Problem1.Module.v ×
                         wire p1 , p2 , p3 , p4 , p5;
supply1 sup1;
                         pmos p32(o1, sup1 , C);
57
                        pmos p62(out , o2 , not_C);
pmos p72(out , o2 , A);
*
                        pmos p82 (out , o2 , not_B);
nmos n12 (p1,sup@,A);
                         nmos n22 (p2,p1,not_C);
                        nmos n32(out , p2 , not_B);
                         nmos n42(p3,sup0 , D);
                        nmos n52(out,p3,not_A);
                         nmos n62(p4, sup0, C);
                         nmos n72(p5,p4,not_A);
                                                                                                                   Ln 4, Col 22 Spaces: 4 UTF-8 LF Verilog Blackbox
⊗ 0 △ 0 -- NORMAL --
```

تست بنچ برنامه که تمام حالت های ممکن رو پوشش میده:

خروجی برنامه در ترمینال برای اطمینان از صحت عملکرد کد:

```
Last login: Sun Jun 18 00:23:57 on ttys000

[arasvalizadeh@Arass-MacBook-Pro problem 1 % iverilog Valizadeh.Aras.401243095.Problem1.Mo arasvalizadeh@Arass-MacBook-Pro problem 1 % ./a.out

[A: 0, B: 0, C: 0, D: 0 --> 1

A: 0, B: 0, C: 1, D: 0 --> 0

A: 0, B: 0, C: 1, D: 1 --> 0

A: 0, B: 1, C: 0, D: 1 --> 0

A: 0, B: 1, C: 0, D: 1 --> 0

A: 0, B: 1, C: 1, D: 0 --> 1

A: 0, B: 1, C: 1, D: 0 --> 1

A: 0, B: 1, C: 1, D: 1 --> 0

A: 1, B: 0, C: 0, D: 1 --> 0

A: 1, B: 0, C: 0, D: 1 --> 0

A: 1, B: 0, C: 1, D: 1 --> 1

A: 1, B: 0, C: 1, D: 1 --> 1

A: 1, B: 1, C: 0, D: 1 --> 1


A: 1, B: 1, C: 0, D: 1 --> 1

A: 1, B: 1, C: 0, D: 1 --> 1


A: 1, B: 1, C: 0, D: 1 --> 1

A: 1, B: 1, C: 1, D: 0 --> 1
```

شكل موج:



سوال ۲: برای این سوال به دلیل استفاده از سیستم مکمل ۲یی برای نمایش اعداد و انجام عملیات جمع بر روی آنها طبعا کار ساده تر از باقی سیستم ها هستش . برای پیاده سازی سوال ۲ عدد 8 بیتی ورودی داریم که 8 بیت خروجی و یک خروجی تشخیص دهنده اور فلو داریم . برای بدست آوردن هر بیت و carry تولید شده باید ۳ مولفه ۲ بیت ورودی و carry که از بیت قبلی تولید شده رو در نظر بگیریم و برای هر کدام یک کارنومپ ۳ ورودی داریم ، فقط برای بیت اول چون دهتریم از بیت های قبلی نداریم این کارنو مپ ۲ ورودی میشود که در ادامه آورده شده:



توضیح کد: در ابتدا ورودی ها و خروجی ها مشخص میشه و در همون ابتدا not تمامی عبارت ها ساخته میشه ، تا در ادامه کد هر جا نیاز باشه استفاده بشه از شون:

```
V Valizadeh.Aras.401243095.Problem2.Module.v ×
                     wire not_a0,not_a1,not_a2,not_a3,not_a4,not_a5,not_a6,not_a7;
                     wire not_b0,not_b1,not_b2,not_b3,not_b4,not_b5,not_b6,not_b7;
郑
                     not not0(not_a0,A[0]);
                     not not1(not_b0,B[0]);
                     not not2(not_b1,B[1]);
                    not not3(not_a1,A[1]);
                    not not4(not_a2,A[2]);
                     not not5(not_b2,B[2]);
                     not not6(not_b3,B[3]);
                     not not7(not_a3,A[3]);
                    not not8(not_a4,A[4]);
                    not not9(not_b4,B[4]);
                     not not10(not_b5,B[5]);
                     not not11(not_a5,A[5]);
                     not not12(not_a6,A[6]);
                     not not13(not_b6,B[6]);
                     not not15(not a7,A[7]);
```

در ادامه بیت اول رو پیاده سازی کردم با استفاده از توابع کارنومپ صفحه قبل:

```
wire ex1,ex2;
or or1(sum[0],ex1,ex2);
wire carry0;
wire not_carry0;
wire w1,w3,w5,w7;
and and4(w1,not_a1,not_b1,carry0);
and and5(w3,not_a1,B[1],not_carry0);
and and6(w5,A[1],B[1],carry0);
and and7(w7,A[1],not_b1,not_carry0);
or or4(sum[1],w1,w3,w5,w7);
wire carry1;
wire e1,e2,e3;
 and and8(e1,A[1],B[1]);
 and and10(e3,B[1],carry0);
 wire not_carry1;
 not not17(not_carry1,carry1);
```

و در ادامه بیت های بعدی (که با توجه به یکسان بودن تابع و صرفا متفاوت بودن عدد های بیت و رودی یک نمونه از بیت ها رو برای مثال قرار میدم)

```
wire w1,w3,w5,w7;
and and4(w1,not_a1,not_b1,carry0);
and and5(w3,not_a1,B[1],not_carry0);
and and6(w5,A[1],B[1],carry0);
and and7(w7,A[1],not_b1,not_carry0);
or or4(sum[1],w1,w3,w5,w7);
wire carry1;
wire e1,e2,e3;
and and8(e1,A[1],B[1]);
and and8(e2,A[1],carry0);
and and9(e2,A[1],carry0);
or or5(carry1,e1,e2,e3);
wire not_carry1;
not not17(not_carry1,carry1);
```

و برای تشخیص اور فلو تابع زیر را پیاده سازی شده در کد:

```
loverflow f(a,b,s)=a.b.s+a.b.s
```


```
wire w71,w72;
and and66(w71,A[7],B[7],not_s7);
and and67(w72,not_a7,not_b7,sum[7]);
or or17(overflow,w71,w72);
```

در قسمت تست بنچ همانطور که در صورت سوال ذکر شده بود که ۴ عمل جمع متفاوت با خاصیت هایی که ذکر شده بود صورت بگیره و در تست بنچ زیر هر ۴ تست گفته شده به علاوه تست های بیشتر ، تست میشود و حاصل با تشخیص اتفاق اور فلو و حاصل جمع اعداد در ترمینال قرار دادم:

```
▷ 🗓 🔘 Ф …
                        V Valizadeh.Aras.401243095.Problem2.Testbench.v ×
       Users > arasvalizadeh > Desktop > verilog > problem2 > V Valizadeh.Aras.401243095.Problem2.Testbench.v
         1 module testbench;
             reg [7:0]a;
         3 reg [7:0]b;
4 wire[7:0]s;
        5 wire over;
6 soale2 soale2_instance(a,b,s,over);
              a = 8'b10110010;
b = 8'b11101111;
#1000;
$display("%b +\n%b\n%b / over = %b\n",a,b,s,over);
                 b = 8'b10000111;
*
                 $display("%b +\n%b\n%b / over = %b\n",a,b,s,over);
                 b = 8'b01101111;
                 $display("%b +\n%b\n%b / over = %b\n",a,b,s,over);
                 $display("%b +\n%b\n%b / over = %b\n",a,b,s,over);
                  b = 8'b01101100:
⊗ 0 △ 0 Blackbox -- INSERT --
                                                                                                            Ln 2, Col 12 Spaces: 4 UTF-8 LF Verilog Blackbox 8º Q
```

جمع اول > -40 + -100 میشه که حاصل -90 میشه و به درستی صورت میگیره جمع دوم > -100 + 100 میشه که حاصل و اور فلو به درستی تشخیص داده میشه جمع سوم > -400 + 100 میشه که حاصل و اور فلو به درستی تشخیص داده میشه جمع چهارم > -400 + 100 که حاصل -400 + 100 میشه و به درستی صورت میگیره:

شكل موج:



سوال سوم:

طبق خواسته سوال که هر بخش alu در یک ماژول جداگانه و با ساختار مشخص خواسته شده پیاده سازی بشه این کار صورت گرفت و در قسمت کد ماژول های ساخته شده در ابتدای alu یک نمونه ساخته و مورد استفاده قرار میگیرن تا به هدف نهایی طراحی alu برسیم ساختار کد به شکل زیر است :

```
V Valizadeh.Aras.401243095.Problem3.Module.v ×
        1 module ALU (input signed [5:0] A,input signed [5:0] B,input [1:0] Mode,output signed [5:0] Out);
              wire [5:0] operation1, operation2, operation3, operation4;
              ShiftAdd s1(.A(A), .B(B), .Out(operation1));
              AddMultiply adl(.A(A), .B(B), .Out(operation2));
              Negative n1(.B(B), .Out(operation3));
              Absolute abl(.A(A), .B(B), .Out(operation4));
             assign Out = (Mode == 2'b00) ? operation1 :
                            (Mode == 2'b01) ? operation2 :
57
                           (Mode == 2'b10) ? operation3 : operation4;
           endmodule
           module Negative ( input signed [5:0] B, output signed [5:0] Out);
               assign Out = -B;
           module ShiftAdd ( input signed [5:0] A, input signed [5:0] B, output signed [5:0] Out);
                assign Out = (A <<< 2) + (B >>> 1);
            endmodule
            module AddMultiply (input signed [5:0] A, input signed [5:0] B, output signed [5:0] Out);
               assign Out = A + (B + B + B);
            endmodule
            module Absolute ( input signed [5:0] A, input signed [5:0] B, output signed [5:0] Out);
                assign Out = (A + A - B) > 0? (A + A - B) : -(A + A - B);
            endmodule
```

که Υ ورودی شامل Υ عدد علامت دار Υ بیتی به همراه Υ بیت ورودی انتخاب عملگر و Υ بیت خروجی که در نهایت با ساختار dataflow خروجی تمامی ماژول ها مشخص می شود.

در قسمت تست بنچ شامل ۸ تست با انتخاب عملگر ها و عدد های مثبت و منفی مختلف تا حالات متفاوت را پوشش دهد:

```
| Section | Valization | Valiz
```

```
Last legin: San Jun 18 92:32:45 on tiys001

drawvelizadehAdrasi-MacGook-Fro problemd % /werling Valizadeh.Arasi-401243095.Problemd.Module.y Valizadeh.Arasi-401243095.Problemd.Testbench.y

a : 000110

b : 001101

c : 000110

d : 001101

d : 001101

c : 000110

d : 001101

c : 000110

c : 000110

c : 011101

d : 010110

d : 010110
```

خروجی ها در ترمینال اورده شدن تا درستی برنامه تایید شود.

شكل موج:

