

401243095

## آراس وليزاده

## به نام خدا گزارش پروژه معماری کامپیوتر

در این پروژه با ساختار پایپ لاین که در طول تدرس آشنا شده بودیم با استفاده از وریلاگ آن را پیاده سازی میکنیم .

ساختار کلی بدین صورت است که تمامی کامپوننت های تعریف شده با وریلاگ در یک فایل جمع شده و تمامی کامپوننت ها در فایل testbench گرده هم میآوریم و پردازنده رو در آن قسمت سر هم میکنیم .

## ساختار کلی:



برای بخش ابتدایی پروژه ، باید دستور های مورد نظر را در حافظه دستورات نگهداری کنیم برای این کار در حافظه دستورات به ازای pc+4 که به ایندکس های مختلف مموری اشاره میکند دستورات را بر اساس opcode های پیش فرض تعریف کرده و درون حافظه دستورات نگهداری میکنیم .

در ابتدا دو دستور load ، برای اینکه مقادیر پایه f(0) و f(1) را به رجیستر های موجود بیاوریم ، سپس تا زمانی که به پنجمین جمله تابع فیبوناچی برسیم و آن را محسابه میکنیم .

```
module InstructionMemory(
    input clock,
    input [31:0] pc ,
    output reg [31:0] readData
);
reg [31:0] instructionMemory [0:1060];
initial begin
    instructionMemory[0] = 32'h8C000000 ; //lw
    instructionMemory[4] = 32'h8C010001; //lw
    instructionMemory[8] = 32'h03FEF020 ; // i++
    instructionMemory[12] = 32'h00011020 ; // add 2
    instructionMemory[16] = 32'h00221820; // add 3
    instructionMemory[20] = 32'h03FEF020; // i++
    instructionMemory[24] = 32'h00622020; // add 4
    instructionMemory[28] = 32'h03FEF020; // i++
    instructionMemory[32] = 32'h00832820; // add 5
    instructionMemory[36] = 32'h03FEF020; // i++
    instructionMemory[40] = 32'h28AA0006 ; //lsti
   instructionMemory[44] = 32'h13C50002; // bedg
    instructionMemory[48] = 32'hAC010018; // sw
   // 1010 1100 0010 0000 0000 0000 0001 1000
always @ (pc)begin
    readData <= instructionMemory[pc];</pre>
endmodule
```

دستورات طبق اپ کد هایی که دارند به بخش کنترل یونیت فرستاده شده و در نهایت سیگنال های کنترلی متناسب با هر دستور ساخته می شود .

```
...
module ControlUnit (
input [5:0] opCode ,
output reg registerDestination,
output reg branch,
output reg memoryRead,
output reg memoryToRegister,
output reg [3:0] ALUop,
     output reg registerWrite,
input reset
       always @(posedge reset)begin
registerDestination <= 1'b0;</pre>
       branch <= 1'b0;
memoryRead <= 1'b0;
memoryToRegister <= 1'b0;
ALUop <= 4'b0000;
        memoryWrite <= 1'b0;
AluSrc <= 1'b0;
registerWrite <= 1'b0;
      always@(opCode) begin
case (opCode)
6'b000000: // Rtype
                            branch<=0 ;
memoryRead<=0 ;
                          memoryRead<=0 ;
memoryToRegister<=0 ;
memoryWrite<=0 ;
AluSrc<=0 ;
registerWrite<=1 ;
ALUop<=4'b0010 ;</pre>
                      6'b001010: //slti
                          memoryRead<=0 ;
memoryToRegister<=0 ;
memoryWrite<=0 ;
AluSrc<=1 ;
registerWrite<=1 ;
ALUOp<=4'b0101 ;</pre>
                     end
6'b100011: begin // lw
registerDestination<=0;
branch<=0;
memoryRead<=1;
memoryToRegister<=1;
memoryToRegister<=1;</pre>
                           memoryWrite<=0;
AluSrc<=1;
registerWrite<=1;
ALUOp<=4'b0000;
                     end
6'b101011: begin //sw
$display("Stroe detected");
branch<=0;
memoryRead<=0;</pre>
                          memoryKead<=0;
memoryToRegister<=0;
memoryWrite<=1;
AluSrc<=1;
registerWrite<=0;
ALUOp<=4'b0000;
                      6'b000100: //beq
                            memoryRead<=0 ;
memoryToRegister<=0 ;
                           memoryWrite<=0;
Alusrc<=0;
registerWrite<=0;
ALUop<=4'b0001;
```

سیگنال های کنترلی ساخته شده متناسب با هر دستور در به صورت متوالی درون رجسیتر های بین استیج ها هدایت می شوند . سینگال کنترلی واحد ای ال یو به واحد کنترلی آن پاس میدهیم و برای ساخت سیگنال کنترلی خود ای ال یو متناسب با نوع دستور و ۴ بیت انتهایی دستور که فانکشن میباشد ، سینگال کنترلی را برای ای ال یو میسازیم .

```
1 module ALUControl(
       input [3:0] ALUOp,
       input [5:0] funct,
       output reg [3:0] ALUControl
6 always @(*)begin
           case (ALUOp)
               4'b0000: begin
                   ALUControl = 4'b0000;
               4'b0001: begin
                   ALUControl = 4'b0001;
               4'b0101: begin
                   ALUControl = 4'b1000;
               4'b0010: begin
                   case (funct)
                       6'b100000: begin
                           ALUControl = 4'b0000;
                       6'b100010: begin
                           ALUControl = 4'b0001;
                       6'b101010: begin
                           ALUControl = 4'b1000;
                       default: ALUControl = 4'bxxxx;
               default: ALUControl = 4'bxxxx;
   endmodule
```

در واحد کنترلی ای ال یو با توجه به سیگنال ورودی عملی که ال ای یو باید انجام دهد را مشخص میکنیم دو دستور برنچ و کم کردن دو عدد از یکدیگر با هم همپوشانی دارند در نتیجه با یک سینگال یکسان که در ۴ بیت ساخته می شود این دو دستور را هندل میکنیم ، ای ال یو به شکل زیر پیاده سازی شده است :

```
input wire signed [31:0] data1, input wire signed [31:0] data2, input wire [3:0] ALUControl, input wire [4:0] shiftAmount, input wire reset, output reg overflow, output reg zero, output reg signed [31:0] result
assign neg_data2 = -data2;
always @(posedge reset)begin
zero <= 1'b0;
end</pre>
16 always @(ALUControl, data1, data2) begin
17 case (ALUControl)
                        $display("data 1 : %d , data2: %d "
                        if (data1[31] == data2[31] && result[31] == ~
                     overflow <= 1'b0;
              4'b0001: begin // sub also used for branch result <= data1 + neg_data2;
                     #50
if (result == 0 )begin
                       $display("beq taken");
                            $display("beq notTaken %d %d"
               4'b1000: begin // less
                    if (data1 < data2)begin
                        $display("is less than");
result <= 1;</pre>
                       result <= 0;
                zero <= 1'b0;
53 end
54 endmodule
```


به طور کلی باید تمامی هازارد های موجود در پایپ لاین باید رفع شوند برای همین منظور دو واحد هازارد و فورو اوردینگ درون پردازنده قرار داده شده اند تا سیگنال های متناسب با دستور و نوع هازارد ( ۱ یا ۲ ) را ایجاد کند و تمامی ورودی های ماکس های مختلف از جمله قبل از ای ال یو را کنترل کند. دو نوع هازارد را با بخش زیر کنترل میکنیم:


```
always@(ID_ExMemRead or ID_Ex_Rt or IF_ID_Instr) begin
      if (ID_ExMemRead && (holdPC == 1'b0) && (holdIF_ID ==
1'b0)) begin
          if(ID_Ex_Rt==IF_ID_Instr[25:21] || ID_Ex_Rt==
IF_ID_Instr[20:15] )begin
              holdPC<=1;
              holdIF_ID<=1;
              muxSelector<=1;</pre>
       // beg opcode
      else if((IF_ID_Instr [31:26]==6'b000100) && (holdPC ==
1'b0) && (holdIF_ID == 1'b0)) begin
          holdPC<=1;
          holdIF_ID<=1;
          muxSelector<=1;</pre>
          holdPC<=0;
          holdIF_ID<=0;
          muxSelector<=0;</pre>
```


```
always@(EX_MemRegwrite or EX_MemWriteReg or
 Mem_WbRegwrite or Mem_WbWriteReg or ID_Ex_Rs or ID_Ex_Rt)
    //forwarding from ALU to ALU & from ALU to ID stage
if(EX_MemRegwrite && EX_MemWriteReg) begin
            if (EX_MemWriteReg==ID_Ex_Rs)begin
upperMux_sel<=2'b10;
comparatorMux1Selector<=2'b01;</pre>
              end
else //no forwarding
              upperMux_sel<=2'b00;
comparatorMux1Selector<=2'b00;
             if(EX_MemWriteReg==ID_Ex_Rt)begin
lowerMux_sel<=2'b10;
comparatorMux2Selector<=2'b01;
end</pre>
             lowerMux_sel<=2'b00;
              comparatorMux2Selector<=2'b00;
else if (Mem_WbRegwrite && Mem_WbWriteReg)
//forwarding from Memorystage to ALU & from Memorystage to
 (EX_MemWriteReg!=ID_Ex_Rs))
              upperMux_sel<=2'b01;
comparatorMux1Selector<=2'b10;
             upperMux_sel<=2'b00;
comparatorMux1Selector<=2'b00;
                  lowerMux_sel<=2'b01;
              comparatorMux2Selector<=2'b10;
end
else //no forwarding
              lowerMux_sel<=2'b00;
              comparatorMux2Selector≪2'b00;
       end
else begin
//No forwarding
upperMux_sel<=2'b00;
lowerMux_sel<=2'b00;
comparatorMux1Selector<=2'b00;
comparatorMux2Selector<=2'b00;
```

به طور کلی پروژه شامل قسمت های مختلفی دیگر از جمله رجیستر های بین دو استیج و .... میباشد . حال برای تست برنامه فیبوناچی ما در ابتدا دو دستور لود را امتحان میکنیم بدین شکل که در مموری دو مقدار پایه فیبوناچی ۱ و ۰ را قرار میدهیم و در ادامه با دستور اد مقادیر بالاتر برنامه را حساب میکنیم و درنهایت با رسیدن به پنجمین جمله فیبوناچی برنچ میکنیم . برای تست دستور 8w هم حاصل نتیجه مقایسه دو رجیستر را درون یک رجیستر سوم ریخته و مقدار آن را درون مموری ذخیره میکنیم .

## که خروجی برنامه و طول موج های آن به شکل زیر میباشد:







```
register 0:
register 1:
register 2:
register 5:
register 10 (lst):
data 1:
memory 1:
address :
register 0:
register 1:
register 3:
register 4:
is less than
beq taken
memory 1:
address:
writeData:
register 0:
register 2:
register 3:
register 4:
register 5:
register 10 (lst):
Stroe detected
data 1:
address:
```

بخش ب پروژه بدین صورت می باشد که باید دستور ذخیره در حافظه را در طول ۲ کلاک انجام بدیم . برای بخش ب پروژه با توجه به خواسته سوال از این روش استفاده شده که در کلاک اول ۱۶ بیت کم ارزش و در کلاک دوم ۱۶ بیت پرارزش دیتا را درون مموری سیو کنیم . در استفاده از کامپوننت های قبلی تغییری ایجاد نمیکنیم و خواسته سوال را در بخش دیتا مموری هندل میکنیم اما چون با این کار ماهیت پایپ لاین به ۶ استیج تغییر می یابد نیاز به تعریف یک سری از رجیستر ها سنکرون با کلاک برای انتقال دیتا از استیج قبلی به استیج بعدی می باشند .

```
always@(negedge clk) begin

display("memory: %b \n", memory[address2]);

if(MemWrite1==1)
    memory[address1][31:16]<=writeData1;

if(MemWrite2==1)
    memory[address2][15:0]<=writeData2;

end

always@(address1 or address2 or Memread1 or Memread2)
begin

if(Memread1==1)
    readData1=memory[address1][31:16];

if(Memread2==1)
    readData2=memory[address2][15:0];

always@(address2=memory[address2][15:0];</pre>
```

me mory:	*********	
[me mory:	*********	
me mory:	********	
memory:	********	
me mory:	********	
me mory:	*********	
me mory:	0000000000000000xxxxxxxxxxxxxx	
me mory:	********	
me mory:	********	
me mory:	*********	
me mory:	000000000000000000000000000000000011	
me mory:	*******	
me mory:	*******	
me mory:	********	
me mory:	*******	
me mory:	*******	
me mory:	*****	
me mory:	*****	
me mory:	*********	
me mo r v :		