دانشگاه صنعتی امیرکبیر (پلی تکنیک تهران) دانشکدهٔ مهندسی برق

گزارش کارآموزی

پیادهسازی و ارزیابی فیلتر بلادرنگ روی FlexRIO R)۵۷۸۲NI- + R۷۹۷۲PXIe- (NI LabVIEW FPGA راهنمای تحویل و ادامهٔ کار در

دانشجوی: آرش گنجهای طروزی: کارشناسی – مهندسی برق (Control) مقطع و گرایش: کارشناسی – مهندسی برق (Misw Sydney — Control & Dynamics Lab Hendra Nurdin دکتر استاد ناظر (میزبان): دکتر بیرانوند استاد ناظر (دانشکده): شهریور ۲۰۴۴ تاریخ:

فرم تصویب و تأیید دفاع / ارزیابی

این صفحه پس از تأیید نهایی/دفاع توسط کمیته آموزشی تکمیل و در نسخه نهایی جایگزین میشود.

تعهدنامه اصالت اثر

به نام خدا

اینجانب آرش گنجهای، متعهد می شوم مطالب مندرج در این گزارش حاصل کار پژوهشی/فنی اینجانب تحت راهنمایی و نظارت اساتید دانشگاه صنعتی امیرکبیر بوده و مطابق مقررات و روالهای متعارف به منابع دیگر ارجاع داده شده است. این اثر قبلاً برای احراز هیچ مدرک همسطح یا بالاتر ارائه نشده است. در صورت اثبات هرگونه تخلف، دانشگاه مجاز به پیگیری قانونی و ابطال مدرک میباشد. کلیه حقوق مادی و معنوی این اثر متعلق به دانشگاه صنعتی امیرکبیر است.

نام و نامخانوادگی: امضاء: تاریخ:

چکیده

NI PXIe-7972R بیاده سازی و ارزیابی یک زنجیرهٔ پردازش سیگال بلادرنگ را بر روی پلتفرم NI-5782R این گزارش، پیاده سازی و ارزیابی یک زنجیرهٔ پردازش سیگال بلادرنگ را بر روی پلتفرم NI-5782R در محیط LabVIEW FPGA مستند می کند و به عنوان یک راهنمای تحویل و ادامهٔ کار تدوین شده تا دانشجویان بعدی بتوانند پروژه را بدون ابهام بازسازی، اجرا و توسعه دهند. برای Look-Ahead دقت عددی، معماری فیلتر IIR مرتبهٔ دو با تبدیل SCTL در y[n-1] و حفظ دقت عددی، معماری فیلتر y[n-1] جابه جا شود؛ بدین ترتیب یک رجیستر (y[n-1] برگزیده شد تا وابستگی بازخورد از y[n-1] به y[n-1] به y[n-1] جابه جا شود؛ بدین ترتیب یک رجیستر لوله ای یک سیکل روی همهٔ شاخه ها—از جمله y[n-1] باقی می ماند.

ضربها به صورت موازی بر روی DSP48E1 و جمعها به شکل درخت متوازن پیاده سازی شده اند. تنها یک تبدیل عددی HT نهایی $(Q2.23 \rightarrow (Wide))$ درست پیش از بازخورد حالت انجام می شود تا از کوانتیزاسیونهای میانی DMA FIFO از Read/Write Control و افت طیفی جلوگیری گردد. برای رسم و لاگ با نرخ بالا، به جای Read/Write Control از DBL استفاده شده است. در میزبان، سیگنالها به DBL تبدیل و با (DBL) به موج تبدیل و نمایش داده می شوند.

اعتبارسنجی شامل هم ترازی تأخیر و علامت، برازش gain/offset، محاسبهٔ RMSE و Corr، و طیفهای Fixed-Point در بازهٔ FPGA با مرجع FFGA با مرجع Welch PSD در بازهٔ Welch PSD در بازهٔ 1–60 MHz با مرجع است. نتایج نشان می دهند پیاده سازی Welch PSD با مرجع دوبل در کف کوانتیزاسیون قابل تبیین است. افزون بر فیلتر، یک الگوی برآورد همراستاست و اختلاف با مرجع دوبل در کف کوانتیزاسیون قابل تبیین است. افزون بر فیلتر، یک الگوی برآورد فاز نیز ارائه می شود که در آن وزنها روی میزبان تولید، با DMA منتقل، در SCTL دخیره و سپس در SCTL برای MACهای پالس به پالس مصرف می شوند. گزارش با یک دستورکار بازآفرینی دقیق (افزودن شاسی/اهداف/CLIP) تعریف DMA، اتصال bitfile، چیدمان پوشهها)، نکات زمان بندی و عیب یابی، و پیشنهادهای توسعه (مانند Q2.24 و دادرینگ) جمع بندی می شود.

كليدواژهها: LabVIEW FPGA؛ FlexRIO، LabVIEW FPGA، DMA FIFO،

Abstract

This internship report documents the implementation and evaluation of a real-time signal-processing chain on NI PXIe-7972R (Kintex-7) with the NI-5782R front end in Lab-VIEW FPGA. A second-order IIR filter using Look-Ahead (k=1) and a uniform one-cycle pipeline on all branches—including the b, x[n] path—was realized to meet 170 MHz SCTL timing. Multiplications run in parallel on DSP48E1 slices and the sums are organized as a balanced tree. Fixed-point formats are Q2.23 for signals and Q2.16 for coefficients, with a single final high-throughput cast (wide \rightarrow Q2.23) just before state feedback to minimize quantization noise and avoid mid-stream casts.

High-rate plotting and logging use DMA FIFO rather than Read/Write Control. On the host, streams are converted to DBL with dt = Λ ns and analyzed. Validation covers fixed delay alignment, gain/offset fit, RMSE/correlation, and Welch PSD over Λ MHz- $\mathcal{F} \cdot$ MHz. The FPGA output matches a fixed-point reference closely; differences relative to a double-precision reference are explainable by quantization. Beyond the filter, a weighted phase-estimation pattern is presented in which weights are generated on the host, transferred via Host \rightarrow Target DMA, stored in BRAM, and consumed by SCTL MAC blocks. The report concludes with a reproducible hand-off guide (adding chassis/targets/CLIP, defining DMA, linking the bitfile, folder layout), timing/Debug notes, and development suggestions (e.g., Q2.24 and dithering).

Keywords: LabVIEW FPGA; FlexRIO; NI- $\Delta V \wedge \Upsilon R;$ IIR Look-Ahead; Fixed-Point; DMA FIFO

فهرست مطالب

تعهدنامه اصالت اثر

																																										٥	کید	چ
																																									A	bst	tra	ct
١																																	(ز ی	۔ امو	کار آ	٠ ر	اف	هد	و ا	مه	قده	A	١
١	٠		٠	٠		٠									٠		٠	٠								, ,									_	-				ر يس		١.		
١		٠	٠	٠		٠					٠	٠	٠	٠	٠	٠	٠	٠								, ,									_					پ ر بیانی		۲.		
١		٠	٠								٠	٠		٠	٠		٠	٠	•					(:	باز	ىيز	، ه	,ي								_				أهد		٣.	١	
۲																														$\overline{}$						ی د						۴.	١	
۲																																								دام		۵۰		
۲																																								مخاه		۶.		
٣																																_				-			-	روي		٧٠		
٣																														_						آركم						۸٠		
٣	٠																								•								,				_			سا۔		۹.	١	
۴																																ی	بو ز	ار آه	5	وع	ۻ	مو	9 6	ورو	; د	ہ ح	یژ	۲
۴		٠	٠								٠	٠		٠	٠		٠	٠								, ,						•	,			_				محا	,	ک ۱۰۱		
۴		٠	٠								٠	٠		٠	٠			٠	•							, ,						رح	; ,k		ف	ر هدا	ر و ا	۔ .	ي ر نيو	ر مود		۲.۱		
۴	•	٠	٠								٠	٠		٠	٠		٠	٠								, ,						•	,	،ها	ت	عالي	ر و ف	ر	ابف	وظ		۳.۱		
۴																																				د.						۴.۱	۲	
۴	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	•	•	•	•	•	•			•	٠	٠	٠	٠		ده	بش	سر	ٔ ک	ی	،ها	ت	مهار		۵۰۱	٢	
۵																																								ظري	ر ن	باني	۵	٣
۵	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠		ی	ند;	انب	زما	ې څ	سئل	می	و	يم	يتق	سه	٩	فر	در	.و ه	ۂ د	رتبة	ٔ م	H	ر }	فيلتر		١٠١	u	
۵	٠	•	٠	٠											٠		٠	٠		ال	نتق	ء ا	تاب	ل	عفا	_	و	(k	<i>:</i> =	= 1	با)	Lo	ool	ζ-1	Ah	.ea	d	بل	تبد		۲.۱	u	
۶															٥						_		_																	قالى		٣.١	u	
۶	•	•	•	•	•	•	•	•	•	•	•	•	•	•		٠,	• '/	٠.	ر •	٠,	•	ی.	٠.	ب »	ن	سي ، از	ر مت	, _	۔۔))	را	۰ ـ ح ا	- a	D	S	Р4	8F	31 31	ب	نقش		4.1		
																т																												
۶	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	1	/ (J																		ری ۱۱۸						۵۰۱		
γ	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠		n	ea 1	u/	v	V I .	166	ا د	U()II	101	O.	بر ا ع	برا! ا	در …	L	ا۱۷	LA _\	. Г	11	O		۶.۱		
V V	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	_	>	امي	د ين	بر ه	عيا	ه ت	نا	ح،	کين	ِ ح	عير	نا ح	ط ا	ففد	:(نشي	له د	ً لو	ت	أترا		۲۰۱	<u>.</u>	
٧	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	•	•	•	•	٠	•	•	•	•	•	٠	٠	٠	٠	٠	•	(صل	.	.ی	ً بند	عه. -		۸۰۱	~	
٨																																		زار	۽اف	نرد	. و	زار	ے اف	سخت	م '	تفر	پا	۴
٨	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	•	•	•	•	•			, ,	•	٠	٠	٠	٠		P.	ΧI	e _	نترلر	ک	و	ىي	شا	•	١.١	۴	
٨																			N	ſu	lt:	i-S	a	mı	ol	e	\mathbf{C}	Ll	Ρ	ا '	N	II-	-57	782	2R	I: 1	/() (ه ل	ماة		۳.۱	٩	

٨	٠	٠	•		٠		٠	٠	٠		٠	٠	٠	•		٠	٠	٠	•		٠	٠	٠	٠	ی	ساز	نمونه	هم	نا و	که	25	4.4	:	
٩		٠									•	٠	•	•		٠	٠	٠			٠	٠			بل	كاميا	ة أ	نجير	و ز	افزار	نرما	۵.۴	:	
														•		٠	٠	٠			٠	٠			, ,	•		بع	منا	ها و	نرخ	۶.۴	:	
																														ا د میز		٧.۴	:	
																														ير ول ج		1.4		
١.														•		٠	٠	٠			٠	٠				•	•	صل	ب فع	ر _ا بندی	جمع	9.4		
																														• •				
١١																				2	ستر	و ار	ل ,	یگا	سب	نو ليد	+	صفر	از	وژه	ي پر	بازآفري	٤	۵
١١		٠										٠]	FF	G	Α	سر ف	هد	د م ا	ثباس	۔ لر /ن	کنتر	ر . ن م	و د	و افر	ژه	د پرو د پرو	ایجا. ایجا	۱۰۵		
																														پدر ق R		۲.۵		
																														ں ۱۵ بف		٣٠۵		
																														1.1		,		
1 4	٠	•	•		•	• •	•	•	•	•		•		•		•	•	Ş	C'	ТІ	ا م	حاة		خ	، سا	ب می F	صر P(عود A	VI	دن ً	س. اف∶ه	4.0		
																														۔ ۔ سیا		۵۰۵		
																				1												ω•ω		
17	٠	٠	٠	• •	٠	• •	٠	٠	٠	• •	•	٠	٠	•	• •	•	٠	٠	•	• •	•	•	• C~	•	• • • •	٠,	هی	ای	2	1.0	3.0			
17	٠	٠	٠	• •	٠	• •	٠	٠	٠	•	•	٠	٠	•	• •	•	٠	٠	• (• •	•	(υŋ	ua ۱	ч	نی (ما	نر بع من ا	رج ،	م	۲۰۵	3 • 0			
17	٠	٠	٠	• •	٠	• •	٠	٠	٠	• •	•	٠	٠	•	• •	•	٠	٠	(;	Sa	WU	OO	tn) (ه ای	نهار	د ىدا	رج ه	م	٣٠۵	3.0			
																														4.2				
																														AI á		۶.۵		
14	٠	٠	•	• •	٠	• •	٠	٠	٠	• •	٠	٠	٠.	H	ost	V	1	مان	ڄيد	و چ	ی ۱	غها	جر خ	ن چ	يشر	ىيم	، د	تريم	اس	باري	معم	۷۰۵		
14	٠	٠	٠	• •	٠	• •	٠	٠	٠	• •	•	٠	٠	•	• •	•	٠	٠	•	• •	•	٠	(ل ور ۲۲	ِ ھ	ے در	يشر	سىم	د	١.٧	۱۰۵			
14	٠	٠	٠	• •	٠	• •	٠	٠	٠	• •	•	٠	٠	•	• •	•	٠	٠	•	٠ .		٠	٠	H(ost	V	ال ا ر	تيدم	÷	۲.۱	/•å			
14	٠	٠	•	• •	٠	• •	٠	٠	٠	• •	٠	٠	٠	•	•	٠	٠	2	سريا	ة س	حلق	ي -	ندې	ان	زم	کات	و نگ	:ی	عدد	وي	الك	۸۰۵		
																														باهان		9.0		
۱۵	٠	٠	•		٠		٠	٠			•	٠	٠	•		٠	٠	٠			٠	٠	٠	•	ینی	زآفر	ل با	نهاير	ىت	ك ليس	چک	۱۰۰۵		
۱۵	٠	٠	•		٠		٠	٠	٠		٠	٠	٠	•		٠	٠	٠	•		٠	٠	٠	•		٠	•	صل	ف ر	ہندی	جمع	11.0		
18																							F	P	\mathbf{G}	A ر	روي	يلتر	ن ف	دقي	بازي	پيادەس	, 5	Ì
18	٠	٠	•	• •	٠	• •	٠	٠	٠	• •	٠	٠	٠	•	•	٠	٠	٠	قمی	نطأ	ے م	ندي	ںبن	بخثة	و	FΡ	$G_{\mathcal{F}}$	A V	۱ ر	، کلی	نمای	1.8		
18	٠	٠	•	• •	٠	• •	٠	٠	٠	• •	٠	٠	٠	•	•	٠	٠	٠	•	•	A	Lر	زشر	ردا	شپ	_ پيد	مسير	، و ۱	دی	ح عد	طر-	4.8		
																														نة فيا		۳۰۶	,	
۱٧	٠	٠	•		٠	• •	٠	٠	٠	• •	٠	٠	٠	•	•	٠	٠	٠			٠	ت	حالد	ِد -	خور	باز	I و	ΤГ	ایی	بل نه	تبدي	4.9	•	
۱۷	٠	٠	•	• •	٠	• •	٠	٠	٠	• •	٠	٠	٠	•	•	٠	٠	٠	•		٠	٠	٠	•	ح ر	مناب	، و	بندى	مان	ت ز	نكاد	۵.۶		
																														بها		9.9		
۱۸	٠	٠	•		٠		٠	٠	٠		٠	٠	٠	•		٠	٠	•	يت	ضع	، و	ناي	ىترھ	جيس	. ر-	ت و	رعد	کمس	ی	رله	كنتر	٧.۶	,	
۱۸	٠	٠	•		٠		٠	٠	٠		•	٠	•	•		٠	٠	٠			٠	٠	٠	•	ے ھا	ەحل	و را	إيج	ن ر	باهاد	اشتب	۸.۶		
																														ب ض		9.9		
																																۱۰.۶	,	
19	٠	٠	•		٠		٠	٠			٠	٠	٠	•		٠	٠	٠			٠	٠	٠	•		٠	•	صل	ف و	بندى	جمع	11.8		
																															•			
۲.																											ز	ن فيلة	نتايج	ل و	سنجح	عتبار	1	1
۲.	٠	٠	•	• •	٠	• •	٠	٠	٠		٠	٠	٠	•		٠	٠	٠	•		٠	٠	٠	•		٠	•	مون	، آز	بندي	پیکر	1.7		
۲٠ ۲٠	•	•	•	• •	•	• •	•	•	•	• •	•	•	•	• •	• •	•	•	•	•	• •	•	•	•	•	، ، ع ،	سرج	و •	ِمون ازی	، آز م تر	ِبن <i>دي</i> ئب ھ	پیکر روش	1.V 7.V		
۲.	٠	٠	•		٠		٠	٠	•	• •	٠	٠	٠	•	•	٠	٠	٠			٠	٠	٠	•	ح ,	سرج	و •	ازی	م تر	بندي ئرِ ه ارهاي	روش		1	

۲۱																							٠												_	_			۵٠		
27																							٠														ير و		۶.		
27																																							٧.	٧	
۲۳	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	ر	فصر	ي و	₎ بند:	جمع	۸۰	٧	
44																													II))	(N	1a	rk	از	ِد ف	۔ اور	۔ بر	سنجح	ىتبارى	اد	٨
74	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	•	٠	•	•	•				٠	٠	٠		•	•		ے	يف	حار	و ت	ن	زمو	ی آ	بندة	ييكر	١.	٨	
74	٠	٠	٠	•	٠	٠	٠	٠	•	٠	٠	•	٠	٠	•	٠	٠	•	•		•		٠	٠	٠	•	•	•	٠	٠	•	٠	•	•	بابى	رزي	ٔل ا	روش	۲.	٨	
۲۵																																							٣.	٨	
۲۵																																							۴.	٨	
۲۵																																							۵۰	٨	
۲۵																																							۶.	٨	
48																																,				_			٧٠	٨	
48	٠	•	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	•	٠	٠	٠	٠	٠	٠	٠	٠	٠	•	٠	٠	٠	٠	•	•	ر	فصر	ی ف	بندة	جمع	۸۰	٨	
۲٧																																		٥.	آيند	ياو	ua i	ی و	معبند	جء	٩
۲٧																																/ /	.د.						۱۰		
77		Ì		Ì					•			•	•							Ì		Ì							•	•	اها	ی ،	S	١,	ى نا ە	ت عرت	ه د ب	محد	۲.		
۲۸																																							۳.		
۲۸					٠	٠	٠																	(((c	ول:	ט נ	، ح	يح	انث	٠ د	ں ىە	ىا	ر تحه))	ر ست	، كلد		۴.		
۲۸		٠	٠	٠	٠	٠	•		•		•	•		٠	•	•	•	•	•				•	•	,	•	•	•	•		•	•	•	• •		انی	۔ ، پایا	سيخن	۵۰		
٣.																															(ر آه	نماينا	:)	ليل	تحا	وتاه	ی ک	كدهاء	5	ī
۳۱																														, 									ظيما		
																																	9								
٣٢																																			ت	بارا	ختص	نة الخ	ژەنا.	وا	پ
٣٣																																						دها	ن نما	بسر	فهر
٣۴																																		ر	يسي	انگا	به ا	رسی	به فار	ەناە	واژ
٣۵																																		,	ر سے	فار	، بە	گلسے	به انًا	ەناە	واژ

فهرست تصاوير

١٢	٠	ساختار پروژه	1.0
		چگالي طيفي يکطرفه برحسب dB/Hz. منحني FPGA (قرمز) در تمام باندِ غيراشباع روی	١.٧
۲۱	٠	مرجع MATLAB (سیاه) مینشیند؛ سیگنالِ Raw طبق انتظار بالاتر است	
		هم پوشانیِ چند دورهٔ سینوسیِ میانباند پس از فقط جبرانِ تاخیرِ ثابتِ ۳– نمونه. انطباقِ بصری	۲.٧
27	٠	كامل است و ناهمخوانیها در زیرِ واحدِ درصد باقی میمانند	
		Error PSD: كفِ ۸۶ تا PSD (بسته به طولِ بخش/پنجره). با نرمالسازی به	٣.٧
۲۳	٠	فول-اسكيل، مقايسة مستقيم با كفِ نظري ۱۴۹٫۳ dBFS/Hz ممكن است	
		و مربع) SIM و (دايره توخالی) و بالس به پالس ه پالس به پالس الله $\psi_{ m end}$ II): (Mark خلاصهٔ پالس به پالس الله پالس	۱۰۸
۲۵	٠	همچنین residual روی محور راست	
		روند زمانیِ ϕ : دادهٔ HW (آبی پیوسته) در برابر شبیهسازی MATLAB (قرمز خطچین). خط	۲.۸
48	٠	$\psi_{ ext{true}}$ عمودی شروع پالس و خط افقی $\psi_{ ext{true}}$ را نشان می $\psi_{ ext{true}}$	

فهرست جداول

٩	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	٠	•	٠	•	•	٠	٠	٠	٠	٠	٠	خلاصهٔ پیکربندی پلتفرم سختافزار و نرمافزار .	1.4
۱۵	٠	•		٠	•	•							•	•	•	•	•	•			•	چکلیست سریع برای بازآفرینی کامل پروژه .	١.۵

مقدمه و اهداف کارآموزی

۱۰۱ پسرزمینه و ضرورت

این کارآموزی در بستر پلتفرم FlexRIO شامل NI PXIe-7972R (Kintex-7) انجام شد تا به پرسشی عملی پاسخ دهد: آیا این سکوی سخت افزاری برای پردازش سیگال بلادرنگ در نرخهای صدها مگاهرتز، برای آزمایش مدنظر مناسب و قابل اتکا است؟ پاسخ به این سؤال، تنها با «ساختن یک زنجیرهٔ واقعی» و سنجش آن در میدان ممکن است؛ به همین دلیل، مسیر گزارش حاضر از طراحی یک فیلتر IIR مرتبهٔ دو آغاز و با اعتبارسنجی و مستندسازی کامل یایان می گیرد.

در چنین نرخ هایی، چالش اصلی نه «درست بودن ریاضی»، بلکه «بستن زمان بندی» در Single-Cycle Timed در چنین نرخ هایی، چالش اصلی نه «درست بودن ریاضی»، بلکه «بستن زمان بندی می کند: Loop (SCTL) و تضمین جریان پایدار داده به/از میزبان است. این الزام، تصمیم های معماری را تعیین می کند: از بلوک های DSP48E1 برای ضرب ها، سازمان دهی جمع ها در یک درخت متوازن، پرهیز از تبدیل های عددی میانی، و اتکا به DMA FIFO برای استریم نمودارها و لاگ. هدف این فصل، چارچوبی شفاف برای چرایی و چیستی پروژه ارائه می کند تا خواننده بداند در ادامه دقیقاً به دنبال چه چیزی است.

۲۰۱ بیانیهٔ مسئله

- مسئلهٔ فنی: پیادهسازی فیلتر مرتبهٔ دو روی FPGA به نحوی که در SCTL با کلاک 125 MHz پایدار اجرا شود و عددیّت ثابت اعشار (Q-Format) آن با مرجع دقیق همخوانی داشته باشد.
- مسئلة سامانهای: طراحی یک مسیر Host↔FPGA که برای رسم/لاگ با نرخ بالا متکی بر PMA FIFO باشد، نه Read/Write Control.
- مسئلهٔ تحویل/انتقال: مستندسازی کامل به صورت یک راهنمای تحویل تا دانشجویان بعدی بدون ابهام پروژه را بازآفرینی، اجرا و توسعه دهند.

۳۰۱ اهداف کارآموزی (طبق جمع بندی میزبان)

براساس هماهنگیهای انجامشده در پایان دوره با استاد ناظر میزبان، اهداف زیر تعیین شد:

- ١٠ تحویل نسخهٔ اول گزارش: آماده سازی متنی که هم جنبهٔ فنی (طراحی/اعتبارسنجی/نتایج) و هم جنبهٔ انتقال (handoff) را پوشش دهد.
- ۲۰ نظم دهی پروژه: نام گذاری مشخص فایلها و پوشهها، ارجاع دهی در گزارش، و کامنت گذاری کافی روی VIs

۳. مرجع بلادرنگ: رساندن یک فیلتر IIR به اجرای پایدار در SCTL@125 MHz و تطبیق با مرجع مناسب
 (مدل Fixed-Point/دوبل).

۴۰۱ دستاوردهای مورد انتظار و معیارهای موفقیت

- دستاوردهای فنی: (الف) فیلتر مرتبهٔ دو با تبدیل Look-Ahead (k=1) و لولهکشی کنترلشده؛ (ب) ضربهای موازی روی DSP48E1 و جمع متوازن؛ (پ) تنها یک تبدیل HT نهایی DSP48E1 و جمع متوازن؛ (پ) تنها یک تبدیل TH نهایی DMA FIFO) قبل از بازخورد؛ (ت) استریم پایدار داده با DMA FIFO،
- اعتبارسنجی: هم ترازی تأخیر و علامت، برازش gain/offset، شاخصهای Corr/RMSE، و Welch و Corr/RMSE. Point در بازهٔ PSD-1: تطابق کیفی/کمی با مرجع Fixed-Point.
- تحویل و انتقال: دستورکار بازآفرینی پروژه (افزودن شاسی/اهداف/CLIP، تعریف DMA، اتصال bitfile)، نقشهٔ پوشهها، و برگهٔ عیبیابی رایج.

۵۰۱ دامنه، فرضیات و محدودیتها

دامنه

تمرکز بر یک مسیر نمونه وار ولی کامل است: دریافت از AI، مقیاس گذاری و تبدیل به Q2.23، پردازش فیلتر، ارسال به AO و استریم چند DMA برای مشاهده/لاگ. برای خودآزمایی، مولد سیگنال داخلی (square/saw/sine) با AO \rightarrow AI حلقه می شود.

فر ضیات

- I/O Module Clock@125 با SCTL و درايو کردن NI-5782R برای Multi-Sample CLIP با MHz
 - قالب عددی سیگنال Q2.23 و ضرایب Q2.16؛ محصولات و جمع ها در پهنای گستردهٔ DSP48E1.
- استفاده از DMA FIFO برای گراف/لاگ و Read/Write Control صرفاً برای کنترل های کمسرعت.

محدوديتها

- برای ساده سازی، از زنجیره های سری DSP48E1 (اتصال P
 ightarrow C طولانی) صرف نظر شده و جمع ها به صورت درخت متوازن درنظر گرفته شده اند.
- مولد موج مربعی با «تقسیم گر N» فرکانس را روی شبکهٔ 125 MHz کوانتیزه می کند (فرکانس های دلخواه پیوسته هدف نیستند).
- AI تا 250 MS/s محدود است؛ برای آزمایش هایی مانند 84.6 MHz EOM باید قیود نایکوئیست درنظر گرفته شود (استفاده از هر دو کانال AI پیشنهاد آینده است).

۶۰۱ مخاطب و نحوهٔ استفاده از این سند

مخاطب اصلی دانشجوی ادامهدهندهٔ پروژه و استاد راهنما هستند. مطالعهٔ فصلها به ترتیب پیشنهاد میشود:

- ۱. فصل ۲ (مبانی): چرا Look-Ahead، چرا Q2.16/Q2.23، و چرا جمع ها گلوگاهاند.
- ۲. فصل ۳ و ۴ (پلتفرم & بازآفرینی): اضافه کردن شاسی/اهداف/CLIP، کلاکها، و تعریف DMA.
 - ۰. فصل ۵ (پیاده سازی فیلتر): معماری DSP48E1، لوله کشی یک سیکل، تبدیل HT نهایی.

- ۴. فصل ۶ (تولید سیگنال و استریم): AO→AI چهارفاز، AO→AI، دسیمیشن DMA.
 - ۵. فصل ۷ (اعتبارسنجی): روش ها و نتایج نماینده.
- 9. فصل ۸ (الگوی برآورد فاز): Host→Target DMA برای وزنها، BRAM دوکلاکه، SCTL MACs.
 - ۷. فصل ۹ (جمع بندی و آینده): پیشنهادها و مسیر توسعه.

رویه ها و قراردادهای نگارشی

- برای یکدستبودن نگارش: هرگاه اصطلاح/نماد لاتین در متن فارسی میآید، با ... نمایش داده شود (برای درستنمایی حروف و اعداد).
 - واحدها و علائم روى محورها انگليسي بمانند؛ كپشنها فارسي باشند.
 - ارجاعها به شكّل/جدول با Cross-reference انجام شوند تا شمارهها خودكار بهروزرسانی شوند.

خلاصهٔ مشارکتها (Contributions)

- ۱۰ طراحی و پیادهسازی فیلتر بلادرنگ با تبدیل (k=1) Look-Ahead به تراز روی تمام دراخی و پیاده سازی الله با تبدیل الله با تبدیل (k=1)(b.x[n])شاخهها (شامل
- ۲. معماری ُعددی بهینه: Q2.23 برای سیگنال، Q2.16 برای ضرایب؛ تنها یک تبدیل HT نهایی؛ پرهیز از
- بنقشة پروژهٔ قابل بازآفرینی: افزوده شدن شاسی/اهداف/CLIP، تعریف DMAها، و اتصال bitfile در Host.
 - ۴. اعتبارسنجي مبتني بر مرجع Fixed-Point و شاخص هاي FSD/Corr/RMSE .
 - ۵. الگوی وزندهی و برآورد فاز با BRAM ،Host→Target DMA، و SCTL MACs.

۹۰۱ ساختار گزارش

- فصل ۲ مبانی نظری لازم را فراهم می کند (از DF-II تا Look-Ahead و Q-Format).
 - فصل ٣ پلتفرم سخت افزار/نرم افزار را معرفی می کند.
 - فصل ۴ پروژه را گامبهگام از صفر بازآفرینی می کند.
 - فصلَ ۵ پیادهسازی فیلتر روی FPGA را با جزئیات فنی توضیح میدهد.
 - فصلَ ۶ تُوليد سيكنال و استريم DMA را شرح مى دهد.
 - فصل ۷ روش و نتایج اعتبارسنجی را ارائه می کند.
 - فصل ۸ الگوی برآورد فاز و بارگذاری وزنها را نشان می دهد.
 - فصل ۹ جمع بندی و پیشنهادهای آینده را بیان می کند.

شرح دوره و موضوع کارآموزی

۱۰۲ محل و بازهٔ زمانی

این دوره در UNSW Sydney — Control & Dynamics Lab انجام شد. بازهٔ زمانی: (مثال) خرداد تا شهریور ۱۴۰۴؛ حضور تماموقت در آزمایشگاه (هفتهای N ساعت).

۲۰۲ موضوع و اهداف کاری

Look-Ahead با IIR شامل فیلتر FlexRIO روی Real-Time DSP برکز اصلی: پیاده سازی و ارزیابی زنجیرهٔ Real-Time DSP روی (k=1)، استریم (k=1)

٣٠٢ وظايف و فعاليتها

- طراحی و پیادهسازی هستهٔ فیلتر IIR در LabVIEW FPGA با SCTL@125 MHz.
 - نگاشت ضربها به DSP48E1 و طراحی درخت جمع متوازن.
- پیکربندی NI-5782R با NI-5782R و همنمونه سازی با NI-5782R و هم نمونه سازی با
 - استریم داده با DMA FIFO، دسی میشن چرخهای و نمایش روی Host.
 - اعتبارسنجي با Welch PSD/Corr/RMSE و هم ترازي تاخير.

۴۰۲ خروجیها و دستاوردها

- هستهٔ فیلتر پایدار در MHz با وفاداری عددی Q2.23.
 - Host VI و دادههای نمونهٔ لاگ برای بازتولید نتایج.
 - مستندسازی گام به گام (این گزارش) و چک لیست تحویل.

۵۰۲ مهارتهای کسبشده

- زمانبندی SCTL/FPGA، بهره گیری از DSP48E1، و طراحی پایپلاین یکنواخت.
 - تُحليل طيفي و طراحي قالبهاي ثَابتَ اعشار.
 - معماری استریم DMA و تفکیک کنترل کمسرعت/جریان پرنرخ.

مبانی نظری و پیشینهٔ کاربردی

این فصل مؤلفه های نظری و محدودیت های عملی را که طراحی و پیاده سازی فصل های بعدی بر آن ها تکیه دارد، منسجم بیان می کند: مدل فیلتر مرتبهٔ دو در فرم مستقیم، تبدیل Look-Ahead و چرایی آن، قالب های عددی ثابت اعشار، نقش بلوک های DSP48E1 در بستن زمان بندی، و تمایز بنیادی DMA FIFO با Read/Write Control برای رسم/لاگ.

۱۰۲ فیلتر IIR مرتبهٔ دو در فرم مستقیم و مسئلهٔ زمانبندی

فرم مستقیم رایج (مثلاً Direct Form II) برای فیلتر IIR مرتبهٔ دو به شکل زیر نوشته می شود:

$$y[n] = b. x[n] + b. x[n-1] + b. x[n-1] - a. y[n-1] - a. y[n-1].$$
 (1.7)

در نرخهای بالا (اینجا 125 MHz) اجرای (۱۰۳) در یک SCTL بهمعنای عبور از زنجیرهای از پنج ضرب و یک درخت جمع عریض بهعلاوهٔ تبدیلهای عددی میانی است؛ این عمق منطقی معمولاً «مسیر بحرانی» را از بودجهٔ یک سیکل فراتر می برد و خطای زمان بندی می دهد. بنابراین باید معماری را طوری تنظیم کرد که:

- ضربها به طور كامل موازى شوند؛
- جمعها در یک درخت متوازن اجرا شوند؛
- از تبدیلهای عددی میانی (که هم هزینهٔ منطقی دارند و هم مسیر را عریض میکنند) پرهیز شود؛
 - و در نهایت، امکان افزودن یک رُجیستر لولهای روی همهٔ شاخهها فراهم شود.

با کا ایم انتقال Look-Ahead (با کا ایم انتقال Look-Ahead) با ۲۰۳

ایدهٔ Look-Ahead این است که وابستگی بازخوردی را از y[n-1] به تاخیرهای زوج منتقل کنیم تا بتوان یک Look-Ahead این است که وابستگی بازخوردی را از H(z) تغییر کند (جزیک تأخیر صحیح). برای k=1، با رجیستر یکسیکل روی همهٔ شاخه ها قرار داد بدون آن که H(z) تغییر کند H(z) تغییر کند H(z) می تاخیر صحیح). برای H(z) می تاخیر می رسیم: ضرب و تقسیم بر چندجملهای مخرج H(z) که H(z) که H(z) که H(z) است) به رابطهٔ زیر می رسیم:

$$y[n] = \sum_{k=\cdot}^{\mathfrak{r}} b_k' \, x[n-k] \, + \, A_{\mathfrak{r}} \, y[n-\mathfrak{r}] \, + \, A_{\mathfrak{r}} \, y[n-\mathfrak{r}] \tag{7.3}$$

که در آن ضرایبِ جدید چنین اند:

$$A_{\mathbf{r}} = \mathbf{r} a_{\mathbf{r}} - a_{\mathbf{r}}^{\mathbf{r}}, \qquad A_{\mathbf{r}} = -a_{\mathbf{r}}^{\mathbf{r}},$$

$$[b'_{\cdot}, \dots, b'_{\mathbf{r}}] = [b_{\cdot}, b_{\mathbf{r}} - a_{\mathbf{r}} b_{\cdot}, b_{\mathbf{r}} - a_{\mathbf{r}} b_{\mathbf{r}} + a_{\mathbf{r}} b_{\cdot}, -a_{\mathbf{r}} b_{\mathbf{r}} + a_{\mathbf{r}} b_{\mathbf{r}}, a_{\mathbf{r}} b_{\mathbf{r}}].$$

$$(\mathbf{r} \cdot \mathbf{r})$$

خاصیت کلیدی آن است که:

$$H_{\text{Look-Ahead}}(z) = H_{\text{Direct}}(z) \times z^{-d},$$
 (5.7)

یعنی صرفاً یک تأخیر صحیح d افزوده می شود (برای k=1، همان یک سیکل رجیستر هماهنگ روی شاخه ها).

لزوم هم ترازی لولهها. اگر تنها بخشی از شاخهها رجیستر بخورند، عملاً فیلتر دیگری ساختهایم. بنابراین باید یک رجیستر یک سیکل بر روی تمام شاخهها-از جمله مسیر $b'_{\cdot}x[n]$ درست قبل از ورود به درخت جمع گذاشته شود تا همهٔ مسيرها همتاخير باشند.

قالبهای عددی Fixed-Point و سیاستهای گردکردن/اشباع

برای همخوانی با پهنای پورتهای DSP48E1 و کف نویز قابل قبول، طرح زیر بهکار میرود:

- سیگال/حافظهٔ حالت: Q2.23 (کلمهٔ ۲۵ بیتی با ۲۳ بیت جزء اعشاری)؛ ضرایب روی پورت B ضرب کنندهها: Q2.16 (۱۸ بیت، مناسب پورت B)؛
 - محصولات و جمّعها: در پهنای P (تا ۴۸ بیت) دأخل DSP48E1؛
- تنها یک تبدیل \mathbf{HT} نهایی: $(\mathrm{wide} o \mathrm{Q2.23})$ درست پیش از بازنویسی وضعیت بازخورد.

برای تبدیلها (cast) از ties-to-even) round-to-nearest) و saturate استفاده می شود. کف نویز گردکردن برای Δ برابر $\Delta/\sqrt{17}$ است؛ با 2.23، $\Delta= au^{-77}$ بوده و اثر آن در PSD بهصورت کف سفید قابل مشاهده Δ

نقش DSP48E1 و چرایی «جمع متوازن»

هر بلوک DSP48E1 یک عمل P=A imes B+C با پهناهای P=A imes B+C و طانحام می دهد. راهبرد عملی برای 125 MHz:

- $A_{\mathbf{F}}y[n-\mathbf{F}]$ و نیز دو جملهٔ $A_{\mathbf{F}}y[n-\mathbf{F}]$ و طبق $A_{\mathbf{F}}y[n-\mathbf{F}]$ و طبق $A_{\mathbf{F}}y[n-\mathbf{F}]$ و المبت $A_{\mathbf{F}}y[n-\mathbf{F}]$ بسته به نگاشت شما روی ضربها)؛
 - ۲. درخت جمع متوازن به صورت (p_++p_+) و (p_++p_+) در گام اول، سپس جمع نتیجه با p_+
- ۳. پرهیز از زنجیرهٔ سری P o C طولانی میان چند DSP48E1 برای جمع-این کار مسیر بحرانی را طولانی و رسیدن به زمانبندی را دشوار می کند؛
- ۴. افزودن یک رجیستر یکسیکل روی تمام شاخه ها قبل از ورود به درخت جمع (هماهنگ با Look-Ahead). این الگو سبب می شود ضربها هزینهٔ زمانی نداشته باشند (همهٔ موازی) و جمعها نیز با کمترین عمق منطقی انجام شوند.

کلاک گذاری و SCTL: همگامی با SCTL: همگامی

براى آنكه مسير پردازش با AI/AO همنمونه باشد، SCTL بايد با I/O Module Clock (اينجا T25 MHz) درايو شود. كلاكهاى 40/200 MHz مىتوانند براى منطق جانبى (غير بحرانى) استفاده شوند، اما حلقهٔ سريع فيلتر و مسيرهای DMA Write مرتبط با نمونه های سيگنال بايد روی کلاکِ I/O Module مرتبط با نمونه های فاز/نمونه رخ ندهد.

Read/Write Control در برابر DMA FIFO ۶۰۳

Control. Read/Write مکانیسم رجیسترخوان/نوشت آهسته است—هر باریک درخواست/پاسخ از طریق PCIe. مناسب پارامترهای کمسرعت (ضرایب، مد کاری، پرچمها) ولی نامناسب برای نمودارهای جریانداده.

FIFO. DMA کانال استریم با بافر عمیق در هر دو سمت؛ برای ارسال لخُتِ زمانسری با نرخ بالا به میزبان ضروری است. تنظیمات عملی:

- جهت: Target→Host براى اندازهگیریها؛ Host→Target برای بارگذاری وزن/جدولها؛
- نوع عنصر: I16 برای ADC Raw؛ I32 برای جریانهای Q2.23 (در میزبان به DBL و سپس مقیاس با $^{-77}$)؛
 - عمق بافر: معمولاً ۴-k،۱۶k
- اندازهٔ خواندن میزبان: ۴۱۲۸k-۳۲ عنصر در هر فراخوانی برای کارایی PCIe. برای نمودارها، DMA تنها انتخابِ پایدار است؛ Read/Write Control در بهترین حالت نرخهای بسیار پایین را پاسخ می دهد و در عمل موجب تکه تکه شدن موج و timeoutهای گاه و بیگاه می شود.

٧٠٣ اثرات لوله كشي: فقط تأخير صحيح، نه تغيير ديناميك

پس از اعمال رجیستر یکسیکل روی همهٔ شاخهها و استفاده از Look-Ahead، پاسخ انتقال برابر پاسخ ایدهآلِ مرتبهٔ دو (با ضرایب اصلی) است و تنها یک تأخیر نمونه افزوده می شود:

$$H_{یاده سازی}(z) = z^{-1} H_{ایده آل}(z).$$

این نکته در فصل اعتبارسنجی با هم ترازی تأخیر و سپس برازش gain/offset تأیید می شود.

۸۰۳ جمع بندی فصل

در این فصل دیدیم که برای رسیدن به MHz در SCTL در SCTL، مسئلهٔ اصلی «کوتاه کردن مسیر بحرانی» است: تبدیل Look-Ahead وابستگی بازخورد را برای لوله کشی ایمن بازآرایی می کند؛ DSP48E1 ضرب ها را در سطح سخت افزار جذب می کند؛ مترازن عمق منطقی را کمینه می کند؛ و تنها یک تبدیل HT نهایی کف نویز را کنترل پذیر نگه می دارد. برای رسم /لاگ با نرخ بالا نیز DMA FIFO ضرورت دارد. این مبانی، زیربنای فصل های بعدی (پلتفرم، بازآفرینی پروژه، پیاده سازی فیلتر، تولید سیگال و اعتبار سنجی) هستند.

پلتفرم سختافزار و نرمافزار

این فصل اجزای فیزیکی و ابزارهای نرمافزاری مورد استفاده را معرفی می کند تا خواننده بتواند همان محیط را بازتولید کند: شاسی/کنترلر PXIe، ماژول FPGA، ماژول I/O با CLIP مناسب، کلاک گذاری، و زنجیرهٔ نرمافزار/کامپایل.

۱.۴ شاسی و کنترلر PXIe

زیرسامانهٔ میزبان/شاسی به صورت زیر است:

- كنترلر: نمونة متداول NI-PXIe-8840 (يا معادل آن) نصب شده روى شاسي PXIe.
- اسلات بندی: ماژول FPGA در اسلات مشخص (مثلاً PXI1Slot4) قرار گرفته است تا با I/O هم مسیر باشد.
 - · لینک به میزبان: ارتباط PCIe داخلی شاسی، که DMA FIFOها روی آن استریم می شوند.

۲۰۴ ماژول PXIe-7972R (Kintex-7):FPGA ماژول

- پردازندهٔ قابل پیکربندی: Xilinx Kintex-7 با حدود ۸۴۰ بلوک DSP48E1.
- کاربرد در آین پروژه: اجرای فیلتر مرتبهٔ دو با تبدیل Look-Ahead (k=1) در SCTL@125 MHz در SCTL@125 MHz خربهای موازی روی DSP48E1 و جمع متوازن.
 - · حافظهٔ داخلی: BRAM برای بافرها/جدولها (در نمونهٔ برآورد فاز برای وزنها).

۳۰۴ ماژول NI-5782R :I/O با NI-5782R

- ورودى/خروجى آنالوگ: AI تا AS/s على 4O با آرايش چهارفاز (خروجى مؤثر MS/s).
- كَلاكُ مَارُولُ: انتخاب Multi-Sample CLIP باعث مى شود I/O Module Clock در دسترس قرار گیرد و SCTL با NHz ۱۲۵ درايو شود.
- حَلَقَهٔ خودآزمایی: یک کانال A´I به AI با کابل کوتاه متصل می شود تا بدون منبع خارجی، زنجیره تست شود.

۴.۴ کلاکها و همنمونهسازی

• كلاك سريع: I/O Module Clock@125 MHz، منبع SCTL براى مسير سيگنال و نويسنده هاى DMA مرتبط با نمونه ها.

- كلاكهاى جانبى: 40/200 MHz براى منطق غير بحرانى (مثلاً بارگذار وزنها يا مديريت رجيسترها).
 - · اصل همنمونهسازی: پردازشِ همفاز با AI/AO برای جلوگیری از جاافتادگی زمانی.

۵.۴ نرمافزار و زنجیرهٔ کامپایل

- محيط توسعه: LabVIEW به همراه ماژول LabVIEW.
- ابزار تحلیل: Python/MATLAB برای هم ترازی، برازش Corr/RMSE ،gain/offset، و Welch و Corr/RMSE

۶.۴ نرخها و منابع

- کلاک SCTL: کلاک
- ورودی/خروجی: AI تا AS/s شکری AO مؤثر MS/s رچهار فاز). منابع DSP: ضربها روی DSP48E1؛ جمعها به صورت درخت متوازن؛ بدون کستهای میانی.

۷۰۴ ييوند ميزبان ↔هدف

- DMA FIFO: براى استريم دادهٔ پرسرعت ،AO-Prewire)، Filtered، Taps، (Raw، عنصر 116 براى خام ADC و I32 براي جريانٰهاي Q2.23.
- Read/Write Control: فقط برای کنترل های کمسرعت (انتخاب موج محرک، ضرایب، پرچمها،
 - دسی میشن). **توصیهٔ عملی:** عمق FIFO بین ۴-k،۱۶k اندازهٔ خواندن میزبان ۴-k۱۲۸k عنصر برای کارایی PCIe.

۸۰۴ جدول جمع بندی پیکر بندی

جدول ۱۰۴: خلاصهٔ پیکربندی پلتفرم سختافزار و نرمافزار

مقدار/توضيح	گزینه
PXIe با كنترلر NI-PXIe-8840 (غونه)	 شاسي/كنترلر
NI PXIe-7972R (Kintex-7)	ماژول FPGA
Multi-Sample CLIP با NI-5782R	ماژول I/O
(SCTL مبدأ) I/O Module Clock@125 MHz	کلاک سریع
AI: تا AO: نا AO: بچهارفاز (AO: بجهارفاز (500 MS/s)	ÃO/AI
R/W Control ، (٣٢FixedPoint=I ، ١۶ (Raw=I DMA FIFO	استريم
NI Compile (Vivado backend) + LabVIEW FPGA	کامیایل
Python/MATLAB برای هم ترازی و PSD/شاخصها	تحليل

۹۰۴ جمع بندی فصل

پیکربندی درستِ شاسی/کنترلر، انتخاب CLIP مناسب برای NI-5782R و درایوکردن SCTL با SCTL پیکربندی درستِ شاسی/کنترلر، انتخاب CLIP مناسب برای NI-5782R و درایوکردن Clock@125 MHz میدن پیش نیاز هم نمونه سازی و بستن زمان بندی است. فصل بعدی گام به گام نشان می دهد چگونه همین پلتفرم در LabVIEW Project بازآفرینی شود: افزودن کنترلر و شاسی، الحاق هدف FPGA، افزودن ماژول مازول bitfile درست، تعریف DMA FIFOها و ساخت bitfile.

بازآفرینی پروژه از صفر + تولید سیگنال و استریم

این فصل کل مسیر عملی را یکجا ارائه می کند: ساخت پروژهٔ LabVIEW از صفحهٔ سفید، افزودن کنترلر/شاسی bitfile ساخت «Multi-Sample CLIP» تعریف FPGA الحاق PMA FIFO» ساخت Multi-Sample CLIP» تعریف Host VI» مطاق Host VI» سپس منطق تولید سیگال داخلی (square/saw/sine)، حلقهٔ AO→AI برای خودآزمایی، و معماری استریم/دسی میشن برای رسم و لاگ پوشش داده می شود. هدف این است که دانشجوی بعدی بدون حدس و آزمون و خطا همان محیط اجرایی را بازتولید کند.

۱۰۵ ایجاد پروژه و افزودن کنترلر/شاسی/هدف FPGA

گامهای دقیق


- ۱.۴ ساخت پروژه: File ightarrow New Project را بزنید تا یک پروژهٔ خالی ایجاد شود.
- ۱۰۴ افزودن کنترلر/شاسی: روی ریشهٔ پروژه راست کلیک \rightarrow New \rightarrow Targets and Devices... \rightarrow گزینهٔ Existing target or device را انتخاب، از زیرگروه Real-Time PXI Systems کنترلر خود (مثلاً PXIe-Controller) را بیفزایید. نام گذاری پیشنهادی: NI-PXIe-8840
- New \to Targets and \to کنترلر تازه افزوده راست کلیک FPGA Target: روی گرهٔ کنترلر تازه افزوده راست کلیک FPGA Target: روی گرهٔ کنترلر تازه افزوده را برگزینید (مثلاً PXIISlot4, NI PXIe-7972R)، هدف FPGA (PXIISlot4 PXIe-7972R) نام پیشنهادی: FPGA (PXIISlot4 PXIe-7972R)

۲۰۵ الحاق NI-5782R با Multi-Sample CLIP و کلاک گذاری

چرایی انتخاب Multi-Sample CLIP. این CLIP سیکنال I/O Module Clock را در اختیار می گذارد تا حلقهٔ SCTL دقیقاً با AI/AO همنمونه شود (۱۲۵ MHz). بدون آن، هم فازی نمونهبرداری تضمین نمی شود.

گامهای دقیق

- و NI-5782 و NI-5782 راست کلیک m New
 ightarrow I/O~Module
 ightarrow 1/O~Module را بیفزایید.
- NI-5782R (Multi- برگهٔ Socketed CLIP راست کلیک Properties \rightarrow کلیک Socketed CLIP را انتخاب کنید. Sample)
 - ۶.۴ در Project Explorer باید کانالهای AI/AO و سیکتال Project Explorer دیده شوند.



شکل ۱۰۵: ساختار پروژه

اصل همنمونهسازي.

- کلاک سریع (حیاتی): @SCTL به عنوان منبع SCTL برای مسیر سیگنال و نویسنده های *DMA مر* تبط با نمونه ها.
- كلاكهاى جانبى (اختيارى): «40 MHz» يا «200 MHz» براى منطق غير بحرانى (مثلاً بارگذار وزن ها/رجيسترها). اين كلاكها به حلقهٔ اصلي SCTL وصل نشوند.

۳۰۵ تعریف DMA FIFOها و اصول استریم

۱۰۳۰۵ اصول طراحی

- استریم برای نمودار/لاگ: تنها DMA FIFO نرخ کافی برای گرافهای زنده فراهم می کند؛ Read/Write استریم برای نخصوص یارامترهای کمسرعت است.
- نوع عنصر: Raw ADC به صورت 116؛ جریان های ثابت اعشار داخلی Q2.23 به صورت I32 ارسال و در میزبان به DBL (ضریب ۲۳ ۲) تبدیل می شوند.
- عمق/قطعهخوانی: عمق FIFO حدود ۴-k۱۶k عنصر؛ اندازهٔ خواندن میزبان ۲۲–k۱۲۸k عنصر برای بهرهٔ مناسب PCIe.

گامهای دقیق (ساخت DMA)

- و نوع را DMA انتخاب کنید. New o FIFO راست کلیک FPGA Target راست کلیک بنید.
- (I32) Filtered_2_ToHost (I32) AI0_ToHost (I16) Raw_ToHost Host: →Target ٨٠٤
 (I32) AO_PreWire_ToHost
- Host_To_Target_Weights Target:→Host ۹.۴ (برای جدول/وزنها؛ 116 یا 132 بسته به طرح کوانتیزاسیون).

افزودن FPGA VI و ساخت حلقهٔ SCTL

گامهای دقیق

.Filter_LA_Biquad.vi :نام پیشنهادی New o VI راست کلیک FPGA Target راست کلیک ۱۱.۴

Single-Cycle Timed Loop قرار دهید و کلاک آن را به) ۱۲۵ MHzI/O Module Clock

.DMA مسیر ورودی widen/scale :AI بدیل به Q2.23 مسیهٔ فیلتر؛ خروجی به AO و نویسنده های o

۱۴.۴ کنترل های کمسرعت (انتخاب موج، ضرایب، دسی میشن) را به صورت ۱۴۰۴ بسازید تا از Host با Read/Write Control تنظیم شوند.

تولید سیگنال داخلی در SCTL و درهم گذاری چهارفاز AO

۱۰۵۰۵ غای کل

مولد square/saw/sine در همان @square/saw/sine اجرا می شود تا با مسیر پردازش هم نمونه باشد. در هر تیک SCTL، چهار نمونهٔ پیاپی تولید و به کانالهای [0..3] AO نوشته میشود؛ این **درهم گذاری چهارفاز** نرخ مؤثر خروجی را به 500 MS/s میرساند، در حالی که کلاک هسته همچنان ۱۲۵ MHz است. برای خودآزمایی، یک کانال AO با كابل كوتاه به AI1 وصل مىشود تا مسير كامل AO→AI بدون منبع خارجى تست شود.

۲۰۵۰۵ موج مربعی (Square)

• ایده: یک توگل ۱ بیتی با شمارندهٔ سیکلی؛ هرگاه شمارنده به آستانه برسد خروجی وارون می شود. • فرکانس: با $f_{
m SCTL}=f_{
m SCTL}$ داریم

$$f_{\square} = rac{f_{ ext{SCTL}}}{\mathbf{Y}N} = rac{\mathbf{1Y\delta} \ ext{MHz}}{\mathbf{Y}N}.$$

 $N=1 \Rightarrow exttt{$
m ST,0$ MHz}$ مصیح است، فرکانس روی شبکهٔ $N=1 \Rightarrow exttt{$
m ST,0$ MHz}$ مصیح است، فرکانس روی شبکهٔ $N=1 \Rightarrow exttt{$
m ST,0$ MHz}$

• چهارفاز: در هر تیک، چهار مقدار هم سطح (یا با آفست فاز دلخواه برای آزمون بینفازی) به [0..3] AO

۳۰۵۰۵ موج دندانهارهای (Sawtooth)

• ایده: انباشتگر مدولار 116 که هر تیک به اندازهٔ AMP افزایش مییابد.

 $acc, acc+AMP, acc+YAMP, acc+YAMP, acc+YAMP\} \mod Y^{19}$ • چهار فاز خروجی به صورت

• فَرَكَانُسُ مَؤْثُرُ: بَا افْزايشَ كُلّ AMP × ۴ در هر تيك:

$$f_{\text{saw}} pprox rac{f_{\text{SCTL}} \cdot \mathbf{r} \cdot \text{AMP}}{\mathbf{r}^{15}}.$$

۴۰۵۰۵ موج سینوسی (Sine)

• ایده: انباشتگر فاز با گام $\Delta: (\mod 7\pi)$ فر سپس HT Sine و سپس $\phi \leftarrow \phi + \Delta \pmod 7\pi$ برای مقداردهی.

• فركانس:

 $f_{
m sin} = rac{\Delta}{{f \gamma}\pi} f_{
m SCTL}, \qquad f_{
m SCTL} = {f \gamma} {f \delta} \ {
m MHz}.$

و قيود نمونهبرداري $AO{ ightarrow}AI$ و قيود مخونهبرداري

- AO چهارفاز: نرخ مؤثر MS/s (چهار کانال، چهار نمونه در هر تیک).
- AI: حداكثر 250 MS/s؛ براى حاملهاى بالاتر بايد قيود نايكوئيست رعايت شود (در آينده استفادهٔ همزمان از دو كانال AI پيشنهاد مىشود).
 - نكتهٔ عملی: دامنهٔ AO را با رنج AI هماهنگ كنيد تا اشباع رخ ندهد؛ كابل كوتاه و زمين مشترك.

۷۰۵ معماری استریم، دسی میشن چرخهای و چیدمان Host VI

۱۰۷۰۵ دسی میشن در هدف

یک شمارندهٔ چرخهای داخل SCTL هر N سیکل یکبار DMA Write را فعال می کند (پارامتر از میزبان). با N = N همهٔ نمونه ها ارسال می شوند؛ برای کاهش بار PCIe می توان N > 1 برگزید (مثلاً ۴، ۸، ۱۶).

۲۰۷۰۵ چیدمان Host VI

- refer- و عبور سيم هاى Open FPGA VI Reference Open/Close: ۱۰۴H و المعال المعال
- elements of Number ((Raw_ToHost.Read (مثل FIFO) مثل elements of Number ((Raw_ToHost.Read (مثل FIFO) مثل PIFO) و Timeout (مثل ۲۰۴۸)
- ساخت موج با DBL تبدیل و نمایش: I10 خام مستقیماً قابل نمایش؛ I32 نمایندهٔ Q2.23 به DBL و ضریب 77 . ساخت موج با $dt=\Lambda$ ns
- N/AMP/delta کنترل های کم سرعت: Read/Write Control برای انتخاب موج (square/saw/sine)، پارامترهای ۴۰۴۲ کنترل های دستی میشن DMA و پرچم ها.

۸۰۵ الگوی عددی و نکات زمانبندیِ حلقهٔ سریع

- قالبها: سيگنال/حالت Q2.23؛ ضرايب Q2.16 روى پورت B ضرب كنندهها؛ محصولات/جمعها در پهناى DSP48E1.P
 - ضربها: همگی روی DSP48E1 (نه LUT)؛ ورودی ها
- DSP میان چند $P \to C$ میان چند و جمع موازی، سپس جَمع نهایی)؛ از زنجیرهٔ طولانی $P \to C$ میان چند اجتناب کنید.
- اجسب کید. • پایپلاین یکنواخت: یک رجیستر لولهای یکسیکل روی تمام شاخهها، درست پیش از ورود به درخت جمع؛ نبود هم ترازی یعنی ساخت یک فیلتر دیگر.
- كلاك صحيح: حلقهٔ سريع SCTL الزاماً روى @SCTL الزاماً روى %NY۵ MHzI/O Module Clock نه روى كلاكهاى جانبى.

۹۰۵ اشتباهات رایج و درمان سریع

- عدم نمایش I/O: ماژولهای I/O خودکار ظاهر نمی شوند—حتماً دستی اضافه و CLIP را روی -Multi Sample بگذارید.
- گراف «پلهپله» یا size chunk :timeout خواندن میزبان را بزرگ تر (مثلاً ۴۴–۱۲۸k و عمق PCIe) و عمق را بیشتر کنید؛ در صورت فشار PCIe، دسی میشن هدف را افزایش دهید.
- عدم همنمونهسازی: اگر SCTL را روی کلاک جانبی گذاشتهاید، به @SCTL را روی کلاک جانبی گذاشته ید، به @NYA MHzI/O Module Clock برگردید.
- ضرّب روی LUT: اگر DSP Utilization پایین است، نگاشت ضربها را به DSP48E1 صریح کنید.

۱۰۰۵ چکلیست نهایی بازآفرینی

جدول ۱۰۵: چک لیست سریع برای بازآفرینی کامل پروژه

وضعيت	آيتم
	PXIe Controller افزوده شد
	FPGA Target (PXIe-7972R, Slot OK)
	Multi-Sample CLIP ب NI-5782R
	@SCTL به SCTL وصل شد
	DMA FIFOها (نام/نوع/عمق درست)
	(square/saw/sine هستهٔ فیلتر + مولد) FPGA VI
	درهم گذاری چهارفاز AO و حلقهٔ AO $ ightarrow$ تست شد
	Build Spec ساخته و مسیر lvbitx. یادداشت شد
	Q2.23→DBL تبديل, DMA Read ،Open/Close :Host VI
	گرافها $\mathrm{dt}=\lambda\mathrm{ns}$ + دسی میشن هدف در صورت نیاز)

۱۱۰۵ جمع بندی فصل

Multi-Sample CLIP با پیاده سازی یکپارچه ی این فصل، پروژه از صفر تا نمودار زنده روی میزبان بازتولید شد: Multi-Sample CLIP مرای داخلی با پیاده سازی یکپارچه ی SCTL مرای MHzI/O Module Clock مولد داخلی برای دسترسی به AI/AO با درهم گذاری چهارفاز AO (نرخ مؤثر AO MS/s) و حلقهٔ AO برای خودآزمایی، square/saw/sine به همراه AO MI های مناسب و دسی میشن چرخه ای. فصل های بعدی جزئیات هستهٔ فیلتر و اعتبار سنجی کمی را دنبال می کنند.

بیاده سازی دقیق فیلتر روی FPGA

این فصل جزئیات عملیِ ساخت هستهٔ فیلتر مرتبهٔ دو را در LabVIEW FPGA توضیح می دهد: ساختار FPGA VI توضیح می دهد: ساختار Look-Ahead مسیرهای داده و کنترل، نگاشت ضرب/جمع روی DSP48E1، هم ترازسازی پایپلاین با الگوی Look-Ahead طرح عددی Q-Format برای مشاهده و ثبت.

۱۰۶ نمای کلی FPGA VI و بخش بندی منطقی

دیگرام بلوکی FPGA VI در یک SCTL با کلاک I/O Module Clock@125 MHz سازمان دهی شده و سه بخش دارد:

HT با پنج ضرب موازی و جمع متوازن؛ تنها یک تبدیل Look-Ahead (k=1) هستهٔ فیلتر: پیاده سازی رابطهٔ (wide \rightarrow Q2.23) بیش از بازخورد.

۲۰۵۶ درگاه های I/O: مسیر AI (گسترش و مقیاس)، مسیر AO (خروجی یا بای پس)، و سیگنال های کمکی I/O. مسیر Tob (خروجی یا بای پس)، و سیگنال های کمکی I/O. همتریم I/O (گسترش و مقیاس)، مسیر AO (خروجی یا بای پس)، و سیگنال های کمکی Tob (گسترش و مقیاس)، و سیگنال های کمکی I/O. استریم DMA: نوشتن چرخه ای برای کاهش بار PCIe.

۲۰۶ طرح عددی و مسیر پیش پردازش AI

- دادهٔ خام: I16 از AI (مثلاً بازهٔ {8192,...,8191} برای NI-5782R).
- گسترش و مقیاس: تبدیل به FXP(39,14) و سپس مقیاس Υ^{-19} برای هم ترازی با بازهٔ $1\pm$ 0
- كست ورودى: تبديل به Q2.23 (ties-to-even) round-to-nearest بيت اعشارى) با ties-to-even) و saturate

این جریان Q2.23 ورودیِ هستهٔ فیلتر است و همان فرمت در رجیسترهای حالت نیز نگه داشته میشود.

۳۰۶ هستهٔ فیلتر Look-Ahead و هم ترازی پایپلاین

روابط اجرایی

بهجای فرم مستقیم، رابطهٔ اجراشده مطابق فصل ۲:

که اجازه می دهد یک **رجیستر یک سیکل** روی تمام شاخه ها گذاشته شود و تابع انتقال تنها یک تأخیر نمونه بگیرد.

نگاشت روی DSP48E1

- آ) ضرایب و فرمتها: ضرایب b_k', A_2, A_4 در Q2.16 روی پورت B قرار می گیرند؛ سیگالها Q2.23 روی پورتهای A/C ربا (sign-extend) .
- ب) $A_4y[n-4]$ و دو ضرب برای $b_k'x[n-k]$ و دو ضرب برای $A_4y[n-4]$ و A_7,A_6 و A_7,A_6 و بنا به طراحی، میتوانید A_7,A_6 را نیز در DSP48E1 ضرب کنید یا در سطح جمع لحاظ کنید).
- P o C مین جمع متوازن: ابتدا $(p, +p_{\tau})$ و $(p, +p_{\tau})$ ، سپس جمع نتیجه با p_{τ} ، آز زنجیره های طولانی $(p, +p_{\tau})$ میان چند DSP48E1 برای جمع خودداری کنید تا مسیر بحرانی کوتاه بماند.

پایپلاین یکسیکل و ضرورت هم ترازسازی

برای جلوگیری از تغییر دینامیک، یک رجیستر پیش از ورود به درخت جمع روی تمام شاخهها-از جمله مسیر $-b_0'x[n]$

$$H_{\rm coulc}(z) = z^{-1} H_{\rm like}(z),$$

یعنی تنها یک تأخیر صحیح؛ در فصل اعتبارسنجی، با هم ترازی تأخیر و سپس برازش بهره/افست، این موضوع کنترل می شود.

۴۰۶ تبدیل نهایی HT و بازخورد حالت

پس از جمع نهایی (که در پهنای P تا 48b رخ می دهد)، یک تبدیل نهایی HT از پهنای عریض به Q2.23 انجام شده و مقدار Q2.23 به رجیسترهای حالت y[n-2],y[n-4] و خروجی/استریم ارسال می شود. انجام تنها یک تبدیل در انتها:

- ن کف نویز کوانتیزاسیون را حداقل می کند $(\Delta = 2^{-23})$ ، $\Delta / \sqrt{12}$ برای کف سفید)؛
- از کستهای میانی که هم مسیر را عریض و هم طیف را بدتر می کنند جلوگیری می کند.

۵۰۶ نکات زمان بندی و منابع

اصول بستن زمانبندى

- ضرب در DSP: همهٔ ضربها در DSP48E1، نه در LUT؛ این کار تاخیر را کم و جِیتر مسیر را محدود می کند.
 - جمع متوازن: دو جمع موازی در گام اول، یک جمع نهایی؛ از fan-in بزرگ یک مرحلهای بپرهیزید.
- پایپلاین یکنواخت: یک رجیستر یکسیکل روی همهٔ شاخهها؛ نبود هم ترازی، معادل ساخت یک فیلتر دیگر است.
 - كلاك صيح: SCTL روى I/O Module Clock@125 MHz نه I/O Module Scrup.

گزارش کامپایل (خواندن صحیح)

در Worst Path به Worst Path و Slack توجه کنید؛ پایداری در Timing Summary مثبت دیده شود. در Utilization، مصرف DSP48E1 باید متناسب با تعداد ضربها افزایش یابد (نشانهٔ درست نگاشت شدن ضربها روی DSP). اگر مصرف DSP پایین و LUT بالا بود، ضربها روی LUT رفتهاند—نگاشت را بازبینی کنید.

۶۰۶ قلابهای مشاهده/ثبت: DMA FIFO و دسی میشن

جریانهای پیشنهادی

محتوا	نام DMA
I16 خام ADC (پیش از مقیاس)	Raw_ToHost
Q2.23 پس از تبدیل وروڈی (بهصورت I32 ارسال)	AI0_ToHost
خروجی فیلتر Q2.23 (ارسال I32)	$Filtered_2_ToHost$
مقدار AO پیش از اتصال فیزیکی ÀO→AI	$AO_PreWire_ToHost$

دسی میشن چرخهای

یک شمارندهٔ چرخهای داخل SCTL هر N سیکل یک بار DMA Write را فعال می کند (قابل تنظیم از میزبان). با N = N تمام نمونه ها ارسال می شوند؛ برای کاستن بار N > 1 ، PCIe انتخاب کنید.

۷۰۶ کنترلهای کمسرعت و رجیسترهای وضعیت

پارامترهایی مانند waveform select (انتخاب موج)، delta ،divisor N/AMP (سینوسی)، دسی میشن DMA ضرایب و پرچم ها از طریق FPGA Controls/Indicators در FPGA VI تعریف و در Host VI با Host VI با Read/Write خوانده/نوشته می شوند. این مسیر برای تنظیمات کم سرعت است و نباید برای استریم نمودار استفاده شود.

۸۰۶ اشتباهات رایج و راهحلها

- ضربها روی LUT: اگر DSP Utilization پایین است، گرههای ضرب را به صراحت از نوع DSP48E1 انتخاب کنید یا از بلوکهای DSP48E1 آماده استفاده کنید.
- جمع سری روی DSP : زنجیرهٔ طولانی $P \to C$ مسیر بحرانی را می کُشد؛ جمع را به درخت متوازن تبدیل کنید.
- عدم هم ترازسازی پایپلاین: رجیستر روی یکی دو شاخه، ولی نه همهٔ شاخهها؛ نتیجه تغییر دینامیک است. یک رجیستر روی تمام شاخهها بگذارید.
- کستهای میانی: تبدیلهای میانراهی Q مسیر را عریض و طیف را بدتر می کند؛ تنها یک HT نهایی داشته باشید.
- SCTL روی کلاک اشتباه: اگر حلقهٔ فیلتر را روی 40/200 MHz گذاشته اید، AI/AO هم فاز نیست؛ به I/O Module Clock@125 MHz برگردید.

۹۰۶ قالب ضرایب و خوشهٔ تنظیمات

برای ردگیری و تکرارپذیری، ضرایب Q2.16 در یک typedef cluster نگهداری شوند (با توضیح منبع تولید: اسکریپت طراحی/کوانتیزاسیون). خوشهٔ کنترلها نیز به صورت typedef یکسان سازی شود تا بین Host/FPGA مشترک باشد.

۱۰۰۶ خروجی AO و مسیر بای پس

خروجیِ فیلتر شده میتواند به AO ارسال شود یا برای آزمایشهای خاص، بای پس (ارسال ورودی مقیاس شده) فعال شود. محدودهٔ AO و AI را طوری تنظیم کنید که اشباع رخ ندهد؛ اگر حلقهٔ $AO \rightarrow AI$ برقرار است، دامنهٔ AO را مطابق محدودهٔ ورودی AI تنظیم کنید.

۱۱۰۶ جمع بندی فصل

در این فصل دیدیم چگونه هستهٔ فیلتر (k=1) Look-Ahead با ضربهای موازی روی DSP48E1، جمع متوازن، یک پایپلاین یک سیکل هم تراز، و تنها یک تبدیل HT نهایی، با کلاک SCTL در SCTL پایدار اجرا می شود. یک پایپلاین یک سیکل هم تراز، و تنها یک تبدیل HT نهایی، با کلاک DMA برای کنترلهای کم سرعت، الگوی قلابهای DMA برای مشاهده/ثبت و رجیسترهای Read/Write Control برای کنترلهای کم سرعت، الگوی استریم استریم $AO \rightarrow AI$ را کامل می کنند. فصل بعد به تولید سیگنال، مسیر $AO \rightarrow AI$ و معماری استریم می پردازد.

اعتبارسنجي و نتايج فيلتر

این فصل کاراییِ هستهٔ فیلتر را در برابر مرجع نرمافزاری ارزیابی می کند. رویکرد «فقط هم ترازی زمانی» به کار رفته درت فصل کاراییِ هستهٔ فیلتر را در برابر مرجع نرمافزاری ارزیابی می کند. رویخ سخت افزار، بدون درت درت درت درت درت به درت اعمالِ تنها تاخیرِ ثابتِ پایپلاین روی خروجیِ سخت افزار، بدون RMS به بهره/افست. سپس معیارهای کمی (خطای RMS نسبی، RMS)، نویزِ باندی) و نمودارهای استاندارد PSD، (Welch همپوشانی زمانی، PSD) Error گزارش می شوند.

١٠٧ پيکربندي آزمون

- $N=\mathsf{q}$ ، نرخ نمونه برداری: $F_s=\mathsf{1TA}, \cdots$ برخ نمونه برداری: نرخ نمونه برداری: برخ نمونه برداری: برخ نمونه برداری: برخ نمونه برداری: •
- تاخیرِ لولهکشیِ خروجیِ :FPGA ۳ جمونه (منفی یعنی خروجیِ FPGA نسبت به مرجع عقب تر است)؛ این تاخیر ثابت و از پیش معلوم است.
- پنجرهٔ محاسبات: برای حذفِ اثراتِ لبه، از ابتدا و انتها EDGE_TRIM نمونه کنار گذاشته می شود (در کد: (max(٣٢,١٠٢۴)).
 - Hann بنجرة PSD: Welch با هم پوشانی ٪۵۰، طولِ بخش به صورت تطبیقی متناسب با ۸.
 - باندِ تحليل نويز: MHz-۶۰ MHz .١

۲۰۷ روشِ هم ترازی و مرجع

- ۱. هم ترازسازیِ زمانیِ دو جریانِ raw و fpga بر اساس timestamp یکسان؛ اختلافِ شروع به واحدِ نمونه
 گرد و FPGA روی شبکهٔ circshift raw می شود.
 - . PIPE_DELAY = π . فقط تاخير ثابت ياييلاين اعمال مى شود: π
- ۳. مرجع نرمًافزارَی: همان ضرایبِ Look-Ahead با k=1 در MATLAB و حالتِ اولیهٔ صفر (بدون برازش) اعمال می شوند.
 - به. خطا تعریف می شود: $e[n] = y_{ ext{FPGA}}[n] y_{ ext{ideal}}[n]$ روی بازهٔ بدون لبه.

۳۰۷ معیارهای کمی

تمام اعداد بدونِ هرگونه برازشِ بهره/افست و بدون xcorr گزارش میشوند.

$$ext{-relRMS} = rac{\mathrm{rms}(e)}{\mathrm{rms}(y_{\mathrm{ideal}})} =$$
مخطای $ext{RMS}$ نسبی: $ext{RMS} ext{-0}$ نسبی: $ext{RMS}$

- $\cdot \text{NMSE} = \mathbf{Y} \cdot \log_{1.}(\text{relRMS}) = -\mathbf{A} \mathbf{Y} \cdot d\mathbf{B}$ (dB): NMSE •
- نویزِ باندی (۱ MHz-۶۰ MHz): انتگرالِ خطی PSD یک طرفه (واحدِ دلخواه، :(ماستریز باندی


 ${
m Raw}=\Lambda \Delta \Delta, \qquad {
m FPGA}={
m W}\Delta \bullet, \qquad {
m MATLAB}={
m W}\Delta \bullet.$ برابری ${
m FPGA/MATLAB}$ نشان دهندهٔ هم خوانی پیاده سازی ${
m FPGA/MATLAB}$ نشان دهندهٔ هم خوانی پیاده سازی تابت اعشار با مرجع است.

کفِ کوانتیزاسیونِ نظری. با قالبِ Q۲٫۲۳ و گردکردنِ nearest (ties-to-even)، گامِ کوانتیزاسیون Q۲۰۲۳ است. واریانس نویز گردکردن Q۲۰۲۲ و کفِ مورد انتظار:

 $\mathbf{r} \cdot \log_{1} \Delta - \mathbf{r} \cdot \log_{1} \mathbf{r} \approx -\mathbf{r} \mathbf{q}, \mathbf{r} \, \mathrm{dBFS/Hz}.$

این مقدار به عنوان مرجع تئوریک برای تفسیر PSD (پس از نرمالسازی به فول-اسکیل) استفاده میشود.

۴۰۷ نمودارهای اصلی




شكل ۱۰۷: چگالي طيفي يكطرفه برحسب dB/Hz. منحني FPGA (قرمز) در تمام باندِ غيراشباع روى مرجع MATLAB (سياه) مىنشيند؛ سيگنالِ Raw طبق انتظار بالاتر است.

۵۰۷ جدول نتایج

(dB) NMSE	relRMS	برازشِ بهره/افست	هم ترازي	سناريو
۰۸۱٫۸۰	λ , 1 V \times 1 \cdot $^{-\delta}$	ندارد	تاخيرِ ثابت ٣_	فیلتر (سینوسی)

نويزِ بان**د**ی (۱ MHz-۶۰ MHz):

 $Raw = \Lambda \Delta \Delta$, $FPGA = \Upsilon \Delta \cdot$, $MATLAB = \Upsilon \Delta \cdot PSD$ linear (a.u.,



شکل ۲۰۷: همپوشانیِ چند دورهٔ سینوسیِ میانباند پس از فقط جبرانِ تاخیرِ ثابتِ ۳– نمونه. انطباقِ بصری کامل است و ناهمخوانیها در زیرِ واحدِ درصد باقی میمانند.


۶۰۷ تفسیر و بحث

- همخوانیِ بدونِ برازش: $\mathrm{relRMS} = \Lambda, 1 \times 1 \cdot {}^{-\lambda}$ و $\mathrm{RMSE} = -\Lambda 1, \Lambda \; \mathrm{dB}$ در نبودِ هرگونه برازش نشان میدهد مسیر ثابت اعشارِ $\mathrm{Q7,77}$ ، رجیسترِ هم ترازِ یک سیکل و جمعِ متوازن، با مرجع وفادارانه منطبق اند.
- :PSD همپوشانیِ FPGA/مرجع در شکل ۱۰۷ و برابریِ توانِ باندِ خطّی (=۳۵۰) برای MATLAB/FPGA تأیید می کند که اختلافاتِ باقی مانده از کوانتیزاسیونِ کنترلشده یا اثراتِ تحلیل ناشی می شود، نه از مدل/ضرایب.
- FS) بندیل به dBFS/Hz کف $-\Lambda \delta$ تا $-\Lambda \delta$ تا $-\Lambda \delta$ الله الله $-\Lambda \delta$ تا $-\Lambda \delta$ تا
- تاخیرها: تاخیرِ الگوریتمیِ رجیسترِ هم تراز d=1 نمونه؛ جبرانِ هم ترازسازیِ بین مسیر با -7 نمونه اعمال شده است ($76 \, \mathrm{ms} \, \mathrm{mtz}$).

۷۰۷ تنظیماتِ استریم و هاست (برای بازتولید)

Timeout	Chunk هاست	عمقِ FIFO	قالب	جهت	جريان
ms a···	80048	191X	I16	$T{\rightarrow}H$	Raw_ToHost
ms &···	80048	1197	I32 (Q2.23)	$T{\rightarrow}H$	Filtered_2_ToHost
ms &···	80048	1197	I32 (Q2.23)	$T{\rightarrow}H$	AIO_ToHost
ms 2···	80048	1911	I32 (Q2.23)	$T{\rightarrow}H$	AO_PreWire_ToHost

یادآوری: جریانهای Q۲٫۲۳ به Q۲ روی DMA ارسال و در هاست با ضریبِ T^{-77} به DBL مقیاس می شوند. Timeout = $\Delta \cdot \cdot \cdot \cdot$ ms



شكل ۳۰۷: Error PSD: کفِ ۸۶– تا ۹۵ dB/Hz (بسته به طولِ بخش/پنجره). با نرمالسازی به فول-اسكيل، مقايسهٔ مستقيم با كفِ نظري ۱۴۹٫۳ dBFS/Hz مكن است.

۸۰۷ جمع بندي فصل

اعتبارسنجی برآورد فاز Mark) (II)

این فصل نسخهٔ Mark II از الگوی برآورد فاز را با مرجع نرمافزاری MATLAB هم سنجی می کند. وزن ها روی میزبان تولید و به سخت افزار ارسال می شوند، اما در این ارزیابی تمرکز بر پاریتی الگوریتمی است: آیا فرمول بندی و زمان بندی انتخابِ تاخیرِ L، انتگرالِ وزن دار، و شاخص های پالس به پالس در عمل همان چیزی را می دهند که مدلِ نرمافزار پیش بینی می کند؟

۱۰۸ پیکربندی آزمون و تعاریف

- $oldsymbol{\cdot}\Rightarrow \Delta t = \Lambda ext{ ns } F_s = \Upsilon \Delta, \cdots MHz :$ نرخ نمونه برداری
 - طُول سیگنال پس از برش لبهها: ۸۵۳۰ M = M نمونه.
- $(\alpha=\Delta)$ ر مبنای بهینه سازی پارامتر؛ $L=\mathsf{TT}$ (بر مبنای بهینه سازی پارامتر؛ $L=\mathsf{TT}$
 - $tpprox arepsilon \gamma$ ه چارچوب پالس: بازهٔ پالسُ تحلیل شده در حوالی $tpprox arepsilon \gamma$ و چارچوب پالس:

کمیتهای گزارش شده در انتهای هر پالس. مطابق فصلهای قبل، سه کمیت زیر محاسبه و گزارش می شوند (قالب ثابت اعشار در پیاده سازی و double در مرجع):

 $\psi_{\text{end}} = \text{wrap}(\phi[N-1]), \quad \psi_{\text{int}} = \text{wrap}((S_g\phi + S_gi/A) \text{inv}S_g), \quad \text{residual} = (S_gi \cdot \text{inv}S_g)/A,$

 $\operatorname{wrap}(\theta) = \operatorname{mod}(\theta + \pi, \mathbf{Y}\pi) - \pi$ و $S_g(\cdot) = \sum_{k=\cdot}^{N-1} g_k(\cdot) \Delta t$ ک در آن


۲۰۸ روش ارزیابی

- آ) هم ترازسازی زمانی: هم تراز بر اساس مُهرزمانهای یکسان؛ تنها تاخیر ثابت روی خروجی لحاظ می شود (بدون cross-correlation و بدون فیت بهره/افست).
 - ب) انتخاب L: مقدار ۲۳ از تحلیل پایداری/نویز به دست آمده و در هر دو مسیر اعمال شده است.
 - ج) بازهٔ پایا: برای خطای ϕ (نمودار زمانی)، یک پنجرهٔ پایا تعریف و RMS در آن گزارش می شود.

۳۰۸ نتایج عددی (پالس نماینده)

(MATLAB) SIM	(FPGA/داده) HW	واحد	سنجه
+•,•٩٨١٩	+•,•٩٨٣٣	[rad]	$tpprox$ ۴۲,۷۹۶ μ s @ $\psi_{ m end}$
$+ \cdot, \cdot \circ \circ \cdot$	$+\cdot$, \cdot \forall \wedge \wedge \vee	[rad]	همان پالس @ $\psi_{ m int}$
$-1,271\times1\cdot^{-4}$	$+\cdot,\cdot\cdot\cdot\times\cdot\cdot$	[rad]	Residual @ همان ْپالسّ
(٪۲۱۷۱ نسبی)	۳-۱×۹×۱۰ ^{-۳}	[rad]	(پنجرهٔ پایا) RMS $\{\phi_{\mathrm{HW}} - \phi_{\mathrm{SIM}}\}$

۴۰۸ نمودارها




شکل ۱۰۸: خلاصهٔ پالس به پالس $\psi_{\rm int}$ (Mark و $\psi_{\rm int}$ و $\psi_{\rm end}$ II): (Mark مربع) و همچنین $\psi_{\rm int}$ و $\psi_{\rm end}$ II): (Mark مربع) و همچنین residual

۵۰۸ تفسیر

- پاریتی انتهایی خوب: $\psi_{\rm end}$ بین HW و SIM تا دو رقم اعشار منطبق است $\psi_{\rm end}$ این نشان می دهد انتخاب U=V و لوله کشی/هم ترازی به درستی اعمال شده اند.
- اختلاف در $\psi_{\rm int}$: انحراف قابل توجه بین HW و SIM (حدود ۰٫۰۶۰ رَد) ریشه در یکی از این موارد دارد: $\psi_{\rm int}$ مقیاس دهی A یا ${\rm inv}S_g$ در کردن/اشباع هنگام (۱) مقیاس دهی A یا ${\rm inv}S_g$ در کردن/اشباع هنگام انتگرال وزن دار؛ (۳) تعریف دقیق پنجرهٔ انتگرال (مرزهای پالس یا Δt ادغام شده در وزن).
- RMS پایا کوچک: خطای ϕ در پنجرهٔ پایا ϕ در پنجرهٔ پایا ϕ در پنجرهٔ پایا کوچک تلقی می شود و با کف نویزِ کوانتیزاسیون/تحلیل سازگار است.

۶۰۸ بازتولید (حداقلِ لازم)

- $\cdot (\alpha = \delta, \forall S \land \forall T \land \land) L = \forall T \cdot M = \land \Delta T \cdot \cdot F_s = \land T \land MHz \cdot$
- .saturate و ties-to-even nearest، و همان قراردادهای گردکردن $\{g_k\}$ و همان وزنهای و شمان قراردادهای میرد.
 - مرزهای پالس، کُم و نرمالسازی A inv S_g و نرمالسازی Δt بین HW/SIM یکسان باشند.



شکل ۲۰۸: روند زمانیِ ϕ : دادهٔ HW (آبی پیوسته) در برابر شبیهسازی MATLAB (قرمز خطچین). خط عمودی شروع پالس و خط افقی ψ_{true} را نشان می دهد.

۷۰۸ کارهای تکمیلیِ سریع

- ۱۰ بررسی مقیاس A: تبدیل واحد (رُد/ولت) و ادغام Δt در وزنها را بین HW/SIM یکسان کنید؛ تفاوت ψ_{int} غالباً از این جاست.
 - ۰۲ ثبت قالبهاً: $\{g_k\}$ در ϕ,i ، $\{Q_{1,1},1,5\}$ و تنها یک کست نهایی پس از انباشت.
 - ۳. حساسیت به $L \in \{ 71, 77, 74 \}$ بر حسب RMS بر حسب $L \in \{ 71, 77, 74 \}$ برای پیوست اضافه کنید.

۸۰۸ جمع بندی فصل

با Mark II و ۲۳ م M= و ۲۳ م M= و ۲۳ م سخهٔ Mark II از برآورد فاز $\psi_{\rm end}$ را بین سخت افزار و مرجع M= ۸۵۳۰ ، $F_s=$ ۱۲۵ MHz با دقت بالا بازتولید می کند و خطای ϕ در پنجرهٔ پایا در حد ۲٫۷۳×۱۰^{-۳} rad با ختلاف مشاهده شده در $\psi_{\rm int}$ به احتمال زیاد ناشی از قراردادهای نرمال سازی/قالب است و با همسان سازی نول زیاد ناشی از قراردادهای فصل ۷ را به حوزهٔ برآورد فاز تعمیم می دهد و پایهٔ فصل جمع بندی را فراهم می کند.

جمع بندی و مسیر آینده

NI-5782R این گزارش یک دستنامهٔ کامل برای بازتولید، اجرا و گسترش پروژهٔ FPGA روی NI-5782R با NI-5782R ارائه کرد. از سطح مبانی و معماری عددی تا ساخت پروژه از صفر در LabVIEW، نگاشت هستهٔ فیلتر LabVIEW نگاشت هستهٔ فیلتر $AO\rightarrow AI$ نولید سیگنال و حلقهٔ $AO\rightarrow AI$ ، و در نهایت اعتبارسنجی کمی (زمان-دامنه، Corr/RMSE) و Corr/RMSE $AO\rightarrow AI$ همگی به صورت گام به گام مستندسازی شدند. یک مطالعهٔ موردی برآورد فاز نیز نشان داد چگونه «وزن دهی میزبان» را می توان به شکل ایمن و هم خوان با محدودیت های $AO\rightarrow AI$ و $AO\rightarrow AI$ به سخت افزار منتقل کرد.

۱۰۹ دستاوردهای کلیدی

- زمانبندی پایدار در 125 MHz: با تبدیل Look-Ahead، ضربهای موازی در DSP48E1 و درخت جمع متوازن، به همراه تنها یک رجیستر پایپلاین هم تراز روی تمام شاخهها.
- وفاداری عددی: تنها یک تبدیل HT نهایی (wide→Q2.23) پیش از بازخورد؛ عدمِ وجود کستهای میانی موجب کف نویز و رفتار طیفی قابل پیش بینی شد.
- الگوی استریم تمیز: تفکیک نَفْشها—DMA FIFO برای جریانهای پرنرخ و Read/Write Control برای جریانهای کم شرعت—با دسی میشن چرخه ای در هدف و قطعه خوانی حجیم در میزبان.
- خودآزمایی سخت افزار: مولد square/saw/sine در SCTL@125 MHz نخروجی چهارفاز AO (MS/s) فروجی چهارفاز AO AI فرحک و حلقهٔ $AO \rightarrow AI$ برای تست های بدون منبع خارجی.
- قابلیت توسعه: الگوی «وزندهی میزبان» + BRAM دوکلاکه + SCTL MACها، زیربنای سادهای برای الگوریتم های پیچیده تر فراهم می کند.

۲۰۹ محدودیتها و ریسکها

- شبکهٔ فرکانسی محرک مربعی: پارامتر N فقط مقادیر کوانتیزهٔ (2N) 125 MHz را ممکن می کند؛ برخی فرکانسهای دلخواه دقیقاً قابل حصول نیستند.
- کران نُرخ AI: ورودی آنالوگ تا 250 MS/s؛ برای حامل های بالاتر باید مهندسی نمونهبرداری/بین کانالی دقیق انجام شود.
- مصرٰف BRAM/DSP: با افزودن جریانها و وزنها، فشار روی منابع افزایش مییابد و نیاز به بهینهسازی (اشتراک ضرایب/زمانبندی) خواهد بود.

۳۰۹ ییشنهادهای توسعهٔ آتی

- ۱۰ بهبود قالب عددی: آزمایش Q2.24 برای کاهش کف نویز؛ آزمون دادرینگ کوچک پیش از کست نهایی برای سفیدتر کردن طیف کوانتیزاسیون.
- ۲. گسترش مسیر محرک/اندازه گیری: بهره گیری از هر دو کانال AI برای سناریوهای حامل بالاتر (مثلاً 84.6 MHz EOM) و بینفازی دقیق AO.
- ۳. کتابخانهٔ بلوکها: استخراج هستهٔ DSP48E1 (ضرب/جمع متوازن) به صورت SubVIهای پایدار همراه با subVI (ضرب/جمع متوازن) به صورت typedef
- ۴. پروفایلینگ منابع: افزودن اسکریپت/چکلیست منابع (مصرف DSP/BRAM/LUT) و خودکارسازی بررسی «ضرب روی DSP» در گزارش کامپایل.
- ۵. اتوماسیون هاست: ساخت Host VI با معماری تولیدکننده/مصرف کننده و ذخیرهٔ لاگ به صورت Host VI همراه با متادیتا ،PulseID (timestamp، پارامترها).
- ع. تحلیل تکمیلی: افزودن برآوردهای طول-پالس، ŚNR باندی، تأخیر گروهی، و نمودارهای عمق PSD تا 300 dB.

۴.۹ چکلیست «تحویل به دانشجوی بعدی»

- پروژهٔ LabVIEW شامل: گرهٔ کنترلر و هدف FPGA، ماژول NI-5782 با NI-bitx با Multi-Sample CLIP، Build Spec ها، Build Spec با مسیر DMA FIFO
 - مستندات: این گزارش؛ اسکرینشاتهای کلیدی؛ نقشهٔ پروژه (درخت شمارهگذاریشده).
 - كد ميزبان: Host VI با Open/Close FPGA Reference خواندن DMAها، گرافها، كنترلها،
- اسكريبتهاى تحليل: MATLAB/Python براى هم ترازى، Welch PSD ،RMSE/Corr، و برآورد فاز.
 - نمونهٔ داده: چند فایل لاگ کوتاه «خوب» برای آزمون سریع و چند نمونهٔ «بد» برای آموزش عیبیابی.

۵۰۹ سخن پایانی

این دستنامه، علاوه بر تحویل وضعیت فعلی، تلاش کرده الگوهای «درست» را تثبیت کند: نگاشتِ حسابشده به DSP48E1 ، پایپلاینِ هم تراز، تفکیک دقیق استریم/رجیستر، و اعتبارسنجی مبتنی بر مرجع ثابت اعشار. امیدوارم برای دانشجویان بعدی، آغاز کار ساده و توسعه قابل پیش بینی باشد.

کتابنامه

- Guides User RANNY NI- and RNANY PXIe- Documentation: FlexRIO NI Instruments. National [1]
 - Nodes Math High-Throughput & Help Module FPGA LabVIEW Instruments. National [7]
 - \cdot ($\forall \forall A$ (UG Guide User Slice $\land E \not\in \land DSP$ Series $\lor Xilinx \in [T]$
- IEEE Spectra Power of Estimation the for Transform Fourier Fast of Use The Welch D. P. [4]
- (فصل فیلترهای بازگشتی و تبدیلهای ،Processing Signal Discrete-Time Schafer، R. Oppenheim، A. [۵] Look-Ahead)،

پیوست آ کدهای کوتاه تحلیل (نماینده)

MATLAB در g,c و g,c در g,c در g,c

```
% xIdeal, xFPGA: synchronized after 1-sample lag correction
% Gain/offset fit:
gc = [xFPGA ones(numel(xFPGA),1)] \ xIdeal;
g = gc(1); c = gc(2);
xCal = g*xFPGA + c;
% RMSE and Corr:
rmse = sqrt(mean((xIdeal - xCal).^2));
corr = corrcoef(xIdeal, xCal); corr = corr(1,2);
                             (پارامترهای پیشنهادی) PSD Welch — ۲۸۰
                           % Hz
fs
        = 125e6;
       = 2^14;
nseg
nover = nseg/2;
window = hann(nseg, 'periodic');
```

[Pxx, f] = pwelch(x, window, nover, nseg, fs, 'onesided');

پيوست ب

تنظیمات عملی DMA و هاست

۱B۰ – پیشنهاد یارامترها

- Host→Target براى خام ADC، براى خريان هاى 132 (ADC براى خريان المحتاد) . 134 براى جريان المحتاد الم
- Depth: حدود ۴-k۱۶k عنصرٌ؛ size Chunk در هاست: ۲۲ k۱۲۸k عنصر.
- ms ۵۰۰۰-۱۰۰۰ :Timeout بسته به معماری حلقهٔ هاست؛ ترجیحاً تولیدکننده/مصرف کننده. Target in Decimation: شمارندهٔ چرخهای هر N سیکل یکبار DMA Write.

۲B. جکلیست عیبیایی

- نمودار پلهپله: chunk size و عمق FIFO را افزایش دهید. Timeout: بازهٔ زمانی را افزایش دهید و از حلقهٔ غیربلاک کننده استفاده کنید.
 - سرريز FIFO: دسيميشن را بالا ببريد يا جريانها را موقتاً كم كنيد.

پيوست پ واژهنامهٔ اختصارات

شرح	اختصار
Field-Programmable Gate Array	FPGA
Single-Cycle Timed Loop	SCTL
Direct Memory Access First-In First-Out	DMA FIFO
Component-Level IP	CLIP
High-Throughput (Math Nodes)	HT
Block RAM	BRAM
Power Spectral Density	PSD
Root Mean Square Error	RMSE
Pearson Correlation Coefficient	Corr
قالب ثابت عشار با m بیت صحیح و n بیت اعشار	Qm.n

فهرست نمادها

توضيح	غاد
نرخ نمونهبرداری (مثلاً ۱۲۵ MHz)	F_s
دورهٔ نمونهبرداری (مثلاً ۸ ns)	$T_s = \frac{1}{F_s}$
تابع انتقال فيلتر IIR	H(z)
خروجی/ورودی گسسته در زمان	y[n], x[n]
ضرایب صورت/مخرج فیلتر	b_k, a_k
Look-Ahead ($k=1$) ضرایب بازآرایی شده در	A_{Y}, A_{F}
قالب ثابت اعشار با m بیت صحیح و n بیت کسری	Qm.n
ریشهٔ میآنگین مربعات خطا	RMSE
چگالی طیفی توان (روش Welch)	PSD
حلَّقَة زمانُبندى تكسيكُلْ	SCTL
بلوک ضرب/جمع سری Xilinx	DSP48E1

واژهنامهٔ فارسی → انگلیسی

انگلیسی / اختصار	فارسى
Second-Order Filter (Biquad)	 فیلتر مرتبهٔ دو
Direct Form II	فرم مستقیم دوم
Look-Ahead	نگاهجلو
Single-Cycle Timed Loop (SCTL)	حلقة تكسيكل
DMA FIFO	صف DMA
BRAM	حافظة بلوكي
Fixed-Point (Q-Format)	قالب ثابتاعشار
DSP48E1 Slice	ضرب كننده سخت افزارى

واژهنامهٔ انگلیسی → فارسی

فارسي	English
LabVIEW FPGA	LabVIEW FPGA
فلكسر ايو	FlexRIO
فیلتر بازگشتی (IIR)	IIR Filter
ُ PSD به روشُ وِلْج	Welch PSD
تبديل پرظرفيت	High-Throughput Cast (HT)
DMA ميزبان اهدف	$Host \leftrightarrow Target DMA$
کینتکس-۷	Kintex-7

سپاسگزاری

از دکتر Hendra Nurdin و Chris Lu برای راهنماییهای فنی و تعریف شاخصهای بلادرنگ پروژه سپاسگزارم. همچنین از اعضای آزمایشگاه کنترل و دینامیک UNSW برای همکاریها و بازخوردهای ارزشمندشان تشکر می کنم. این گزارش به منظور تحویل به دانشگاه AUT و ادامهٔ مسیر پروژه توسط دانشجویان بعدی تدوین شده است.