گزارش نهایی

درس معماری کامپیوتر – پروژه پایانی سال تحصیلی ۲۳–۱۴۰۲ پردازنده تکدورهای(RV32I – subset)

دانشجو: آرش گنجه ای

شماره دانشجویی: 40123070

استاد درس: دکتر احمد شعبانی دستیار آموزشی: مهندس هادی صلواتی

فهرست مطالب

- 1. مقدمه
- 2. پیادهسازی بخش اوّل ماژولهای جداگانه
- 3. پیادهسازی بخش دوم یکپارچهسازی پردازنده
- 4. پیادهسازی بخش سوم (امتیازی) حافظه داده و دستورهای LW/SW
 - 5. شبیه-سازی و آزمون برنامههای دادهشده
 - 6. جمعبندی

۱ .مقدمه

هدف این پروژه، طراحی و شبیهسازی یک پردازنده RISC-V RV32I تکدورهای با مجموعه دستورهای محدود زیر است:

ADD, SUB, AND, OR, ADDI, ANDI, ORI, LW, SW
تمام کدها در Vivado 2018.3 (64-bit, WebPACK) تست نوشته و در محیط شدهاند.

شبیه سازی رفتاری با XSim و گام زمانی پیشفرض ps 1 انجام شده است؛ زمان اجرای خود کار روی xSim شبیه سازی رفتاری با تنظیم شد تا خروجی موج مختصر و قابل چاپ گردد.

 $PC \leftarrow PC+4$ معادل جابهجایی ۴ بایت می شود $PC \rightarrow PC+4$ معادل جابهجایی ۴ بایت می شود $PC \rightarrow PC+4$ در پیاده سازی واقعی.

۲ .پیادهسازی بخش اوّل – ماژولهای جداگانه

1-1 واحد محاسبات و منطق ALU

- این واحد چهار عملگر اصلی را پیاده می کند: ADD برای محاسبهٔ آدرس SUB ،LW/SW جهت اختلاف در R-type و عملگرهای منطقی AND/OR برای آزمایش بیت به بیت.
 - ورودیها ۳۲بیتی هستند و کد عملیات در سیگنال سه بیتی ALUSel دریافت میشود.
- بهجای ماژولهای ترکیبکننده مستقل، از یک عبارت case درون یک پروسهٔ کاملاً ترکیبی استفاده شد تا مسیر بحرانی کوتاه شود؛ نتیجه بلافاصله پس از پایدار شدن ورودیها تولید می شود.
- در آزمون واحد، برای هر کُد، ۱۰ جفت عدد مثبت/منفی بهصورت تصادفی تزریق و خروجی با فایل طلایی مقایسه شد.

عملكرد يشتيباني شده

توضيح	عمليات	ALUSel	
جمع با علامت (مهم برای LW/SW)	ADD	"000"	
اختلاف؛ با استفاده از عملگر - در VHDL	SUB	"001"	
ضرب منطقی؛ پیادهسازی با and برداری	AND	"010"	
جمع منطقی؛ با Or برداری	OR	"011"	

پیادهسازی

```
when "011" => signed(A) or signed(B);
when others => (others=>'0');
end case );
```

- از نوع signed برای جلوگیری از هشدار overflow استفاده شد.
- هیچ رجیستری درون ALU قرار نگرفت تا مسیر بحرانی کوتاه بماند؛ در معماری تکدورهای این مهم ترین عامل تعیین کننده فرکانس است.

Testbench

در آزمون واحد، برای هر کد عملیاتی ۱۰ جفت عدد تصادفی (مثبت و منفی) تولید شد و خروجی با فایل مرجع مقایسه شد؛

Register File Y-Y

بانک ثباتها شامل ۳۲ رجیستر ۳۲بیتی است. دو پورت خواندن (A, B) بهصورت Combinational پیاده شد تا در همان سیکل کلاک داده برای ALU حاضر باشد؛ پورت نوشتن روی لبه بالارونده و فقط در صورت RegWEn=1

رجیستر x0 با شرط 00000 =/ if D_addr هرگز تغییر نمی کند و همواره صفر باقی می ماند. در سنتز، Vivado این ماژول را به RAM دو پورته نگاشت کرده است.

```
type reg_array is array (0 to 31) of std_logic_vector(31 downto 0);
signal regs : reg_array := (others => (others=>'0'));
```

- خواندن ترکیبی است تا مقادیر در همان چرخه در اختیار ALU قرار گیرد.
 - نوشتن روی لبه بالارونده کلاک و فقط اگر .'RegWEn='1

- رجیستر x0 همیشه صفر: در فرآیند نوشتن شرط ; if D_addr /= "00000" then ... end if اعمال شد.
- زیربلوک دوپورت به کمک توصیف رفتاری انجام شد؛ در سنتز به RAM با دو پورت خواندن و یک پورت نوشتن نگاشت می شود.

Instruction Memory (IMEM) Y-Y

حافظه دستور از نوع 32 × 64 ROM است؛ آدرس ورودی ۶ بیتی و بخش خواندن کاملاً ترکیبی است. برای تغییر برنامه فقط مقادیر ثابت آرایه ROM عوض می شود؛ نیازی به بازآرایی کد نیست.

دستورهای اسمبلی تست طبق ساختار RISC-V استاندارد به کمک ابزار آنلاین Ripes یا venus تبدیل به کد ماشین شده و در حافظه دستوری ذخیره شدند. سپس در سیمولیشن پردازنده اجرا شده و نتیجه مقایسه شد با مقادیر مورد انتظار.

- ROM اندازه 64 كلمه × ٣٢ بيت.
- آدرس ورودی ۶ بیتی (address) که از ProgramCounter میآید؛ بدون سیگنال-Chip Enable.
- به دلیل تکدورهای بودن، خواندن باید ترکیبی باشد؛ لذا فقط یک عبارت انتساب مستقیم استفاده کردیم:

instruction <= ROM(to_integer(unsigned(address)));</pre>

مقداردهی اولیه برنامه در خود کد) VHDL فهرست .("..." برای تغییر برنامه تنها کافی است مقادیر راهنما که در بخش «شبیهسازی» آمدهاند جایگزین شود.

Immediate Generator Y-F

این واحد دو حالت دارد: I-type و S-type. به کمک سیگنال ImmSel که از I-type میرسد، تشخیص میدهد باید فیلدهای ۲۰:۲۰ یا ترکیب ۱۱:۷/۳۱:۲۵ را Sign-Extend کند. خروجی ۳۲بیتی بلافاصله در همان چرخه به ورودی مالتی پلکسر B میرود.

- ورودی ۱۲ بیتی = (Imm_in) بیتهای ۲۰:۲۰ دستور.
- برای نوع (addi/andi/ori/lw) ا صرفاً Sign-Extend میشود.
- برای نوع (sw) کبیتهای ۲۱:۲۵ | ۲۱:۷ باید چسبانده شوند؛ یک ورودی کنترل ImmSel از CU اضافه گردید.

```
case ImmSel is
  when '0' => Imm_out <= (20 downto 0 => Imm_in(11)) & Imm_in;
  when '1' => Imm_out <= (20 downto 0 => Imm_inS(11)) & Imm_inS(11
downto 5) & Imm_inS(4 downto 0);
end case;
```

Program Counter (PC) Y-A

شمارندهٔ ۶ بیتی pc در هر لبه بالارونده یک واحد افزایش مییابد؛ در حالت Reset مقدار آن صفر میشود. به علت آدرسدهی کلمهای (هر کلمه ۴ بایت)، افزایش «+1» معادل همان pc+4 در معماری واقعی است.

- رجیستر ۶ بیتی افزایشی.
- در Reset به صفر بازمی گردد.
- به جای pc+4 (مثل پردازنده واقعی) اینجا به دلیل آدرسدهی کلمهای فقط pc <= pc + 1 کافی است؛ چون هر عنصر ROM یک کلمه است.

Control Unit Y-9

واحد کنترل با استناد به فیلدهای opcode, funct3, funct7 پنج سیگنال اصلی ALUSel, MemRW, واحد کنترل با استناد به فیلدهای MemtoReg

جدول حالاتی شامل ردیفهای R-type، (Immediate)، R-type است. بهصورت پیشفرض همه سیگنالها صفر شدهاند تا در صورت دستور ناشناخته پردازنده وارد حالت امن شود.

تابع تطبيق فيلدهاي opcode / funct3 / funct7 براى توليد پنج سيگنال اصلى:

نقش	سیگنال
فعالسازی نوشتن در بانک ثبات	RegWEn
انتخاب Immediate یا رجیستر دوم برای ورودی B.ALU	BSel
تعیین عملگر ALU	ALUSel
1: نوشتن در DMEM، 0: خواندن	MemRW
انک $ ightarrow DMEM ightarrow 0 بانک ho ثبات ho: نتیجه ho$	MemtoReg

جداول کدنویسی دقیقاً مطابق جدول PDF نوشته شدهاند؛ برای آینده میتوان این منطق را با رویکرد «دیکدر ریزعملیات» جایگزین کرد.

Data Memory (DMEM) Y-Y

حافظهٔ داده یک RAM ترکیبی/سنکرون ۶۴×۳۲ بیتی است؛ در لبه بالارونده و با 1=MemRW مقدار ورودی write_data ذخیره می کند.

خواندن کاملاً ترکیبی است تا داده در همان چرخه برای مسیر MemtoReg آماده باشد. آدرسدهی بایتی باعث شد دو بیت پایینی آدرس برای همترازی صفر باشد.

- Address(7 downto 2) لذا (Byte-Addressed ؛ لذا (Byte-Addressed الدازه 64×32 بيتى؛ آدرس دهى وأس سلول را انتخاب مى كند.
 - نوشتن روى لبه بالارونده اگر .'1'=MemRW
 - خواندن کاملاً ترکیبی برای رعایت شرط تکدورهای.
- در تست #4 مشاهده شد که مقدار 0x2A در چرخه SW نوشته و در چرخه LW مجدداً خوانده شد.

۸-۲. واحد بالادستي CPU

این فایل تمام ماژولهای قبلی را در یک مسیر داده تکدورهای ترکیب میکند

- مرحله Fetch: خروجی ProgramCounter مستقیماً به InstructionMemory میرود؛
 خواندن ROM ترکیبی است.
- مرحله Decode: فیلدهای دستور توسط اتصالهای برداری استخراج می شوند و به ControlUnit، RegisterFile و RegisterFile
- مسیر ALU: خروجی رجیستر A همیشه به ورودی A ALU میرود؛ ورودی B با مالتی پلکسر BSel بین داده رجیستر B و Immediate گسترشیافته انتخاب می شود.
- حافظه داده: برای LW و SW، نتیجه ALU به عنوان آدرس در DMEM استفاده می شود. نوشتن فقط در حضور MemRW=1 انجام می شود.
 - بازگشت نتیجه: مالتی پلکسر MemtoReg انتخاب می کند که خروجی ALU (برای همه دستورها به به بازگشت نتیجه: مالتی پلکسر DMEM (فقط برای LW) در رجیستر مقصد نوشته شود.

- سیگنال RegWEn تضمین می کند ثبات مقصد فقط در دستورهای نوشتنی تغییر کند.
- مرحله Fetch : سیگنال pc_out در ابتدای چرخه جاری (+t=0) به ورودی آدرس IMEM میرود و ROM میرود و همان لحظه بیتهای دستور به گذرگاه instruction منتقل میشود؛ بنابراین عمل خواندن ROM هیچ تأخیری به چرخه اضافه نمی کند.

این طراحی باعث می شود هر پنج فاز Fetch, Decode, Execute, Memory, Write-Back در یک لاک کامل شوند؛ اگرچه زمان بحرانی به طولانی ترین مسیر (ALU+DMEM) محدود می شود.

۲-۹ ترکیب نهایی پردازنده (CPU.vhdl)

در این بخش، فایل CPU.vhdlنقش اصلی در ترکیب و اتصال تمام ماژولهای طراحی شده را ایفا می کند و در واقع، ساختار کلی پردازنده تک چرخهای را ایجاد می نماید. در ادامه، عملکرد آن به صورت مرحله به توضیح داده شده است:

واحد شمارنده برنامه(Program Counter)

در ابتدای فایل، واحد PC تعریف شده است. این ماژول با دریافت سیگنال ساعت (clk) و سیگنال ریست (reset) std_logic_vector (5 downto مقدار به عنوان آدرس دستور بعدی تولید می کند. این مقدار با pc_out را به عنوان آدرس دستور را پشتیبانی کند.

PC: entity work.ProgramCounter port map(clk, reset, pc_out);

حافظه دستور (Instruction Memory)

خروجی pc_out به عنوان ورودی حافظه دستور استفاده می شود. خروجی این حافظه که شامل کد باینری دستور دستور است، در سیگنال instruction ذخیره می شود و به بخشهای مختلف برای استخراج فیلدهای دستور منتقل می گردد.

IMEM: entity work.InstructionMemory port map(address => pc_out, instruction => instruction);

استخراج فيلدهاي دستور

کد دستور دریافتی از حافظه به صورت زیر به فیلدهای مختلف تجزیه میشود:

- opcode بیتهای ۶ تا ۰
- rd, rs1, rs2 ثباتهای مقصد و منبع
- funct3, funct7 مشخص کننده عملیات
- imm عدد ثابت (immediate) برای دستورهای I-type, S-type و...

```
opcode <= instruction(6 downto 0);
rd      <= instruction(11 downto 7);
funct3 <= instruction(14 downto 12);
rs1      <= instruction(19 downto 15);
rs2      <= instruction(24 downto 20);
funct7 <= instruction(31 downto 25);
imm      <= instruction(31 downto 20);</pre>
```

فایل ثباتها(Register File)

ماژول فایل ثباتها با دریافت rs1و rs2مقادیر دو ورودی ALU را از ثباتها میخواند (data1, data2) و همچنین خروجی ALU یا داده خواندهشده از حافظه را در آدرس rd مینویسد.

```
REGFILE: entity work.RegisterFile port map(clk, rs1, rs2, rd,
write_data, RegWEn, data1, data2);
```

واحد كنترل(Control Unit)

با توجه به ,opcode, funct3و این واحد سیگنالهای کنترلی زیر را تولید می کند:

• ALUSel نوع عمليات ALUSel

- BSel انتخاب بین داده ثبات یا immediate برای ورودی دوم
 - RegWEn فعال سازی نوشتن در فایل ثباتها
 - MemRW خواندن یا نوشتن در حافظه
 - MemtoReg انتخاب خروجی ALU یا حافظه به عنوان داده نهایی

CU: entity work.ControlUnit port map(opcode, funct3, funct7, ALUSel, BSel, RegWEn, MemRW, MemtoReg);

تولید مقدار Immediate

ماژول ImmediateGenerator مقدار immediate را از دستور استخراج و sign-extend می کند.

IMMGEN: entity work.ImmediateGenerator port map(instruction, imm out);

انتخاب ورودی دوم(Multiplexer)انتخاب

یک مالتی پلکسر با توجه به سیگنال BSel تصمیم می گیرد که ورودی دوم ALU از data2(مقدار ثبات دوم) باشد یا از imm_out

B <= data2 when BSel = '0' else imm_out;</pre>

واحد حساب و منطق(ALU)

ALU با دریافت data1 و B و سیگنال کنترل ALUSel، عملیات مورد نظر را انجام داده و نتیجه را در alu_out

ALU_UNIT: entity work.ALU port map(data1, B, ALUSel, alu_out);

حافظه داده(Data Memory)

در صورت اجرای دستورهای LWیا SW، داده از حافظه خوانده یا در آن نوشته می شود. آدرس توسط alu_out در صورت اجرای دستورهای MemRW مشخص می کند که عملیات خواندن یا نوشتن انجام شود.

DMEM: entity work.DataMemory port map(clk, alu_out(5 downto 0), data2, MemRW, mem_out);

مالتى پلكسر خروجى نهايى(MemtoReg Mux)


در نهایت، یک مالتی پلکسر تصمیم می گیرد که مقدار نهایی برای نوشتن در فایل ثباتها از کجا گرفته شود: خروجی ALU یا داده ی خوانده شده از حافظه.

write_data <= alu_out when MemtoReg = '0' else mem_out;</pre>

۳ .پیادهسازی بخش دوم – یکپارچهسازی پردازنده


- مسیر داده همان شکل ارجاعی PDF است.
- مالتي پلكسر BSelبين خروجي Immediate و رجيستر.
- مالتی پلکسر MemtoRegبین خروجی ALU و خروجی) DMEM در بخش ۳ فعال می شود. (
 - همه سیگنالهای کنترل مستقیماً از ControlUnit وارد دیتاپث شدهاند.

پیچیده ترین قسمت، تطبیق هم زمان سیگنالهای BSel و BSelبرای دستورات فوری بود؛ با جدول حالت واحد حل شد.



۴ .پیادهسازی بخش سوم – حافظه داده و دستورهای LW/SW

- Byte-Addressed بیتی با آدرس دهی RAM 64×32 بیتی با آدرس دهی DataMemory (address(7 downto 2)).
 - . بیت کنترل + 1 = MemRW نوشتن؛ 0 \rightarrow فقط خواندن.
- ImmediateGenerator یک بیت اضافی ImmSel دریافت کرد تا برای نوع (SW) جای فیلدها جابجا شود.
 - سیگنال جدید WBsel لازم نشد؛ همان MemtoReg پاسخ گو بود.



۵ .شبیهسازی و آزمون برنامهها

۱-۵.کد شماره ۱


addi x1, x0, 5

addi x2,x0,10

addi x3,x0,7

add x4,x1,x2

add x5, x4, x3



x4 در این تست، ابتدا رجیسترهای x1 x3 و x3 به ترتیب با مقادیر x4 و x3 میشوند. سپس x4 در ادامه x5 حاصل جمع x4 و x5 خواهد بود، x4 حاصل جمع x5 خواهد بود،

یعنی x5 = 7 + 7 = 25 در شبیه سازی مشاهده می شود که مقدار رجیسترها دقیقاً مطابق انتظار مقداردهی شده اند.

۲ - ۵ . کد شماره ۲

addi x1,x0,12

addi x2,x0,10

and x3,x1,x2

or x4,x1,x2

Name	Value	0 ns	5 ns	10 ns	15 ns	20 ns	25 ns	30 ns	35 ns	40 ns	45 ns	50 ns
¹⊌ clk	0											
₩ reset	0											
> ₩ pc_out[5:0]	05		00		0	1	\	12	*	03	X	04
> ₩ pc[5:0]	05		00		a	1	(a	12	*	03	X	04
≥ Maddress[5:0]	05		00		01		02		03		04	
> ₩ instruction[31:0]	00000000		00e00093		00a0	0113	0020f1b3		0020e233		X	00
▶ W ROM[0:63][31:0]	00c00093	00c00093,00a00113,0020£1b3,0020e233,00000000,00000000,00000000,00000000,0000									00000,00000	0000,00000000
opcode[6:0]	00			13			X	X				
▶ ™ funct3[2:0]	0	0					7 6			6	X	
> ₩ funct7[6:0]	00							00				
ALUSel[2:0]	0			0				2	X	3	X	
₩ BSel	0											
₩ RegWEn	0											
MemRW	0											
MemtoReg	0											
₩ RegWEn	0											
■ A_addr[4:0]	00			00			X		01		X	
■ B_addr[4:0]	00		0c		0	a)2		X	
▶ ■ D_addr[4:0]	00		01		0	2	03 04			04	X	
■ D_data[31:0]	00000000		0000000c		0000	000a	00000008 0000000e			0000e	X	01
M A_data[31:0]	00000000			00000000			X	0000	X	00		
■ B_data[31:0]	00000000			00000000			X	0000	X	01		
₩ regs[0:31][31:0]	00000000	00000000	00000000,00	,00000c	,000000000,	000000	00000000,00000000,00		00000000,00000000.00		00000000,	0000000c,000
■ Imm_in[11:0]	000		00c		01	Ja	X	0	02		X	
■ Imm_out[31:0]	00000000		0000000c		0000	000a	X	0000	X	01		
■ A[31:0]	00000000			00000000			X	0000	000c		X	00
■ B[31:0]	00000000		0000000c		X		0000	000a			X	0(
MALU_Sel[2:0]	0			0				2		3		
■ Result[31:0]	00000000		0000000c		0000	000a	0000	0008	0000	0000e	X	01
MemRW	0											
■ address[31:0]	00000000		0000000c		0000	000a	0000	0008	0000	0000e	X	0(
write_data[31:0]	00000000			00000000			X	0000	000a		*	01
➡ read_data[31:0]	00000000							00000000				
₩ RAM[0:63][31:0]	00000000	00000000	0000000,00000	.000000000	00000000.0000	00000,0000000	0.00000000.44	eadbeef.00000	0000,00000000	.0000000000	000000.00000	0000,000000

در این تست، x^2 و x^2 به ترتیب برابر x^2 (b11000) و ۱۰ (b10100) و مقدار x^2 به ترتیب برابر x^2 (b11000) و x^2 (b10100) و x^2 در x^2 در x^2 در حاصل x^2 خواهد بود. حاصل x^2 آنها نیز x^2 از مقادیر خروجی در شبیه سازی این نتایج را تأیید می کنند.

addi x1,x0,20

addi x2,x1,-5

andi x3,x1,0x0F

ori x4,x2,0x01


Name	Value	0 ns	5 ns	10 ns	15 ns	20 ns	25 ns	30 ns	35 ns	40 ns	45 ns	50 ns
녢 clk	0											
₩ reset	0											
> 💆 pc_out[5:0]	05		00		(1		12	/	13	*	04
> W pc[5:0]	05		00		01		02		03		X	04
> Waddress[5:0]	05		00		01		02		03		X	04
> Winstruction[31:0]	00000000		01400093		£fb08113		00£0£193		00116213		*	00
> W ROM[0:63][31:0]	01400093	01400093,ff	b08113,00£0£	193,00116213,	000000000,000	,00000,000000	0,00000000,0	0000000,00000	,00000000	,00000000,000	00000,00000	000,00000000
> 🕶 opcode[6:0]	00					13					X	
> 💆 funct3[2:0]	0	0			7			7	X	6	X	
> 💆 funct7[6:0]	00		00		7£		\				00	
> M ALUSel[2:0]	0			0			X	2	X	3	*	
₩ BSel	0											
₩ RegWEn	0											
₩ MemRW	0											
₩ MemtoReg	0											
₩ RegWEn	0											
> 🛂 A_addr[4:0]	00		00		X	01			02		X	
> 🛂 B_addr[4:0]	00		14		1b		0£		01		X	
> 💆 D_addr[4:0]	00		01		02		03		04		X	
> 1 D_data[31:0]	00000000		00000014	,	0000000£		0000004		0000000£		X	00
> M A_data[31:0]	00000000		00000000		00000		0014		0000000£		*	00
> 🐸 B_data[31:0]	00000000				0000000				00000014		*	00
> W regs[0:31][31:0]	00000000	00000000	0000000000	0000014,00000	,00000000,	000000	00000000,00000014,0		00000000,00000014,00		0,0000000	0000014,0000
> 💆 lmm_in[11:0]	000		014		ffb		00£		001		*	
> M Imm_out[31:0]	00000000		00000014		ffffffb		0000000£		00000001		*	00
> M A[31:0]	00000000		00000000		000000		0014		0000000£		*	00
> MB[31:0]	00000000		00000014		ffff	fffb	0000	000£	0000	0001	X	00
> W ALU_Sel[2:0]	0	0				2		3		*		
> MResult[31:0]	00000000		00000014		0000	000£	0000	0004	0000	000£	X	00
₩ MemRW	0											
> 💆 address[31:0]	00000000		00000014		0000	000£	0000	0004	0000	000£	X	00
> write_data [31:0]	00000000				00000000				0000	0014	X	00
> 💆 read_data[31:0]	00000000	0000000										
> W RAM[0:63][31:0]	00000000	00000000,00	000000,000000	, 00000000, 000	000000000,0000	00000,0000	0,00000000,d	eadbeef,00000	000,00000000	,000000000,000	000000,000000	000,0000000

x3 = 3در ابتدا x1 برابر x2 = 5 - 1 برابر x2 = 5 - 1 خواهد شد. سپس andi روی x1 برابر x2 و x3 برابر x3 = 1 برابر x4 = 15 انجام می شود: x4 = 15 انجام می می می می می می می در شبیه سازی x4 = 15 از x4 = 15 انجام می شود: x4 = 15 از x4 = 15 از

۴-۵ .کد شماره ۴ (بخش امتیازی)

addi x2,x0,42 sw x2,0(x1) addi x1,x1,-3 lw x3,3(x1)

- در سیکل SW مقدار 42 در کلمه آدرس 8 ذخیره شد.
 - در سیکل LW همان مقدار به x3 بازگشت.



در این بخش، ابتدا 8 = x1 و x2 = 42 میشوند. سپس مقدار x2 در آدرس x3 ذخیره میشود. در ادامه، x3 بنابراین x3 کاهش مییابد و سپس مقدار حافظه در آدرس x3 = x3 بارگذاری میشود و در x3 قرار میگیرد. بنابراین انتظار میرود x3 = x3 که در شبیه سازی نیز تأیید شده است.

جمعبندي

در این پروژه، یک پردازنده ی ساده ی تکچرخهای بر اساس ISA رایج RISC-V پیاده سازی شد که توانایی اجرای محموعه ای از دستورهای محاسباتی (مانند (addi, sub, and, or) دستورات) addi، دستورات محاسباتی (مانند (lw, sw) را دارد. در فاز نخست، اجزای پایه شامل فایل و andi, ori) را دارد. در فاز نخست، اجزای پایه شامل فایل ثباتها، واحد ALU محافظه دستور و حافظه داده، به صورت مجزا طراحی و تست شدند. سپس این ماژولها در قالب فایل CPU.vhdl با یکدیگر ترکیب شدند تا یک مسیر داده ی کامل و قابل شبیه سازی ایجاد گردد.

در ادامه، برای اطمینان از صحت عملکرد سیستم، چندین برنامه ی اسمبلی ساده طراحی شد که پس از ترجمه به دستورالعملهای دودویی، در حافظه دستور بارگذاری شدند. نتایج شبیه سازی نشان داد که مقادیر تولیدشده در ثباتها با پیشبینیهای تئوری کاملاً منطبق است و در نتیجه، پردازنده از لحاظ عملکردی قابل اتکا میباشد.

نکته ی قابل توجه آن بود که با وجود سادگی طراحی، مفاهیم پایهای همچون گذرگاه داده، کنترل مسیر، انتخاب ورودی های ALU و مدیریت حافظه، به شکل کاملاً عملی تجربه شدند. همچنین توانایی استفاده از ماژول های مجزا و ترکیب آنها در یک پروژه ی کلی، یکی از مهارتهای کلیدی در طراحی سیستمهای دیجیتال محسوب می شود که با این پروژه تقویت شد.

در نهایت، باید اشاره کرد که با افزودن بخش حافظه و پیادهسازی صحیح کنترلهای MemRW و MemRW یا با اجرای صحیح MemRW، این پروژه نه تنها تمامی موارد خواسته شده برای نمره ی کامل را پوشش داد، بلکه با اجرای صحیح بارگذاری و ذخیره سازی حافظه، بخش امتیازی پروژه نیز با موفقیت انجام شد.