

دانشگاه صنعتی شریف دانشکده مهندسی کامپیوتر

پروژه پایانی

گزارش کار پروژه پایانی درس معماری کامپیوتر

نگارش

سارا قضاوی، زهرا قصابی، آرش قوامی، پارسا نوروزی منش

استاد

دکتر حسین اسدی

تیر ۴۰۴۱

فهرست مطالب

1	بردازنده Multi-Core		1
١	گام اول: ایجاد ساختار جدید و خواندن همزمان دو پردازنده	1-1	
٢	گام دوم: طراحی بافر واسط برای نوشتن در حافظه	۲-1	
٣	گام سوم: پیادهسازی دستور cpuid	٣-١	
۴	گام چهارم: پیادهسازی دستور sync گام چهارم:	4-1	
۵	توضیح کد تستبنچ	۵-۱	
۶	\dots فرب دو ماتریس \wedge * \wedge	8-1	
11	امتیازی	بخش	۲
11	مشکل دسترسی همزمان دو هسته به بخشی مشترک از حافظه	1-4	
11	۱-۱-۲ شرح مشکل		
17	۲-۱-۲ نشان دادن مشکل برای پردازندهی دوهستهای		
۱۲	حل مشکل دسترسی همزمان دو هسته به بخش یکسانی از حافظه	۲-۲	
١٢	۱-۲-۲ شرح راه حل		
۱۸	IC * . I		

فصل ۱


پردازنده Multi-Core

دراین پروژه، با استفاده از دو پردازنده Multi-Cycle که در تمرینهای درس طراحی شده بود، یک پردازنده Multi-Cycle در استفاده از دو پردازنده Multi-Core به جز حافظه، هر هسته دارای واحد Multi-Core به حافظه مشترک طراحی کردیم. به جز حافظه، هر هسته دارای واحد محاسباتی (ALU)، اشاره گر دستورها (PC)، ثباتها (Register File) و واحد کنترلی مستقل است. خواندن و نوشتن در حافظه مشترک و نگهداری و همگام سازی داده ها با استفاده از دستورات معینی که به پردازنده اضافه شده است کنترل می شود.

۱-۱ گام اول: ایجاد ساختار جدید و خواندن همزمان دو پردازنده

در این مرحله، دو پردازنده CPU1 و CPU1 به صورت مستقل اما هم زمان طراحی شدند. هر پردازنده دارای در این مرحله، دو پردازنده PC, ALU فایل ثباتها و کنترل گر مخصوص به خود است. این دو هسته به یک حافظه داده مشترک متصل اند که از طریق باس مشترک، امکان خواندن اطلاعات را به صورت هم زمان فراهم می کند.


برای جلوگیری از تداخل در خواندن، خروجیهای آدرس و داده از هر پردازنده با استفاده از مالتی پلکسرها ترکیب شدهاند تا دادهی مربوط به هر پردازنده در زمان مناسب و بدون ایجاد تداخل به حافظه منتقل شود. در طراحی فعلی، فرض شده که عملیات خواندن حافظه از سوی هر دو پردازنده به طور مستقل و بدون نیاز به هماهنگسازی خاص انجام می شود به طوری که خواندن برای پردازنده ی اول در سطح ۰ کلاک و برای پردازنده دوم در سطح ۱ کلاک انجام میشود.



شکل ۱-۱: ساختار کلی پردازنده دو هستهای با حافظه مشترک

۱-۲ گام دوم: طراحی بافر واسط برای نوشتن در حافظه

برخلاف خواندن، عملیات نوشتن به حافظه نیاز به کنترل بیشتری دارد تا از تداخل بین دو پردازنده جلوگیری شود. برای حل این مشکل، یک مدار واسط برای نوشتن طراحی شد. این مدار شامل سیگنالهای کنترل مانند Write Enable برای هر هسته، یک مالتی پلکسر برای انتخاب آدرس و داده ی مناسب، و سیگنال enable نهایی برای فعالسازی حافظه است. در مدار فعلی اگر در یک کلاک یک پردازنده در حال نوشتن باشد داده آن وارد بافر نوشتن شده و اگر دو پردازنده در حال نوشتن باشند داده هر دو وارد صف نوشتن شده و به صورت FIFO وارد حافظه میشوند.



شکل ۱-۲: مدار کنترل نوشتن برای دو پردازنده

۱-۳ گام سوم: پیادهسازی دستور cpuid

برای تشخیص هویت هر پردازنده و امکان تفکیک آنها در برنامه، دستور شوی به مجموعه دستور CPU1 و ابرای CPU1) دستورالعملهای پردازنده افزوده شد. این دستور شناسهی هر پردازنده را (۰ برای CPU1 و ابرای CPU1) در یکی از ثباتهای رجیستر فایل ذخیره میکند.

برای پیادهسازی این دستور، یک بیت به نام cpu_id بهصورت ورودی به هر پردازنده داده شده و در هنگام اجرای دستور، مقدار این بیت به عنوان خروجی cpuid در رجیستر مقصد ذخیره میشود. این امکان را به برنامه نویس میدهد تا هر بخش از برنامه را فقط توسط یک پردازنده خاص اجرا کند یا دادهای خاص به هر پردازنده اختصاص دهد.

برای بررسی صحت عملکرد مدار، با استفاده از تست بنچ زیر آن را آزمایش کردیم:

```
instructions[2] = 32'b001000_00000_01000_000000000000101; // addi $8, $0, 5 -> $8 = instructions[3] = 32'b001000_00000_01001_000000000001010; // addi $9, $0, 10 -> $9 = instructions[4] = 32'b001000_11101_11101_1111111111111000; // -> $29 = 1111111111111111000
instructions[5] = 32'b001000_11110_11110_111111111111100; // -> $30 = 1111111111111100
instructions[6] = 32'b101011_11101_01000_0000000000000000; // sw $8, 0($29)
instructions[8] = 32'b100011_11101_01010_00000000000000000;
instructions[9] = 32'b100011_11110_01011_0000000000000000;
                                                                                 // lw $11, 0($30)
instructions[11] = 32'b001000_00000_01010_0000000000000111; // addi $10, $0, 7 -> $10 = 7 instructions[12] = 32'b001000_00000_01011_00000000000000000; // addi $11, $0, 4 -> $11 = 4 instructions[13] = 32'b001000_10000_10000_11111111111110000; // -> $16 = 111111111111110000
instructions[12] = 32'b001000_00000_01011_0000000000000100;
instructions[13] = 32'b001000_10000_10000_111111111111110000;
instructions[14] = 32'b001000_10001_10001_111111111111110100;
                                                                                  // -> $17 = 11111111111110100
instructions[15] = 32'b101011_10000_01010_0000000000000000;
                                                                                 // sw $10, 0($16)
// sw $11, 0($17)
                                                                                 // lw $8, 0($16)
// end :
last_instr = 19;
```

شکل ۱-۳: تست بنچ بررسی صحت عملیات نوشتن و خواندن

همانطور که مشاهده می شود، هر پردازنده آیدی مربوط به خود را در ثبات چهارم ذخیره می کند و با توجه به مقدار این ثبات دستورات مخصوص خود را انجام می دهد. هر دو پردازنده به صورت موازی مقادیر مشخصی را در حافظه نوشته و سپس آن را می خوانند. همچنین برای بررسی دقیق تر، دو دستور sw و دو دستور ایشت سر هم قرار داده شده تا پردازنده به درستی آزمایش شود. نتیجه این تست در ترمینال به صورت زیر است:

```
ipc0:
ipc1 :
        0
ipc0:
        1
wat
                                    9
           0 !=
ipc1 :
wat
                                    9
ipc0 :
        2
ipc1 :
       11
ipc0 :
       3
ipc1:
       12
ipc0 :
ipc1:
       13
ipc0 :
ipc1:
       14
ipc0 : 6
stor 000001fe
ipc1: 15
stor 000001fc
ipc0 : 7
stor 000001ff
ipc1 : 16
stor 000001fd
ipc0 : 8
load 000001fe
ipc1 : 17
load 000001fc
ipc0 : 9
load 000001ff
ipc1: 18
load 000001fd
ipc0 : 10
ACCEPTED CORE 1, steps:
```

شكل ۱-۴: نتيجه تست سه گام اول

۱-۴ گام چهارم: پیادهسازی دستور sync

برای پیادهسازی دستور sync، یک وضعیت (state) جدید به ماشین حالت پردازنده اضافه کردیم. در صورت شناسایی کد عملیات این دستور، سیگنال syncOut پردازنده فعال می شود (مقدار یک می گیرد) و پردازنده تا زمانی که سیگنال ورودی syncIn مقدار صفر داشته باشد، در این وضعیت باقی می ماند و از واکشی دستور بعدی خودداری می کند.

برای همگامسازی میان دو هسته، سیگنال syncOut هر پردازنده به عنوان سیگنال

پردازندهی مقابل متصل شده است. به این ترتیب، زمانی که هر دو پردازنده به دستور sync برسند، هر دو سیگنال sync مقدار یک خواهند گرفت و پردازندهها می توانند از وضعیت انتظار خارج شده و اجرای دستورات بعدی را ادامه دهند.

این مکانیزم باعث همگامسازی دقیق بین دو پردازنده میشود و تضمین میکند که هیچکدام پیش از رسیدن دیگری به نقطهی همگامسازی، اجرای دستورات خود را ادامه ندهد.

برای تست این دستور مجموعه دستورات زیر را ران میکنیم:

شکل ۱-۵: تست گام چهارم

 $\cot 1$ که در نتیجه تست مشخص است مقادیر ثبات ها درست است و $\cot 0$ تا زمانی که $\cot 0$ هم به دستور $\cot 0$ برسد اجرای دستوراتش متوقف شده.

شكل ١-۶: نتيجه تست گام ۴

۱-۵ توضیح کد تستبنچ

در این قسمت، کد تستبنچ برای شبیهسازی عملکرد دو هستهی موازی طراحی شده است. این تستبنچ اجرای همزمان دو پردازنده را بررسی میکند و نتیجهی عملکرد آنها را با مقدار مورد انتظار مقایسه مینماید.

در ابتدا حافظهی دستورالعمل و حافظهی داده (هر کدام با ۵۱۲ خانهی ۳۲-بیتی) مقداردهی اولیه میشوند. سپس، برای هر هسته، مجموعهای از ثباتها تعریف و مقداردهی اولیه میشود. همچنین دو شمارندهی دستورالعمل (IPC) برای پیگیری مکان فعلی اجرای دستور هر پردازنده استفاده شدهاند.

کد شامل دو تسک اصلی به نامهای exec internal و exec internal است که به ترتیب وظیفهی اجرای دستورالعملهای هستهی اول و دوم را بر عهده دارند. این تسکها با توجه به نوع دستورالعمل اجرای دستورالعملهای هستهی اول و دوم را بر عهده دارند. این تسکها با توجه به نوع دستورالعمل از به روزرسانی I type ،R type ،R type و از جمله دستورالعملهای پشتیبانی شده می توان به sync اشاره کرد.

برای همگام سازی اجرای دستورالعمل ها در دو هسته، از دستور sync استفاده شده که با اضافه کردن وضعیت جدیدی به ماشین حالت پردازنده پیاده سازی شده است. زمانی که هر دو هسته به دستور sync برسند، تا رسیدن دیگری در همان حالت باقی می مانند.

در انتهای تست بنچ، اجرای هر دو هسته به صورت موازی با استفاده از دو بلاک initial کنترل می شود. پس از اجرای هر دستور، وضعیت ثباتهای داخلی با خروجی پردازنده واقعی مقایسه شده و در صورت عدم تطابق پیام خطا چاپ می شود. در صورت موفقیت کامل، پیام ACCEPTED برای هر هسته چاپ خواهد شد.

۱-۶ ضرب دو ماتریس ۸ * ۸

در اینجا ابتدا به کمک یک کد java ضرب دو ماتریس 8*8 را پیاده سازی کردیم. سپس می خواهیم یک java فراحی کنیم که از درستی این مدارات اطمینان پیدا کنیم. پس عملا کد زده شده به زبان testbench را به صورت اسمبلی mips تبدیل کرده و در نهایت به صورت باینری تبدیل کردیم.

عملا کد testbench به صورتی طراحی شده است که یک task داریم که عملا یک دستور را اجرا می کند. در واقع دستوری که pc روی آن قرار دارد را بارکشی کرده و اجرا می کند. در یک بخش pc می pc کند. در واقع دستوری که pc روی آن قرار دارد را بارکشی کرده و اجرا می کند. در یک بخش pc می کند. ایراد در داریم که تا زمانی که به آخرین دستور نرسیده ایم و یا به ایرادی برنخورده ایم ادامه پیدا می کند. ایراد در کد را به کمک یک متغیر به نام donefail $_f$ lag.fail $_f$ lag. و در دستوراتی کد را به کمک یک متغیر به نام نرسیده باشد ولی این سیگنال یک شود. با ایجاد تغیرات اند کی در مدار این مشکل نیز حل شد. در نهایت یک آرایه از دستورات به نام instructions داریم که باینری به دست آمده از دستورات را در آن قرار دادیم که مرحله به مرحله اجرا شود.

دقت کنید که نکته این موضوع که مدار multi-core بوده است این است که چهار سطر ابتدایی ماتریس توسط یکی از هسته ها و چهار سطر دیگر توسط هسته دیگر بررسی می شود. عملا ضرب هر چهار سطر در کل ستون ها توسط یک هسته انجام شده است. در نهایت لازم به ذکر است که مقادیری که ضرب شده اعدادی بوده اند که توسط یک حلقه با یک الگوی خاص تولید شده اند و در حافظه قرار گرفته

اند. می توان به جای این مقدار ها هر مقدار دیگری را نیز وارد حافظه کرد و ضرب ماتریس های دیگری را هم داشت! بخشی از کد های اسمبلی را که در آرایه instructions قرار دارد را می توانید در زیر مشاهده کنید:

```
instructions[0] = 32'b0010000000000110000000000000; // addi $3, $0, 0
instructions[2] = 32'b10101100011000110000000000000000; // sw $3, 0($3)
instructions[3] = 32'b00100000011000110000000000000100; // addi $3, $3, 4
instructions[5] = 32'b001000000000011000000000000000; // addi $3, $0, 0
instructions[7] = 32'b0010000001100011000000000000000100;// addi $3, $3, 4
instructions[10] = 32'b00010100100000000000000000011110; // bne $4 , $0, 30
instructions[11] = 32'b0010000000000011000000000000000000;// addi $3, $0, 0
instructions[14] = 32'b00100000000001100000000000001000;// addi $6, $0,
instructions[15] = 32'b0010000000000111000000000000000:// addi $7. $0. 0
instructions[17] = 32'b0010000000001001000000000000000;// addi $9, $0, 0
instructions[18] = 32'b001000000000101000000000000001000;// addi
instructions[19] = 32'b000000000000001101010000011000000; // sll $10, $3, 3
instructions[20] = 32'b00000001010001110101000000100000; // add $10, $10, $7
instructions[21] = 32'b00000000000010100101000010000000;// sll $10, $10, 2
instructions[23] = 32'b001000000000101100000000000001000;// addi $11, $0, 8
instructions[24] = 32'b0000000000001110101100011000000;// sll $11, $7, 3
instructions[25] = 32'b000000010110010101100000100000;// add $11, $11, $5
instructions[26] = 32'b00000000000010110101100010000000;// sll $11, $11,
instructions[27] = 32'b1000110101101011000000000000000;// lw $11, 0($11)
instructions[28] = 32'b0111000101001011010100000000000;// mul $10, $10, $11
instructions[29] = 32'b00000001001010100100100000100000;// add $9, $9, $10
instructions[30] = 32'b001000001110011100000000000001;// addi $7, $7,1
instructions[31] = 32'b00010101000001111111111111110010;// bne \$8, \$7, -14
instructions[32] = 32'b001000000000101000000000000000000000;// addi $10, $0, 8
instructions[33] = 32'b00000000000001101010000011000000;// sll $10, $3, 3
instructions[34] = 32'b00000001010001010101000000100000;// add $10, $10, $5
instructions[35] = 32'b000000000000101001010000100000000;// sll $10, $10, 2
instructions[36] = 32'b10101101010010010000001000000000; // sw $9, 512($10)
instructions[37] = 32'b0010000010100101000000000000001;// addi $5, $5, 1
instructions[38] = 32'b000101001100010111111111111101000;// bne $5, $6,
instructions[39] = 32'b0010000001100011000000000000001;// addi $3, $3, 1
instructions[40] = 32'b000101001000001111111111111100100;// bne $4, $3, -28
instructions[41] = 32'b0000100000000000000000000101010; // j end ......
instructions[41] = 32'b00100000000000110000000000000100;// addi $3, $0, 4
instructions[43] = 32'b00100000000001010000000000000000;// addi $5, $0, 0
instructions[44] = 32'b00100000000001100000000000001000;// addi $6, $0,
instructions[45] = 32'b001000000000011100000000000000;// addi $7, $0, 0
instructions[47] = 32'b0010000000001001000000000000000;// addi $9, $0, 0
instructions[48] = 32'b001000000000101000000000000001000;// addi $10, $0,
instructions[49] = 32'b01110001010000110101000000000000;// mul $10, $10, $3
instructions[50] = 32'b00000001010001110101000000100000;// add $10, $10, $7
instructions[52] = 32'b0111000101000010010100000000000;// mul $10, $10, $4
```

شکل ۱-۷: بخشی از کد های اسمبلی برای انجام ضرب ماتریس

در ادامه قصد داریم که این معماری چند هسته که هر هسته آن به صورت multi cycle پیاده سازی شده است را با معماری پردازنده تک هسته multi cycle مقایسه کنیم. برای این کار ابتدا بخش های instructions را در تست بنچ این مدار تک هسته با این دستورات در مدار چند هسته جایگزین می کنیم که عملیات یکسانی انجام شود. سپس زمان ابتدایی و انتهایی را نگه می داریم تا اختلاف را پیدا کنیم. سپس همین کار را برای مدار چند هسته انجام میدهیم. برای مدار تک هسته داریم:

```
ipc: 46
ipc: 47
ipc: 48
load 0000009c
ipc : 49
ipc : 50
ipc : 51
wat
            8 !=
                                     -8
ipc : 44
ipc : 45
ipc : 46
ipc : 47
ipc: 48
load 0000009d
ipc : 49
ipc : 50
ipc : 51
            8 !=
wat
                          6
                                     -8
ipc :
ipc :
      46
ipc :
ipc :
ipc : 48
load 0000009e
ipc: 49
ipc : 50
ipc : 51
           8 !=
wat
                                     -8
ipc : 44
ipc : 45
ipc: 46
ipc : 47
ipc: 48
load 0000009f
ipc : 49
ipc : 50
ipc : 51
            8 !=
wat
                                     -8
ipc : 52
ipc : 53
wat
ipc : 54
ipc :
stor 00000000
ACCEPTED
       4586 /
                    4586
total time:74640
arash@server:~/CA/SUT_CA_4032_ProfAsadi_Judgement_System$
```

شکل ۱-۸: مدت زمان مورد نیاز برای یک بردازنده تک هسته

و حالا همین کار را با مدار دیگر انجام می دهیم و داریم:

```
: core0 :2171904, sum at core 1 : 6300672, total sum = 8472576
time = 72768
```

شکل ۱-۹: مدت زمان مورد نیاز برای یک پردازنده با دو هسته

همانظور که مشاهده می کنید زمان مورد نظر برای انجام این محاسبه در حالتی که از دو تا هسته استفاده کردیم کاهش یافت.

چالش اصلی و به شدت جدی که در این بخش داشتیم اول تبدیل کد اسمبلی به باینری بود که دارای

خطای زیادی بود. به این دلیل که این پردازنده را خود ما طراحی کرده بودیم و نمی توانسیتم کد ها را به مفسر هایی مانند mars بدهیم تا برایمان کد باینری ایجاد کند.

از طرف دیگر در testbench که نوشته بودیم طول هر دستور را برای beq و یا obeq به صورت یک کلمه یک بایت در نظر گرفته بودیم. ولی در دستورات $lw,\,sw$ طول هر کلمه چهار بایت بود. بنابرین با مشکلی رو به رو شدیم که به کمک یک shifterن را به صورت سخت افزاری حل کردیم.

فصل ۲

بخش امتيازي

۱-۲ مشکل دسترسی همزمان دو هسته به بخشی مشترک از حافظه

۲-۱-۱ شرح مشکل

برای شرح این مشکل، یک مثال می زنیم که در درس برنامه نویسی پیشرفته در مبحث hthread نیز با آن آشنا شدیم. فرض کنید دوله thread داریم که هر کدام صرفا یک حلقه ۱۰۰۰۰ تایی دارند که در هر بار آن یک متغیر یکسان را به اضافه یک می کنند. حال دو thread شروع به کار می کنند و منتظر می شویم که کار هر دو تمام شود اما با تعجب می بینیم که پس از اتمام کار هر دو مقدار آن متغیر که ابتدا صفر بود با کمال تعجب کمتر از ۱۰۰۰۰ است. دلیل این مورد این است که بخش critical section کد که همان به علاوه اکردن آن واستور کردن آن متغیر است که خود شامل ۲ مرحلهی خواندن مقدار متغیر از حافظه، به اضافه اکردن آن و استور کردن حاصل در حافظه است، اگر به شکل atomic پیاده سازی نشود و هر دو hread بتوانند همزمان از حافظه بخوانند و در آن بنویسند مشکل به وجود می آید. برای مثال فرض کنید ابتدا هر دو hread مقدار و ابه عنوان مقدار اولیه متغیر از حافظه می خوانند. سپس هر دو این مقدار را به اضافه اکرده و هر دو مقدار مقدار دا در حافظه می نویسند. با این که در مجموع دو حلقه از حلقه های دو hread مصرف شده است و انتظار داشتیم مقدار متغیر ۲ واحد زیاد شود اما به دلیل دسترسی همزمان دو hread به حافظه مقدار متغیر تنها ۱ واحد زیاد شود اما به دلیل دسترسی همزمان دو hread به حافظه مقدار متغیر تنها ۱ واحد زیاد شود اما به دلیل دسترسی همزمان دو hread به حافظه مقدار متغیر تنها ۱ واحد زیاد شد.

۲-۱-۲ نشان دادن مشکل برای پردازندهی دوهستهای

حال همان مثالی که در زیرقسمت قبل زدیم را با اسمبلی پیادهسازی میکنیم. یعنی صرفا یک حلقه که ۱۰۰۰ بار اجرا میشود و در هر بار اجرای حلقه مقدار یک خانه ثابت از حافظه خوانده شده، به اضافه ۱ شده و سپس دوباره در حافظه نوشته میشود. سپس کد را به حالت باینری تبدیل کردیم و در تست بنچ قرار دادیم:

شکل ۲-۱: کد ایجادکنندهی مشکل

حال تستبنچ را با پردازندهی دوهستهای خود اجرا می کنیم و می بینیم که نتیجهی نهایی کمتر از ۲۰۰۰

است:

شكل ٢-٢: نتيجه اشتباه برنامه

۲-۲ حل مشکل دسترسی همزمان دو هسته به بخش یکسانی از حافظه


۲-۲-۱ شرح راه حل

مشکل از آنجایی ایجاد شد که دو هسته ممکن بود به طور همزمان به بخشی مشترکی از حافظه exchng rt, imm(rs) به صورت atomic یک دستور علی حل این مشکل یک دستور حل این مشکل یک دستور علی جارش به این صورت است که مقدار موجود در ثبات rt و خانهی حافظه با rt و خانهی حافظه با rt را به یک باره با هم جابه جا می کند و ثانیا atomic است یعنی در حین اجرای این دستور

توسط یکی از هستهها هستهی دیگر نمی تواند از حاظه بخواند یا بنویسد. پس از پیاده سازی این دستور باید با استفاده از آن یک spinlock طراحی کنیم تا مشکل موجود را با آن برطرف کنیم.

پیادهسازی دستور exchng


چون معماری پردازنده multi-cycle است، برای اضافه کردن دستور جدید باید multi-cycle خود اضافه کنیم. حالت اولیه مانند همهی دستورات حالت صفر است. با توجه به این که تا حالت FSM برای دستورات قبلی استفاده شده از حالت T شروع می کنیم. در حالت T (چرخهی دوم اجرای دستور T برای دسترسی به خانهی حافظه که برابر T است محاسبه می شود. در چرخهی سوم و حالت T مقدار موجود در آن خانه از حافظه خوانده شده و همچنین دوباره آدرس آن خانه از حافظه را حساب می کنیم چون در چرخهی بعد هم نیاز داریم. در نهایت هم در چرخهی چهارم و حالت T همزمان مقدار موجود در ثبات T در آن خانه از حافظه و مقدار خوانده شده در چرخه قبل از آن خانهی حافظه در ثبات T در آن خانه از حافظه و مقدار خوانده شده در چرخه قبل از آن خانهی حافظه در ثبات T نوشته می شود. به طور خلاصه این بخش به T اضافه می شود:




شکل ۲-۳: حالتهای اضافه شده به افاسام

و با اضافه کردن این حالات به control unit این دستور پیادهسازی میشود.

حال برای atomic بودن این دستور تنها کافی است هر وقتی یک هسته به این دستور میرسید یک بیت به نام همین دستوراز خروجی آن هسته برابر اشده و این باعث می شود که عدد صفر با ورودی clock بیت به نام همین دستوراز خروجی آن هسته برابر اشده و این باعث می شود و عملا stall می شود. همچنین اگر هسته دیگر اصلا کلاک نمی خورد و عملا stall می شود و انگار هسته دادن با هسته شماره صفر است و در این شرایط هسته می خورد. در این عکس ها هم نحوه این پیاده سازی آمده است





شکل ۲-۵: ورودی کلاک تغییریافتهی هستهی یک

طراحی spinlock

طراحی spinlock یک روش برای حل مشکل دسترسی همزمان هستهها به بخش یکسانی از حافظه است. این نوع قفل به این صورت عمل میکند که یک هسته در صورتی که بخواهد به یک خانه از حافظه

دسترسی پیدا کند، تا زمانی که قفل آن باز نشده و این هسته نتواند قفل را به دست بگیرد در یک حلقه وایل گیر میکند تا قفل که توسط یک هسته دیگر گذاشته شده آزاد شود. سپس این هسته خودش قفل می گذارد و زمانی که دسترسیاش به پایان برسد قفل را آزاد میکند. کد هر بخش spinlock و جاده برای طراحی یک spinlock را به این صورت پیاده سازی میکنیم (هماطور که گفته شد تا زمانی که خانهی نگهدارنده قفل برابر ۱ باشد یعنی قفل باشد در حلقه گیر میکند و پس از آزاد شدن قفل، خودش قفل را میکند. برای آزاد کردن هم آن خانه را صفر میکند):

```
// lock
instructions[3] = 32'b001000_00000_01001_000000000000001; // addi $t1, $zero, 1
instructions[4] = 32'b100010_00000_01001_000000000101000; // exchng $t1, 40($zero)
instructions[5] = 32'b000101000000100111111111111111111; // bne $t1, $zero, lock

lock شكل ۶-۲. كد مربوط به
```

```
// release instructions[9] = 32'b101011_00000_00000_00000000101000; // sw $0, 40($0)
```

شکل ۲-۷: کد مربوط به release

۲-۲-۲ حل مشکل

حال با spinlock طراحی شده صرفا در کد قبلی قبل از critical section که همان بخش خواندن یک خانه از حافظه، به اضافه ۱ کردن آن و نوشتن حاصل در حافظه است، بخش مربوط به lock را نوشته تا تنها یک هسته بتواند وارد critical section شود و بعد از آن هم بخش مربوط به release را می نویسیم تا پس از بیرون آمدن از critical section قفل را آزاد کند. کد نهایی به این شکل است:

شکل ۲-۸: کد نهایی

و با اجرای آن با پردازندهی دوهستهای جدید به نتیجه درست ۲۰۰۰ میرسیم:

شکل ۲-۹: نتیجه درست