

دانشگاه صنعتی امیرکبیر (پلی تکنیک تهران) دانشکده مهندسی کامپیوتر و فناوری اطلاعات

گزارش فاز اول پروژه

درس طراحی سیستم های دیجیتال برنامه پذیر


استاد درس دکتر صاحب الزمانی


نگارش آرش حاجی صفی - ۹۶۳۱۰۱۹

مرداد ۱۳۹۹

گزارش مربوط به منابع مصرفی ماژول مسیرداده و همچنین طراحی مسیر داده در فولدر زیر قرار گرفته اند: FGPA-Project-Phase1\module4\reports and data-path

و به صورت زیر میباشند:





Jtilization	Post-Synthesis Post-Implementation		
	Graph Table		
Resource	Estimation	Available	Utilization %
LUT	588	1221600	0.05
DSP	468	2160	21.67
Ю	5184	1200	432.00

تعداد پورت I/O استفاده شده بیشتر از تعداد موجود در I/O است؛ علت این است که ماتریس I/O بسیار بزرگ است و تعداد پورت بسیار زیادی برای آن مصرف می شود که این تعداد در هیچ I/Oای وجود ندارد. البته هم طرح به درستی سنتز می شود و هم خروجی I/O test bench همگی درست هستند.

در ضمن به دلیل generic بودن طرح، برای ماژول 1 و همچنین مسیر داده، ماتریس B هم در بین ورودی ها قرار داده شده، به جای A_{11} هم خود A به صورت کامل در بین ورودی ها قرار گرفته که علیرغم اینکه تعداد پورت I/O مصرفی بیشتر می شود، طراحی زیباتر و درستی سنجی راحتتر و گویاتر شود.

به علت همینکه تعداد پورت I/O کمتر از میزان لازم است و طرح implement نمی شود، بدست آوردن فرکانس کاری ممکن نیست.

در کتابخانه pds_utils در فایل pds_utils، تمام توابع استفاده شده در ماژول های دیگر نوشته شده اند. تمامی عملیات های جمع، تفریق و ضرب با عملوندشان برای ماتریس ها overload شده اند تا به راحتی از آنها در ماژول ها استفاده شود.

برای نگهداری خود ماتریس ها از

type mem is array(integer range <>, integer range <>) of std_logic_vector(w-1 downto 0);

استفاده شده تا به صورت generic بتوان ابعاد ماتریس را موقع استفاده مشخص کرد. تعداد بیت مورد استفاده برای برای بردارهای قرارگرفته در هر ماتریس (w) به صورت constant در همین کتابخانه مشخص شده که برای تغییر باید آپدیت شود.