



تمرین سری دوم

مهلت تحویل تا ساعت ۲۳:۵۵ روز دوشنبه مورخ ۹۹/۰۲/۰۸ از طریق سامانهی دروس

نکاتی در رابطه با نوع تمرین

هر سری از تمرینها، از چهار بخش تشکیل شده است:

- مرور و تثبیت مفاهیم: پرسشهای این بخش جهت مرور و یادآوری مفاهیم درسی آورده شده است و با مطالعه مفاهیم درسی گفته شده در کلاس درس و اسلایدهای درس خواهید توانست به آنها پاسخ دهید. پاسخ آنها مورد ارزیابی قرار نخواهد گرفت، لذا نیازی به ارسال پاسخ آنها نیست.
- تحلیل و طراحی مدار: پرسشهای این بخش جهت درک عمیق مفاهیم درسی و افزایش قدرت تحلیل و طراحی سیستمهای دیجیتال آورده شده است. پاسخ به آنها الزامی بوده و مورد ار زیابی قرار خواهد گرفت.
- توصیف و پیادهسازی: پرسشهای این بخش جهت افزایش مهارت شما در پیادهسازی مدارهای دیجیتال، بررسی درستی عملکرد آن و استفاده از ابزارهای طراحی آورده شده است. پاسخ به آنها الزامی بوده و مورد ارزیابی قرار خواهد گرفت.
- طراحی و پیاده سازی سامانه پیشرفته: پرسشهای این بخش ممکن است کمی پیچیده تر و دشوارتر از سایر بخشها باشد.
 الزامی یا اختیاری بودن آنها در صورت پرسش ذکر شده است.

نکاتی در رابطه با نحوهی ارسال تمرین

- ارسال تمرینات به صورت الکترونیکی و از طریق سامانه دروس خواهد بود. فایل ارسالی شما فایل zip با نام sid_hs.zip مشماره دانشجویی و hs شماره سری تمرین است. یک قالب آماده در سامانه دروس قرار داده شده است تا پاسخ تمرین را در قالب تعیین شده بنویسید. پرسش هایی که پاسخ آنها ماهیت تشریحی و تحلیلی دارد را به صورت تایپ شده یا دستی نوشته و به صورت یک فایل PDF ذخیره نمایید. برای پرسش هایی که ماهیت کد نویسی دارند، فایل قالب تمرین در سامانه قرار داده شده است. آن را تکمیل نموده و در پوشه Src قرار دهید.
- زمان تحویل هر سری از تمرینات مشخص بوده و پاسخ تمرین پس از موعد مقررشده در سامانه دروس قرار داده خواهد شد لذا امکان تغییر آن وجود ندارد. در حل تمرینات، میتوانید بهصورت دوتایی یا چندتایی با یکدیگر همفکری و بحث نمای دولی هر شخص میبایست درنهایت پاسخ و استدلال خود را بهصورت انفرادی بنویسد و در صورت شباهت پاسخ، تمامی افراد نمره تمرین را از دست خواهند داد.
- بازای هر روز ارسال زودهنگام تمرینها ۵ درصد نمره اضافی تا سقف ۲۰ درصد (در صورتی که نمره خام تمرین بالاتر از
 ۷۵ درصد شود) در نظر گرفته خواهد شد. بازای هر روز دیرکرد در ارسال تمرین ۱۵ درصد جریمه اعمال خواهد شد. ارسال دیرهنگام فقط تا ۲روز پس از زمان مقررشده امکانپذیر است و پس از آن نمره تمرین صفر در نظر گرفته خواهد شد.

چنانچه ابهامی در زمینه تمرینات دارید، می توانید اشکالات خود را از طریق پست الکترونیکی زیر با موضوع PDS.2020 رفع نمایید.

ali.mohammadpour[at]aut.ac.ir

محمديور

موفق و پیروز باشید!






تمرین سری دوم

مهلت تحویل تا ساعت ۲۳:۵۵ روز دوشنبه مورخ ۹۹/۰۲/۰۸ از طریق سامانهی دروس

پرسشهای مرور و تثبیت مفاهیم (نیازی به ارسال پاسخ این بخش نیست.)

الف) مدار شکل 1-1 یک واحد افزونگر است که عدد N بیتی به صورت مکمل دو (two's complement) را گرفته و یک واحد به آن اضافه می کند.



شکل ۲-۱: مدار افزونگر n بیتی

- ابتدا یک نیم جمع کننده ۲ طراحی نمایید. سپس با استفاده از دستور Generate در زبان VHDL یک مدار افزونگر n بیتی طراحی نمایید. جهت مشخص کردن تعداد بیت ورودی، از متغیرهای Generic استفاده کنید.
- مدار فوق را طوری تغییر دهید که نیازی به تعریف متغیر Generic نداشته باشد. در واقع طول بردار ورودی محدودیت نداشته باشد. (از attribute های موجود در زبان VHDL استفاده کنید.)
- ب) قسمت Architecture مدار قسمت الف را با استفاده از عملگر + پیاده سازی کنید. سپس هر دو مدار قسمت (الف) و (ب) را سنتز کرده و شماتیک طراحی شده را مقایسه کنید.
- ج) یک فایل محیط آزمون طراحی کنید که دو نمونه مدار افزونگر هشت بیتی ایجاد نماید. به این صورت که یکی از نمونه های ایجاد شده از معماری طراحی شده در قسمت (الف) و دیگری از مدار طراحی شده در قسمت (ب) استفاده کند. سپس خروجی های آن ها را نظیر به نظیر XNOR کرده و با شبیه سازی در محیط XNOR شکل موج را تحلیل کند.
- c) شکل r-r ساختار یک نمایشگر هفت قسمتی [†] را نشان می دهد. در هفت قسمتی آند مشترک، قسمتهایی روشن می شوند که ورودی متناظر آن برابر یک باشد. به عنوان مثال کد "0000111" برای نشان دادن عدد هفت به کار می رود. (قسمتها در این رشته از راست به چپ به ترتیب متناظر با حروف c ،d و d و d و d با استفاده از دستور with-select-when مدار مبدل عدد چهار بیتی بدون علامت به کد هفت قسمتی آند مشترک را توصیف نمایید.



¹ Increment circuit

² Half-Adder

³ Testbench file

⁴ Seven Segment Display





تمرین سری دوم

مهلت تحویل تا ساعت ۲۳:۵۵ روز دوشنبه مورخ ۹۹/۰۲/۰۸ از طریق سامانهی دروس

پرسشهای مرور و تثبیت مفاهیم (ارسال پاسخ این بخش الزامی است.)

يرسش ٢-١

برای ارسال دادههای ویدیویی در بستر شبکه معمولاً از پروتکل UDP/IP استفاده می شود. فرض کنید جهت پردازش دادههای ویدیویی و پیاده سازی پشته ی پروتکل 0 در بستر FPGA قرار است اطلاعات با ساختاری مشابه شکل 0 دادههای شود.

Byte 0	Byte 1	Byte 2	Byte 3	Byte 4	Byte 5
Source IP				Source Port	
Destination IP				Destination Port	
Device MAC Address					
Sequence Number			Quality of Service		


شكل ۲-۳: پشتهى پروتكل UDP/IP مورد نياز

الف) با استفاده از دستورات subtype ،type و ... انواع جدیدی برای پوشش بخشهای مختلف دستورالعملهای شکل ۲-۳ تعریف کنید.

ب) با استفاده از دستور record و با در نظر گرفتن قسمت (الف) یک ساختار برای پشته ی پروتکل UDP/IP طراحی نمایید.

يرسش ٢-٢

مداری طراحی نمایید که \raiset عدد \raiset بیتی به صورت مکمل مبنا دریافت کرده و آنها را به صورت صعودی - نزولی مرتبسازی کند. شکل \raiset روش طراحی را بهصورت شماتیکی نشان می دهد. هر پیکان دوطرفه نمایانگر پودمانی (module) است که دو عدد ورودی را می گیرد و عدد بزرگ تر را در یکی از خروجی ها و دیگری را در خروجی دیگر ظاهر می کند. در صورتی که ورودی \raiset mode برابر \raiset باشد مرتبسازی به صورت صعودی و در غیر این صورت نزولی مرتب نماید.



شکل ۲-۴: مرتبساز ۴ ورودی

پرسش ۲-۳

با استفاده از عملگرهای شیفت در زبان VHDL، مداری توصیف کنید که یک عدد ۸ بیتی (data_inp) را به عنوان ورودی و عددی ۳ بیتی (shamt) را به عنوان تعداد بیتهای شیفت گرفته و حاصل شیفت داده شده را بازگرداند. اگر ورودی و مددی ۳ بیتی (shmod برابر با صفر باشد، خروجی شیفت به راست منطقی و اگر یک باشد شیفت به راست حسابی خواهد بود. با تابعی (function) بنویسید که پارامترهای ورودی آن data_inp و data_inp باشد و مقدار شیفت یافته را بازگرداند.

_

⁵ Protocol Stack






تمرین سری دوم

مهلت تحویل تا ساعت ۲۳:۵۵ روز دوشنبه مورخ ۹۹/۰۲/۰۸ از طریق سامانهی دروس

يرسش ٢-٢

شکل ۲−۵ یک Barrel-Shifter است که با استفاده از مالتیپلکسر طراحی شده است و عمل شیفت دورانی انجام میدهد.



شکل Barrel-Shifter ۵-۲

الف) با ایجاد تغییرات در ساختار Barrel-Shifter مداری طراحی کنید که عملیات شیفت پرسش 7-7 را انجام دهد. سپس یک توصیف ساختاری به زبان VHDL برای این مدار بنویسید.

 $m{\psi}$) هردو پرسش ۲-۳ و ۲-۴ را سنتز نمایید و شماتیک طراحی شده و گزارش منابع استفاده شده را مقایسه کنید. (فایل شماتیک و گزارش منابع پس از سنتز را ضمیمه نمایید.)

پرسش ۲-۵

با فرض این که نام موجودیت و ر پرسشهای 7-7 و 7-7 یکسان است، یک فایل محیط آزمون توصیف نموده و دو نمونه از مدار شیفت در آن ایجاد نمایید. سپس برای این محیط آزمون، یک فایل پیکربندی بنویسید که در آن، یکی از نمونه از معماری پرسش 7-7 و دیگری از معماری پرسش 7-7 استفاده کند. قطعه کد زیر را به عنوان بردار آزمون استفاده کرده و شکل موج خروجی را ارائه دهید.

پرسش ۲-۶

با استفاده از دستور فرآیند 9 در زبان VHDL، یک مدار کاملاً ترکیبی طراحی نمایید که یک عدد بدون علامت 8 بیتی با نام din را به عنوان ورودی بگیرد و خروجی dout را مطابق رابطه زیر تولید نماید.

$dout = \lfloor \log_2 din \rfloor$

⁷ Testbench file

⁶ Entity

⁸ Configuration file

⁹ Process