



تمرین سری ششم

### مهلت تحویل تا ساعت ۲۳:۵۵ روز دوشنبه مورخ ۹۹/۰۴/۰۲ از طریق سامانهی دروس

## نکاتی در رابطه با نوع تمرین

هر سری از تمرینها، از چهار بخش تشکیل شده است:

- مرور و تثبیت مفاهیم: پرسشهای این بخش جهت مرور و یادآوری مفاهیم درسی آورده شده است و با مطالعه مفاهیم درسی گفته شده در کلاس درس و اسلایدهای درس خواهید توانست به آنها پاسخ دهید. پاسخ آنها مورد ارزیابی قرار نخواهد گرفت، لذا نیازی به ارسال پاسخ آنها نیست.
- تحلیل و طراحی مدار: پرسشهای این بخش جهت درک عمیق مفاهیم درسی و افزایش قدرت تحلیل و طراحی سیستمهای دیجیتال آورده شده است. پاسخ به آنها الزامی بوده و مورد ار زیابی قرار خواهد گرفت.
- توصیف و پیاده سازی: پرسشهای این بخش جهت افزایش مهارت شما در پیاده سازی مدارهای دیجیتال، بررسی درستی عملکرد آن و استفاده از ابزارهای طراحی آورده شده است. پاسخ به آنها الزامی بوده و مورد ارزیابی قرار خواهد گرفت.
- طراحی و پیاده سازی سامانه پیشرفته: پرسشهای این بخش ممکن است کمی پیچیده تر و دشوارتر از سایر بخشها باشد.
   الزامی یا اختیاری بودن آنها در صورت پرسش ذکر شده است.

## نکاتی در رابطه با نحوهی ارسال تمرین

- ارسال تمرینات به صورت الکترونیکی و از طریق سامانه دروس خواهد بود. فایل ارسالی شما فایل zip با نام zip با نام sid است که sid شماره دانشجویی و hs شماره سری تمرین است. یک قالب آماده در سامانه دروس قرار داده شده است تا پاسخ تمرین را در قالب تعیین شده بنویسید. پرسشهایی که پاسخ آنها ماهیت تشریحی و تحلیلی دارد را به صورت تایپ شده یا دستی نوشته و به صورت یک فایل PDF ذخیره نمایید. برای پرسشهایی که ماهیت کد نویسی دارند، فایل قالب تمرین در سامانه قرار داده شده است. آن را تکمیل نموده و در پوشه src قرار دهید.
- زمان تحویل هر سری از تمرینات مشخص بوده و پاسخ تمرین پس از موعد مقررشده در سامانه دروس قرار داده خواهد شد لذا امکان تغییر آن وجود ندارد. در حل تمرینات، میتوانید بهصورت دوتایی یا چندتایی با یکدیگر همفکری و بحث نمایند ولی هر شخص میبایست درنهایت پاسخ و استدلال خود را بهصورت انفرادی بنویسد و در صورت شباهت پاسخ، تمامی افراد نمره تمرین را از دست خواهند داد.
- بازای هر روز ارسال زودهنگام تمرینها ۵ درصد نمره اضافی تا سقف ۲۰ درصد (در صورتی که نمره خام تمرین بالاتر از ۷۵ درصد شود) در نظر گرفته خواهد شد. بازای هر روز دیرکرد در ارسال تمرین ۱۵ درصد جریمه اعمال خواهد شد. ارسال دیرهنگام فقط تا ۲روز پس از زمان مقررشده امکانپذیر است و پس از آن نمره تمرین صفر در نظر گرفته خواهد شد.

چنانچه ابهامی در زمینه تمرینات دارید، می توانید اشکالات خود را از طریق پست الکترونیکی زیر با موضوع PDS.2020 رفع نمایید.

ali.mohammadpour[at]aut.ac.ir

محمديور

موفق و پیروز باشید!





تمرین سری ششم

## مهلت تحویل تا ساعت ۲۳:۵۵ روز دوشنبه مورخ ۹۹/۰۴/۰۲ از طریق سامانهی دروس

# پرسشهای مرور و تثبیت مفاهیم (نیازی به ارسال پاسخ این بخش نیست.)

الف) به سوالات زیر پاسخ دهید.

- روشهای طراحی سیستمهای دیجیتال بزرگ را نام برده و هر یک را به اختصار توضیح دهید. استفاده از هر یک چه مزایا و معایبی دارد؟
- در معماری فوننیومن، برای اجرای ۱۰ دستورالعمل پشت سر هم بدون شاخه، در یک معماری پیادهسازی خطلوله ۱۰ در حالت ایده آل چند چرخه ساعت نیاز است؟
  - چه معیارهایی در انتخاب یک بورد مد نظر قرار می گیرند؟
  - چرا نیاز است که جریان طراحی سختافزار و جریان طراحی نرمافزار با هم در ارتباط باشند؟

 $\mathbf{y}$ ) تابع محاسباتی زیر را به صورت خط لوله پیاده سازی کنید. ورودی سیستم  $\mathbf{x}[n]$  و خروجی آن  $\mathbf{y}[n]$  است. مقادیر  $\mathbf{b}_i=i$  است. مقدار  $\mathbf{N}$  را به صورت Generic در نظر بگیرید. ورودی سیستم با هر لبه مثبت کلاک وارد می شود و در هر لبه مثبت کلاک نیز یک خروجی آماده می شود. منظور از  $\mathbf{x}[n-i]$  مقدار داده ورودی در  $\mathbf{i}$  کلاک قبل است. این مدار نباید به صورت ساختاری توصیف شود بلکه باید با استفاده از process در سطح  $\mathbf{x}[n-i]$  توصیف شود. مدار خود را با کمک یک برنامه آزمون تست کنید.

$$y[n] = \prod_{i=0}^{N} b_i \cdot x[n-i]$$

ج) تابع نگاشت (Hash Function) زیر را در نظر بگیرید.

```
u_int8 AUT_HASH(const u_int8 key) {
   u_int8 seed = 131; /* 31 131 1313 13131 131313 etc.. */
   u_int8 hash = 0, iter = 0;
   for (iter = 0; iter < 15, ++key, ++iter)
      hash = hash * seed + key;
   return hash;
}</pre>
```

الف) رابطهی فوق را در سطح RTL به زبان VHDL با استفاده از Procedure یا Procedure توصیف و پیادهسازی کنید. سپس نتیجه را سنتز نموده و شکل مدار پس از سنتز را ارائه دهید.

ب) رابطهی فوق را به صورت ساختاری توصیف و پیادهسازی کنید. (از یک واحد ضرب و انباشت ۸ بیتی بدون علامت به عنوان مدار پایه استفاده کنید.) سپس نتیجه را سنتز نموده و شکل مدار پس از سنتز را ارائه دهید.

ج) مدار بخش ب را به صورت خطلوله پیاده سازی کنید. (تعداد مراحل خطلوله را چهار مرحله در نظر بگیرید.)

د) سه پیادهسازی فوق را از نظر مساحت، گذرداد  $^{\Upsilon}$  و فرکانس کاری مقایسه کنید.

ه) میزان تسریع را محاسبه کنید.

1

<sup>&</sup>lt;sup>1</sup> Pipeline

<sup>&</sup>lt;sup>2</sup> Throughput






تمرین سری ششم

## مهلت تحویل تا ساعت ۲۳:۵۵ روز دوشنبه مورخ ۹۹/۰۴/۰۲ از طریق سامانهی دروس

# پرسشهای مرور و تثبیت مفاهیم (ارسال یاسخ این بخش الزامی است.)

#### يرسش ۶-۱

ماشین حالت شکل ۶-۱ را درنظر بگیرید.



شكل ٤-١ ماشين حالت

الف) ماشین حالت را با کدگذاری One-Hot روی کاغذ پیادهسازی کنید.

ب) ماشین حالت را به صورت بهینه و با کدگذاری Gray روی کاغذ پیادهسازی کنید.

ج) مساحت دو طرح را با هم دیگر مقایسه کنید. ( $S_{twoInputGate}=1$  و  $S_{flipFlop}=4$  که  $S_{twoInputGate}$  تخمین مساحت است)

#### يرسش ۶-۲

دترمینان یک ماتریس ۳X۳ از رابطهی زیر به دست می آید.

$$\det(A) = |A| = \begin{vmatrix} a & b & c \\ d & e & f \\ g & h & i \end{vmatrix} = aei + bfg + cdh - ceg - bdi - afh$$

الف) رابطه ی فوق (محاسبه کننده ی دترمینان ماتریس) را با استفاده از Process توصیف و پیاده سازی کنید. مدار دارای ورودی کلاک است و در هر لبه ی بالا رونده کلاک مقدار دترمینان مشخص می شود.

ب) مدار قسمت الف را سنتز نموده و شکل مدار پس از سنتز، گزارش منابع مصرفی، توان مصرفی و فرکانس کاری را مشخص نمایید. مدار را پیاده سازی کرده و گزارشهای ذکر شده را با آنچه در مرحله ی سنتز به دست آمده است مقایسه کنید.

ج) رابطهی فوق را به صورت ساختاری توصیف و پیادهسازی کنید. (از یک واحد ضرب و انباشت ۸ بیتی به عنوان مدار یایه استفاده کنید.)

- د) مراحل قسمت (ب) را برای مدار طراحی شده در قسمت (ج) تکرار کنید. (در خروجی مدار رجیستر قرار دهید تا گزارش مربوط به توان مصرفی و فرکانس کاری تولید شود.)
  - ه) مدار قسمت (ج) را به صورت خطلوله پیادهسازی کنید. (خطلوله را سه مرحلهای در نظر بگیرید.)
    - و) مراحل قسمت (ب) را برای مدار طراحی شده در قسمت (ه) تکرار کنید.
  - ز) سه پیاده سازی فوق را از نظر مساحت، گذرداد و فرکانس کاری مقایسه و میزان تسریع را محاسبه کنید.





تمرین سری ششم

#### مهلت تحویل تا ساعت ۲۳:۵۵ روز دوشنبه مورخ ۹۹/۰۴/۰۲ از طریق سامانهی دروس


#### پرسش ۶-۳

شکل 8-7 ساختار یک بلوک قابل برنامه ریزی و شکل 8-7 ساختار بلوک اتصالات یک تراشه ی FPGA را نشان می دهد. با مشخص کردن موارد زیر، مدارهای قسمت (الف) و (v) را پیاده سازی نمایید.


- ورودیها و خروجیهای اصلی مدار را مشخص کنید.
- محتوای GLogic و خطوط انتخاب مالتی پلکسرها را مشخص کنید.
- نحوه ی پیکربندی بلوک اتصالات را مشخص کنید به گونه ای که ورودی ها و خروجی های CLB متصل به آن معین شود. در این FPGA، ساختار CB و SB که در کلاس توضیح داده شد، یکسان است).
  - نیازی به مسیریابی سیگنال کلاک نیست. فرض کنید مسیر جداگانهای برای آن وجود دارد.
    - ورودیها و خروجیهای اصلی مدار را مشخص کنید.

الف) مدار جمع کننده - تفریق کنندهی دو بیتی (تعداد کل ورودیها ۵ و تعداد خروجیها ۳ است.)

 $\boldsymbol{\varphi}$ ) یک شمارنده ی ۲ بیتی کد گری دارای Reset همگام (ورودی مدار فقط Reset بوده و خروجی ۳ بیتی است).



شكل ۶-۲ساختار بلوك منطقى قابل پيكربندى (CLB)



شكل ۶-۳ ساختار بلوك اتصالات قابل پيكربندي

\_

<sup>&</sup>lt;sup>3</sup> Gray Code





تمرین سری ششم

## مهلت تحویل تا ساعت ۲۳:۵۵ روز دوشنبه مورخ ۹۹/۰۴/۰۲ از طریق سامانهی دروس

#### يرسش ۶-۴

با فرض اینکه منابع سختافزاری در دسترس، ضرب کننده و واحد محاسبه و منطق (شامل جمع، تفریق و شیفت) هستند، به پرسشهای زیر پاسخ دهید.


الف) گراف جریان داده (Data Flow Graph) را برای رابطهی زیر به دست آورید.

$$f_t = 8 \times x_{t-1} \times y_{t-1} + 5 + z_{t-1} + y_{t-1} + f_{t-1} + 11 \times x_{t-1} + 19 + z_{t-1} \times x_{t-1} \times y_{t-1}$$

ب) با فرض اینکه فقط دو عدد ضربکننده و دو عدد جمعکننده وجود داشته باشد، گراف زمان بندی رابطه ی قسمت با فرض اینکه فقط دو عدد ضربکننده و دو عدد جمعکننده و الف (الف) را رسم کنید. چند کلاک لازم است تا  $f_t$  محاسبه شود (الف)

#### يرسش ۶-۵

مدار شکل ۶-۴ را در نظر بگیرید. با توجه به جدول ۱-۶ که مقادیر تأخیر انتشار گیتهای پایه را نشان می دهد به پرسشهای زیر پاسخ دهید.



برسش ۶–۵	مدار	شکل۶-۴	
----------	------	--------	--

$T_{PD}(ps)$	
۲٠	
٣٠	
۶٠	
۱۵	

جدول ۶-۱ تاخیر گیتهای پایه

- منظور از  $T_{PD}$  (تأخیر انتشار ٔ) میزان در یک مدار ترکیبی حداکثر زمان برای رسیدن به خروجی به یک مقدار پایدار پس از رسیدن ورودی ها به یک مقدار پایدار است. برای مدار ترتیبی، بیشترین زمان برای پایدار شدن خروجی ها پس از ساعت است.
  - $t_{pcq}=35~ps$  :برابر است با: (clock-to-q) تأخير انتشار فليپفلاپ
  - در فلیپفلاپ Setup Time برابر ۳۰ پیکوثانیه و Hold Time برابر ۱۰ پیکو ثانیه است.

الف) حداکثر فرکانس ساعت برای عملکرد درست مدار شکل 8-4 را محاسبه کنید.

ب) اگر فرکانس کلاک سیستم برابر با ۵ گیگا هرتز باشد، حداکثر مقدار قابل تحمل برای Clock Skew را محاسبه کنید.

<sup>4</sup> Propagation Delay

\_