



### تمرین سری سوم

## مهلت تحویل تا ساعت ۲۳:۵۵ روز دوشنبه مورخ ۹۹/۰۲/۲۲ از طریق سامانهی دروس

## نکاتی در رابطه با نوع تمرین

هر سری از تمرینها، از چهار بخش تشکیل شده است:

- مرور و تثبیت مفاهیم: پرسشهای این بخش جهت مرور و یادآوری مفاهیم درسی آورده شده است و با مطالعه مفاهیم درسی گفته شده در کلاس درس و اسلایدهای درس خواهید توانست به آنها پاسخ دهید. پاسخ آنها مورد ارزیابی قرار نخواهد گرفت، لذا نیازی به ارسال پاسخ آنها نیست.
- تحلیل و طراحی مدار: پرسشهای این بخش جهت درک عمیق مفاهیم درسی و افزایش قدرت تحلیل و طراحی سیستمهای دیجیتال آورده شده است. پاسخ به آنها الزامی بوده و مورد ار زیابی قرار خواهد گرفت.
- توصیف و پیادهسازی: پرسشهای این بخش جهت افزایش مهارت شما در پیادهسازی مدارهای دیجیتال، بررسی درستی عملکرد آن و استفاده از ابزارهای طراحی آورده شده است. پاسخ به آنها الزامی بوده و مورد ارزیابی قرار خواهد گرفت.
- طراحی و پیاده سازی سامانه پیشرفته: پرسشهای این بخش ممکن است کمی پیچیده تر و دشوارتر از سایر بخشها باشد.
   الزامی یا اختیاری بودن آنها در صورت پرسش ذکر شده است.

### نکاتی در رابطه با نحوهی ارسال تمرین

- ارسال تمرینات به صورت الکترونیکی و از طریق سامانه دروس خواهد بود. فایل ارسالی شما فایل zip با نام sid\_hs.zip مشماره دانشجویی و hs شماره سری تمرین است. یک قالب آماده در سامانه دروس قرار داده شده است تا پاسخ تمرین را در قالب تعیین شده بنویسید. پرسش هایی که پاسخ آنها ماهیت تشریحی و تحلیلی دارد را به صورت تایپ شده یا دستی نوشته و به صورت یک فایل PDF ذخیره نمایید. برای پرسش هایی که ماهیت کد نویسی دارند، فایل قالب تمرین در سامانه قرار داده شده است. آن را تکمیل نموده و در پوشه Src قرار دهید.
- زمان تحویل هر سری از تمرینات مشخص بوده و پاسخ تمرین پس از موعد مقررشده در سامانه دروس قرار داده خواهد شد لذا امکان تغییر آن وجود ندارد. در حل تمرینات، میتوانید بهصورت دوتایی یا چندتایی با یکدیگر همفکری و بحث نمای دولی هر شخص می بایست درنهایت پاسخ و استدلال خود را بهصورت انفرادی بنویسد و در صورت شباهت پاسخ، تمامی افراد نمره تمرین را از دست خواهند داد.
- بازای هر روز ارسال زودهنگام تمرینها ۵ درصد نمره اضافی تا سقف ۲۰ درصد (در صورتی که نمره خام تمرین بالاتر از
   ۷۵ درصد شود) در نظر گرفته خواهد شد. بازای هر روز دیرکرد در ارسال تمرین ۱۵ درصد جریمه اعمال خواهد شد. ارسال دیرهنگام فقط تا ۲روز پس از زمان مقررشده امکانپذیر است و پس از آن نمره تمرین صفر در نظر گرفته خواهد شد.

چنانچه ابهامی در زمینه تمرینات دارید، می توانید اشکالات خود را از طریق پست الکترونیکی زیر با موضوع PDS.2020 رفع نمایید.

ali.mohammadpour[at]aut.ac.ir

محمديور

موفق و پیروز باشید!





### تمرین سری سوم

## مهلت تحویل تا ساعت ۲۳:۵۵ روز دوشنبه مورخ ۹۹/۰۲/۲۲ از طریق سامانهی دروس


# پرسشهای مرور و تثبیت مفاهیم (نیازی به ارسال پاسخ این بخش نیست.)

الف) با استفاده از دستور Case-When و عملگرها در Process، یک واحد محاسبه و منطق  $^{1}$  با مشخصات جدول  $^{-1}$  توصیف نمایید.

جدول ۳-۱: جدول عملیات واحد محاسبه و منطق

OPCODE	Operation	OPCODE	Operation
0	A + B	4	A ^ B
1	A - B	5	~ <b>A</b>
2	$A \mid B$	6	$A \ll B$
3	A & B	7	A

ب) با استفاده از Procedure، روالی طراحی نمایید که برداری با طول نامشخص را به عنوان ورودی گرفته و تعداد بیتهای ۱ و ۰ در آن را به عنوان خروجی برگرداند.



شکل ۳–۱: شمارندهی تعداد صفرها و یکها

ج) با استفاده از Function، تابعی طراحی نمایید که چهار ورودی از نوع real را به عنوان ورودی بگیرد و واریانس آنها را به صورت real برگرداند.

$$\delta^2 = \frac{\sum (x - \mu)^2}{N}$$

**د**) در جریان طراحی سیستمهای دیجیتال، جهت انتخاب درست تراشه منطقی برنامهپذیر به چه عواملی باید توجه داشت؟

ه) در جریان طراحی سیستمهای دیجیتال، انتساب پایههای تراشه قبل از چه مرحلهای باید تعیین شود؟ چرا؟ چه دلایلی
 باعث می شود تا انتساب پایهها پس از انتساب اولیه تغییر کند؟

و) در زبان VHDL دو کتابخانهی زیر را نمی توان بهطور همزمان در یک ماژول استفاده کرد. دلیل چیست؟

ieee.numeric\_std.all
ieee.std\_logic\_arith.all

-

<sup>&</sup>lt;sup>1</sup> Arithmetic-Logic Unit





### تمرین سری سوم

## مهلت تحویل تا ساعت ۲۳:۵۵ روز دوشنبه مورخ ۹۹/۰۲/۲۲ از طریق سامانهی دروس

# پرسشهای مرور و تثبیت مفاهیم (ارسال پاسخ این بخش الزامی است.)

### پرسش ۳-۱

در سامانه درس لینک توصیف VHDL پردازندهی مرجع RISCV قرار داده شده است. آن را دانلود نمایید.

الف) ابتدا در محیط Vivado یک پروژه ایجاد کنید. سپس فایلهای توصیفشده را به آن اضافه کرده و طرح را سنتز و پیادهسازی  $^{7}$ نمایید. با توجه به گزارشهای پس از سنتز و پیادهسازی، جدول  $^{7}$  را کامل کنید.

## جدول ۳-۲ تعداد منابع مورد نیاز طرح

مینزده شده				
پس از پیادهسازی	پس از سنتز	نوع منبع		
		Lookup Table		
		Flip-Flop		
		BRAM		
		DSP		
		Ю		
		BUFF-Gates		

ب) با فرض اینکه ممکن است در آینده برای بهبود طرح و ۳۰ درصد فضای ۴۰، درصد ۲۰ درصد است و برابر حافظه BRAM و ۴ برابر DSP و علاوهبر آن برای پشتیبانی از محاسبات ممیزشناور به ۶۰۰ واحد DSP نیاز باشد، با مراجعه به فایل DS180 که مربوط به تعداد منابع تراشه ی خانوادههای مختلف است و یا Product Device در محیط Vivado مناسبترین تراشه را انتخاب کنید. اولویت انتخاب خانواده بهترتیب Kintex ، Artix ، Spartan و Virtex است. در صورت عدم وجود تراشه ی مناسب در این خانوادهها به خانواده ی Ultra-scale مراجعه کنید.

ج) تراشهی مناسب را انتخاب کرده و طرح را دوباره سنتز کنید. میزان بکارگیری هر نوع منبع را در این تراشه به دست آورید.

د) گزارشهای توان مصرفی و فرکانس کاری (کلاک) مدار را برای تراشهی نهایی پس از عملیات پیادهسازی ذخیره کرده و ارائه دهید.

### يرسش ٣-٢

با توجه به شکل  $^{-7}$ ، مدارهای ثبات انتقالی  $^{3}$  زیر را توصیف نمایید. طول دادهها توسط کاربر مشخص می گردد. در هنگام ییاده سازی از attribute ها استفاده کنید. اولویت ورودی ها در هر دو مدار از چپ به راست است.

- SIPO: Serial Input Parallel Output
- PISO: Parallel Input Serial Output

<sup>&</sup>lt;sup>2</sup> Implementation

<sup>&</sup>lt;sup>3</sup> Utilization


<sup>&</sup>lt;sup>4</sup> shift register





تمرین سری سوم

## مهلت تحویل تا ساعت ۲۳:۵۵ روز دوشنبه مورخ ۹۹/۰۲/۲۲ از طریق سامانهی دروس




### پرسش ۳-۳

شکل ۳-۳ مدار ضرب کننده ی بوث را نشان می دهد. آن را به صورت سلسله مراتبی و ساختاری طراحی نمایید. در هنگام پیاده سازی موارد زیر را در نظر بگیرید.

- مدار مسیر داده<sup>۵</sup> را به صورت سلسله مراتبی طراحی نمایید و از مدارهای ثبات، مدار محاسبه و منطق و شمارنده
   و انکدر بوث استفاده کنید.
  - نام مدار اصلی و موجودیت $^{9}$  مدار، مطابق فایل قالب تمرین باشد.
- مدار حتماً دارای یک ماشین حالت (controller) باشد که مقداردهی ثباتهای داخلی و خروجی ready را کنترل نماید.
- در این مدار پس از ریست شدن مدار پس از n کلاک مقدار نهایی آماده شده و خروجی ready برابر n می شود.
- شکل ۳-۴ به عنوان یک راهنما است و ممکن است هنگام پیادهسازی از مدارهای دیگری استفاده کنید. جهت آشنایی با نحوه ی کارکرد ضرب کننده ی بوث به لینک زیر مراجعه کنید.

https://www.geeksforgeeks.org/computer-organization-booths-algorithm/





شکل ۳-۳ ورودی ها و خروجی های مدار ضرب کننده بوث

<sup>&</sup>lt;sup>5</sup> Datapath

<sup>&</sup>lt;sup>6</sup> Entity





تمرین سری سوم

# مهلت تحویل تا ساعت ۲۳:۵۵ روز دوشنبه مورخ ۹۹/۰۲/۲۲ از طریق سامانهی دروس

### يرسش ٣-٣

برای مدار ضربکننده ی بوث در پرسش ۳-۴ یک فایل محیط آزمون طراحی نمایید و درستی آن را بررسی کنید. تصویر شکل موج را ذخیره کرده و ضمیمه کنید. با استفاده از دستور assert report severity هنگامی که نتیجه آماده شد پیغام مناسبی چاپ کنید.

## پرسش ۳-۵

نوع داده ی زیر را در نظر بگیرید. این نوع داده برای مدل سازی زمان مورد استفاده قرار می گیرد. عملگر + و - را برای این نوع داده ، گرانبار کنید. به عنوان مثال اگر زمان ۱:۲۳:۴۵ و ۱:۲۳:۲۱ باهم جمع شوند حاصل ۲:۰۷:۰۷ خواهد بود. در نظر داشته باشید که زمان منفی وجود ندارد ، لذا در صورتی که حاصل عددی منفی شود ، مقدار برگشتی زمان صفر خواهد بود.

16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	Hour					Minute					Second					
شکل ۳–۵ نوع دادهی زمان																

توجه) برای درک بهتر پرسشها و پیادهسازی سادهتر به فایل قالب کد و توضیحات کدها مراجعه کنید.