Programmable Digital Systems Design HW6-Problem 3

Arash Hajisafi 9631019

با این تقسیم بندی، تمامی نیازمندی های خواسته شده برطرف میشود و در آینده هم اگر به تعداد بیشتری Host IP در هر دپارتمان نیاز شود، مشکلی ایجاد نمی شود چون تعداد IP های اختصاص یافته به هر دپارتمان زیادتر از مقدار خواسته شده است.

الف) مدار جمع كننده - تفريق كنندهي دو بيتي (تعداد كل وروديها 5 و تعداد خروجيها 3 است.)


• ورودی ها و خروجی های اصلی مدار:

ورودی: بیت های a_0 و عدد 2 بیتی اول)، بیت های b_1 و b_2 (عدد 2 بیتی دوم)، بیت های a_0 (عدد 2 بیتی اول)، بیت های a_0 (عدد 2 بیتی دوم)، بیت های a_0 (عدد 2 بیتی اول)، بیتی

• محتوای GLogic و خطوط انتخابی مالتی پلکسرها:

3تا بلوک منطقی نیاز است.

بلوک منطقی اول: ساختار GLogic آن به صورت زیر است:



GLogic_1


محتوای LUT بالا به این صورت است که در اصل مقدار sum برای در است که در است که در است که در اصل مقدار LUT بالا به این صورت است که در اصل مقدار

a ₀	b _o	mode	محتواي LUT بالا
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

محتوای LUT پایین به این صورت است که در اصل مقدار carry برای $a_0 + (b_o \ xor \ mode)$ است.

a ₀	b ₀	mode	محتوای LUT پایین
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	0

بلوک منطقی دوم: ساختار GLogic آن به صورت زیر است:



. است. $a_1+b_1+carry_0$ بالا به این صورت است که در اصل مقدار sum برای LUT بالا به این صورت است که در اصل


a ₁	b ₁	carry ₁	محتواي LUT بالا
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

. است. $a_1 + \overline{b}_1 + carry_0$ پایین به این صورت است که در اصل مقدار sum برای LUT پایین به این صورت است

a ₁	b 1	carry ₁	محتوای LUT پایین
0	0	0	0
0	0	1	0
0	1	0	0

0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	0

بلوک منطقی سوم: ساختار GLogic آن به صورت زیر است:



محتوای LUT بالا به این صورت است که در اصل مقدار carry برای $a_1+b_1+carry_0$ است.


a ₁	b ₁	carry ₁	محتواي LUT بالا
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

. است. $a_1 + \overline{b}_1 + carry_0$ برای LUT بایین به این صورت است که در اصل مقدار LUT برای


a_1	b ₁	carry ₁	محتوای LUT پایین
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	1

• خطوط انتخابی مالتی پلکسرها: خط انتخابی 0 و 00 یعنی بالاترین سیگنال انتخاب شود، به همین ترتیب به سمت پایین یکی زیاد می شود.


بلوک منطقی اول:




بلوک منطقی دوم:



بلوک منطقی سوم:



• نحوه پیکربندی بلوک اتصالات:



ورودی های مشخص شده در شکل هر CLB به این صورت حاصل می شود. و carry از طریق G از CLB_1 به CLB_2 و از طریق G->A->H می رود. بقیه و رودی ها و خروجی های هر CLB در قسمت قبل مشخص شد.

 CLB_{-3} نهایی S_0 از CLB_{-1} از CLB_{-1} او CLB_{-1} (همان CLB_{-1}) است.

ب) یک شمارنده 2 بیتی کد گری دارای Reset همگام (ورودی مدار فقط Reset بوده و خروجی 3 بیتی است).

• ورودی ها و خروجی های اصلی مدار:

ورودی: بیت Reset همگام

خروجى: بيت هاى C1، C0 و overflow


• محتوای GLogic و خطوط انتخابی مالتی پلکسرها:

3تا بلوک منطقی نیاز است.

نتیجه ی نهایی این را به ما میدهد:

c ₁	C ₀	c ₁ (next)	c₀ (next)	overflow
0	0	0	1	0
0	1	1	1	0
1	0	0	0	1
1	1	1	0	0

بلوک منطقی اول: ساختار GLogic آن به صورت زیر است:



محتوای LUT بالا به این صورت است که در اصل مقدار c_0 بعدی را می دهد.

c ₁	c ₀	Input3	محتواي LUT بالا
0	0	0	1
0	1	0	1
1	0	0	0
1	1	0	0
X	X	1	0

محتوای LUT پایین تمام صفر است.

بلوک منطقی دوم: ساختار GLogic و ورودی و خروجی آن دقیقاً مشابه قبلی است.

محتوای LUT بالا در آن به این صورت است که در اصل مقدار C1 بعدی را می دهد.

c ₁	c ₀	Input3	محتواي LUT بالا
0	0	0	0
0	1	0	1
1	0	0	0
1	1	0	1
X	X	1	0

محتواي LUT پايين تمام صفر است.

بلوک منطقی سوم: ساختار GLogic و ورودی و خروجی آن دقیقاً مشابه قبلی است.


محتوای LUT بالا در آن به این صورت است که در اصل مقدار c_0 بعدی را می دهد.

C ₁	c ₀	Input3	محتواي LUT بالا
0	0	0	0
0	1	0	0
1	0	0	1
1	1	0	0
X	X	1	0


محتوای LUT پایین تمام صفر است.

• خطوط انتخابی مالتی پلکسرها: خط انتخابی 0 و 00 یعنی بالاترین سیگنال انتخاب شود، به همین ترتیب به سمت پایین یکی زیاد می شود.


بلوک منطقی اول:




بلوک منطقی دوم:



بلوک منطقی سوم:



• نحوه پیکربندی بلوک اتصالات:



وارد می و CLB_3 به A->H->G وارد می و از طریق CLB_3 وارد می و CLB_3 وارد می ود. میشود. و از طریق G->H->A وارد CLB_1 می شود. و از طریق G وارد CLB_1 می شود. نهایتاً به این ترتیب تمامی ورودی و خروجی ها مشابه آنچه در قسمت قبل رسم شده حاصل می شود برای هر CLB. همچنین خروجی نهایی c_1 از c_1 ،CLB از c_2 از c_3 از c_4 ،CLB از c_4 به دست می آید.