Actividad 7

Contador con selección de display

Índice

1. Introducción y objetivos 2
2. Creación del proyecto 2
3. Descripción VHDL del sistema global 3
4. Simulación del sistema 6
5. Asignación de pines de la FPGA 9
6. Configuración del contador en la FPGA 10
7. Recursos de la FPGA empleados 10
8. Esquemático estructural del circuito 11
9. Vista del circuito en la FPGA 13
Referencias 17

Actividad 7

Contador con selección de display

1.- Introducción y objetivos

En esta práctica se va a proceder a modificar el diseño de la Actividad 6 para poder seleccionar en qué display mostrar el número de la cuenta..

La Figura 1 muestra la estructura que tiene el nuevo circuito. La cuenta del contador se debe mostrar a la salida en formato display de 7 segmentos y en formato binario. Para ello se añadirá a la entidad de sistema dos nuevos puertos, *an_in* y *an_out*.



Figura 1. Esquema del sistema a diseñar.

Los objetivos a alcanzar en esta práctica son:

- Guardar un proyecto anterior como un nuevo proyecto
- Modificar la interfaz de un circuito
- Seleccionar los display de la tarjeta para visualizar el número
- Implementar el circuito

2.- Creación del proyecto basado en uno anterior

En las actividades anteriores, se ha mostrado la creación de un proyecto nuevo en que se incorporaban códigos VHDL (consultar el Apartado 2 de la Actividad 3 y la Actividad 6. Para esta Actividad se puede

proceder de manera similar pero, en este caso, como el circuito va a ser muy similar, resulta más rápido crear el proyecto basado en el de la Actividad 6.

Para crear el proyecto de la Actividad 7, basado en el proyecto de la Actividad 6, se procede de la siguiente manera:

1. Abrir en Vivado el proyecto de la Actividad 6.
2. En la barra de menú, hacer clic en File.
3. En el menú emergente, desplegar el menú Project.
4. Hacer clic en la opción Save As...
5. En la ventana emergente, sustituir el nombre por defecto por Actividad 7 (Figura 2) y hacer clic en OK.



Figura 2. Captura de pantalla de *Save Project As* con *Actividad7* como nombre el nuevo proyecto.

De esta manera, se obtiene un nuevo proyecto denominado Actividad7 con todos los códigos de la Actividad6. Además, se ha creado una estructura de carpetas nueva para el nuevo proyecto que se puede ver con el Explorador.

3.- Modificación del top level

El siguiente paso consiste en modificar el código VHDL del *top level*, es decir, *sistema.vhd*, para que incluya la posibilidad de selección de display. Como se aprecia en la Figura 1, hay que modificar la entidad para incluir un puerto de entrada de 8 bits y un puerto de salida de la misma dimensión. El código VHDL de la entidad con los nuevos puertos se muestra en la Figura 3.

```
2  library IEEE;
3  use IEEE.STD_LOGIC_1164.ALL;
4
5  entity sistema is
6      Port ( clk    : in STD_LOGIC;
7             ce     : in STD_LOGIC;
8             reset  : in STD_LOGIC;
9             count  : out STD_LOGIC_VECTOR (3 downto 0);
10            an_in  : in STD_LOGIC_VECTOR (7 downto 0);
11            an_out : out STD_LOGIC_VECTOR (7 downto 0);
12            led : out STD_LOGIC_VECTOR (6 downto 0));
13 end sistema;
```

Figura 3. Captura de pantalla de la nueva entidad de *sistema*, con los nuevos puertos añadidos resaltados con rectángulo rojo.

La Figura 1 muestra que no se va generar lógica adicional en la modificación del diseño, sino que simplemente, se conecta la nueva entrada a la nueva salida a través de la FPGA. Esto servirá para modificar los ánodos de los display usando los interruptores de la tarjeta. Así, en la parte funcional de la arquitectura únicamente se añade la asignación resaltada de la Figura 4.

```
31 begin
32
33     Inst_contador : contador
34     port map (clk   => clk,
35               reset => reset,
36               ce    => ce,
37               count => int);
38
39     Inst_dec7seg : dec7seg
40     port map (bcd => int,
41               led => led);
42
43     count <= int;
44
45     an_out <= an_in;
46
```

Figura 4 Captura de pantalla de la nueva arquitectura de *sistema*, con la nueva asignación resaltada con rectángulo rojo.

Es importante tener en cuenta que hay que actualizar el *test bench* con la nueva interfaz si se quisiera realizar una simulación del nuevo diseño.

4.- Modificación de la asignación de pines de la FPGA

Para acceder al archivo de restricciones y modificarlo, hay que buscarlo primero en la pestaña de jerarquía y hacer clic en el fichero de restricciones de usuario (Figura 5).



Figura 5 Captura de pantalla de la ventana *Sources* con el archivo de restricciones resaltado.



Figura 6 Esquema de conexiones de los displays de 7 segmentos con los pines de la FPGA de la tarjeta Nexys A7 con las conexiones a los ánodos resaltada.

En las Actividades 4 y 6 NO se tuvo en cuenta la conexión de los ánodos, por lo que el dato de salida se representaba en TODOS los displays. En el archivo de restricciones de usuario *Nexys-A7-100T-Master.xdc* ya se dispone de la asignación de los viejos puertos. Hay que modificar el código para emplear los 8 interruptores de la izquierda para seleccionar los displays y conectar a los ánodos en la Figura 6 al nuevo puerto de salida.

En las Figuras 7 y 8 se muestra cómo deben modificarse las secciones del fichero correspondientes a los interruptores (*switches*) y de los displays (*7 segment display*) del código de *Nexys-A7-100T-Master.xdc*, para tener en cuenta los nuevos puertos del diseño.

```
11 ##Switches
12 set_property -dict { PACKAGE_PIN J15   IOSTANDARD LVCMOS33 } [get_ports { ce }];
13 set_property -dict { PACKAGE_PIN L16   IOSTANDARD LVCMOS33 } [get_ports { reset }];
14 #set_property -dict { PACKAGE_PIN M13   IOSTANDARD LVCMOS33 } [get_ports { SW[2] }];
15 #set_property -dict { PACKAGE_PIN R15   IOSTANDARD LVCMOS33 } [get_ports { SW[3] }];
16 #set_property -dict { PACKAGE_PIN R17   IOSTANDARD LVCMOS33 } [get_ports { SW[4] }];
17 #set_property -dict { PACKAGE_PIN T18   IOSTANDARD LVCMOS33 } [get_ports { SW[5] }];
18 #set_property -dict { PACKAGE_PIN U18   IOSTANDARD LVCMOS33 } [get_ports { SW[6] }];
19 #set_property -dict { PACKAGE_PIN R13   IOSTANDARD LVCMOS33 } [get_ports { SW[7] }];
20 set_property -dict { PACKAGE_PIN T8    IOSTANDARD LVCMOS18 } [get_ports { an_in[0] }];
21 set_property -dict { PACKAGE_PIN U8    IOSTANDARD LVCMOS18 } [get_ports { an_in[1] }];
22 set_property -dict { PACKAGE_PIN R16   IOSTANDARD LVCMOS33 } [get_ports { an_in[2] }];
23 set_property -dict { PACKAGE_PIN T13   IOSTANDARD LVCMOS33 } [get_ports { an_in[3] }];
24 set_property -dict { PACKAGE_PIN H6    IOSTANDARD LVCMOS33 } [get_ports { an_in[4] }];
25 set_property -dict { PACKAGE_PIN U12   IOSTANDARD LVCMOS33 } [get_ports { an_in[5] }];
26 set_property -dict { PACKAGE_PIN U11   IOSTANDARD LVCMOS33 } [get_ports { an_in[6] }];
27 set_property -dict { PACKAGE_PIN V10   IOSTANDARD LVCMOS33 } [get_ports { an_in[7] }];
```

Figura 7. Captura de pantalla las líneas del archivo de restricciones correspondientes a los interruptores.

```
55 ##7 segment display
56 set_property -dict { PACKAGE_PIN T10   IOSTANDARD LVCMOS33 } [get_ports { led[0] }];
57 set_property -dict { PACKAGE_PIN R10   IOSTANDARD LVCMOS33 } [get_ports { led[1] }];
58 set_property -dict { PACKAGE_PIN K16   IOSTANDARD LVCMOS33 } [get_ports { led[2] }];
59 set_property -dict { PACKAGE_PIN K13   IOSTANDARD LVCMOS33 } [get_ports { led[3] }];
60 set_property -dict { PACKAGE_PIN P15   IOSTANDARD LVCMOS33 } [get_ports { led[4] }];
61 set_property -dict { PACKAGE_PIN T11   IOSTANDARD LVCMOS33 } [get_ports { led[5] }];
62 set_property -dict { PACKAGE_PIN L18   IOSTANDARD LVCMOS33 } [get_ports { led[6] }];
63 #set_property -dict { PACKAGE_PIN H15   IOSTANDARD LVCMOS33 } [get_ports { DP }];
64 set_property -dict { PACKAGE_PIN J17   IOSTANDARD LVCMOS33 } [get_ports { an_out[0] }];
65 set_property -dict { PACKAGE_PIN J18   IOSTANDARD LVCMOS33 } [get_ports { an_out[1] }];
66 set_property -dict { PACKAGE_PIN T9    IOSTANDARD LVCMOS33 } [get_ports { an_out[2] }];
67 set_property -dict { PACKAGE_PIN J14   IOSTANDARD LVCMOS33 } [get_ports { an_out[3] }];
68 set_property -dict { PACKAGE_PIN P14   IOSTANDARD LVCMOS33 } [get_ports { an_out[4] }];
69 set_property -dict { PACKAGE_PIN T14   IOSTANDARD LVCMOS33 } [get_ports { an_out[5] }];
70 set_property -dict { PACKAGE_PIN K2    IOSTANDARD LVCMOS33 } [get_ports { an_out[6] }];
71 set_property -dict { PACKAGE_PIN U13   IOSTANDARD LVCMOS33 } [get_ports { an_out[7] }];
```

Figura 8. Captura de pantalla las líneas del archivo de restricciones correspondientes a los displays de 7 segmentos.

5.- Configuración del contador en la FPGA

El último paso consiste en configurar la tarjeta con el diseño del contador y haciendo uso de fichero de restricciones de usuario con los pines asignados a los puertos. Para realizar este paso hay que proceder de la misma manera que lo explicado en el Apartado 5 y el Apartado 6 de la Actividad 3. La Figura 9 muestra la tarjeta de desarrollo con el contador implementado en la FPGA Artix-7. **En este caso, el contador se encuentra habilitado (ce=1 y reset=0), en la cuenta 5 (1001) y se encuentran 5 displays habilitados (an=00100110).**



Figura 9. Foto de la tarjeta de desarrollo con el sistema implementado en la FPGA.

Referencias

[1] https://docs.xilinx.com/v/u/en-US/ug474_7Series_CLB
[2] https://docs.xilinx.com/r/en-US/ug953-vivado-7series-libraries