Actividad 0

Conceptos básicos

Índice

1. Introducción y objetivos 2
2. Dispositivos FPGA 2
3. Creación de un proyecto en Vivado 5
Apéndice A: Instalación de Vivado en ordenador personal 12
Apéndice B: Acceso remoto a Vivado con Escritorio Virtual 14
Referencias 16

Actividad 0

Conceptos básicos

1.- Introducción y objetivos

Las prácticas de la asignatura Sistemas Electrónicos Digitales están enfocadas en la metodología de diseño de circuitos digitales basada en los dispositivos FPGA. Para implementar los circuitos digitales en estos dispositivos se emplea un entorno de desarrollo denominado Vivado, en el que se va usar fundamentalmente el lenguaje de descripción de hardware VHDL para describir los circuitos a implementar.

Los objetivos a alcanzar en esta práctica son:

- Adquirir nociones básicas sobre los dispositivos FPGA
- Ejecutar Vivado y crear un proyecto básico

2.- Dispositivos FPGA

El acrónimo FPGA significa *Field Programmable Gate Array*. En una primera aproximación, podemos decir que se trata de un circuito integrado digital configurable constituido por un *array* de puertas lógicas. En realidad, este *array* está constituido por unos componentes denominados bloques lógicos configurables (CLB, *Configurable Logic Block*), en los que se puede configurar una o varias funciones lógicas, además de otros componentes que veremos más adelante.

Los CLB se encuentran rodeados por pistas de interconexión dentro de la FPGA, de tal manera que se pueden conectar unos CLB con otros y con los pines de entrada/salida de la FPGA. De alguna manera, podemos decir que una FPGA podría ser una *protoboard* donde el conexionado se realiza en el interior del propio chip.

La configuración de los CLB y el conexionado se puede realizar empleando un HDL (*Hardware Description Language*). Actualmente los HDL más empleados en la industria son VHDL y verilog. En SED, aprenderemos VHDL. VHDL es un doble acrónimo: significa *VHSIC*

Hardware Description Language, donde, a su vez VHSIC significa *Very High-Speed Integrated Circuit*.

La Figura 1 pretende mostrar un esquema muy básico de la arquitectura de una FPGA, en la que se ha usado un HDL describir los circuitos lógicos digitales que se desean implementar. Un entorno de desarrollo usa el código HDL para configurar los CLB y las interconexiones en el interior de la FPGA.



Figura 1. Esquema de una FPGA ficticia de 9 CLB configurada para la realización de 5 funciones digitales

Observando el ejemplo de la Figura 1, se puede extraer la siguiente información:

- Número de pines usados: 5 configurados como puertos de entrada (en rojo) y 5 como puertos de salida (en verde)

- Para realizar los circuitos, se han empleado 5 CLB de los 9 de los que consta esta FPGA ficticia.
- Un CLB puede implementar más de una función (como en CLB12 y CLB21), y también una función puede implementarse empleando varios CLB (la función z se implementa usando CLB00, CLB01 y CLB10)

La herramienta de desarrollo Vivado, haciendo uso de los códigos VHDL que describen los circuitos digitales del diseñador, se encarga de realizar la configuración de los CLB y la conectividad de manera óptima y automática, de tal forma que el ingeniero no debe preocuparse de estos pasos. Esto supone una aceleración del proceso de diseño e implementación usando esta tecnología.

Históricamente, 2 empresas producían la mayor parte de dispositivos FPGA: Xilinx y Altera, pero las dos compañías punteras de fabricación de microprocesadores las han comprado. Intel se hizo con Altera en 2015 por 16.700 millones de dólares y AMD hizo lo propio con Xilinx en 2022, por 49.000 millones de dólares [1,2].

En la asignatura SED disponemos de tarjetas de desarrollo de la empresa Digilent, denominadas tarjetas Nexys A7 [3], cuyo aspecto se reproduce en la imagen de la Figura 2.



Figura 2. Imagen de una tarjeta de desarrollo Nexys A7. La FPGA es el circuito integrado situado el centro de la misma [3].

Esta tarjeta contiene una FPGA de AMD-Xilinx conectada a una serie de periféricos (interruptores, leds, botones, etc.) para poder interactuar con ella. Respecto a la FPGA, se trata de un dispositivo de la serie 7 de FPGA de Xilinx, y dentro de esta serie, a su vez, de la familia denominada Artix-7. La referencia completa de esta FPGA es **XC7A100T-1CSG324C** y consta de 15,850 *slices* (cada CLB consta de 2 slices, que vienen a ser bloques lógicos configurables más pequeños, y es el parámetro más empleado para determinar el tamaño de la FPGA).

3.- Creación de un proyecto en Vivado

La metodología de diseño de circuitos lógicos digitales en FPGA se basa en proyectos. En este apartado se explica paso a paso la creación de un proyecto en Vivado.

Pasos a seguir:

1. Ejecutar Vivado. Se localiza fácilmente en *menú Inicio -> Xilinx Design Tools* o tecleando Vivado en el buscador de programas (Figura 3).



Figura 3. Captura de pantalla del buscador de aplicaciones

2. Se abre una pantalla en la que podemos abrir un proyecto reciente, un proyecto de ejemplo o crear un nuevo proyecto. Pulsamos en *Create Project* (Figure 4).



Figura 4. Captura de *Quick Start*.

3. Se abre un asistente para crear un nuevo proyecto (Figura 5). Pulsamos en *Next*.



Figura 5. Captura de *Create a New Vivado Project*.

4. En el siguiente paso del asistente hay que indicar el nombre que tendrá el proyecto (*Project name*), así como la ruta en la que se va a generar la carpeta que contendrá todos los ficheros y subcarpetas del proyecto (*Project location*). Para cambiar la ubicación se usa el botón que abrirá un explorador de carpetas. Es importante seleccionar una ubicación en la que se tenga permiso de edición (Figura 6). Una vez ingresada la información, pulsamos en *Next*.



Figura 6. Captura de *Project Name*.

5. En el siguiente paso dejamos el parámetro por defecto (Figura 7). Esto es, *RTL Project* en la especificación del tipo de proyecto (*Project Type*). Pulsamos en *Next*.



Figura 7. Captura de *Project Type*.

6. En el siguiente paso se puede añadir códigos VHDL de circuitos ya creados en proyectos anteriores (esta operación se puede realizar también más adelante, fuera de este asistente). En este caso, no añadimos ningún fichero. Seleccionar *Target language: VHDL* y pulsar en *Next* (Figura 8).



Figura 8. Captura de *Add Sources*.

7. Tampoco se va a añadir restricciones en este momento. Pulsar en *Next* en el paso *Add Constraints* (Figura 9).



Figura 9. Captura de *Add Constraints*.

8. En la ventana Default Part debe escogerse la FPGA en la que deseamos configurar el circuito digital (este parámetro se puede modificar más adelante). Para seleccionar la FPGA Artix-

7 de la tarjeta Nexys A7, podemos filtrar usando los valores marcados en la Figura 9. Seleccionar xc7a100tcsg324-1 y pulsar en *Next*.



Figura 10. Captura de *Default Part*.

9. La última ventana del asistente muestra un resumen de la configuración del proyecto. Repasar que todo está bien y pulsar en *Next* para crear el proyecto (Figura 11).



Figura 11. Captura de *New Project Summary*.

Al acabar los pasos del asistente, habremos creado el proyecto. Vivado tiene la apariencia que se muestra en la Figura 12. Ésta es la ventana principal de trabajo en el entorno de desarrollo Vivado. Desde esta ventana crear un código VHDL, simularlo, sintetizarlo y configurar la FPGA de la tarjeta de desarrollo.



Figura 12. Captura de la pantalla principal de Vivado cuando se termina de crear un proyecto.

La ventana principal de Vivado se compone, a su vez, de varias partes:

- En la parte superior de esta ventana se encuentras las típicas barras de título, de menú y de herramientas (en amarillo).
- El panel de la izquierda es el *Flow Navigator* (en rojo). En este panel están listados todos los procesos que podemos realizar sobre los códigos VHDL que están en el proyecto.
- A la derecha del *Flow Navigator* se encuentra el panel *Project Manager* (en verde). En este panel se tiene un listado de todos los códigos de nuestro proyecto y también se puede editar los códigos, ver los resultados de la simulación e interactuar con el diseño.
- Por último, en la parte inferior vamos a tener una consola en la que se muestra información acerca del proyecto activo clasificada por temas (rectángulo naranja).

A lo largo de los próximos tutoriales se interactuará con todos estos paneles.

Cabe destacar que, una vez creado el proyecto, podemos modificar en cualquier momento los parámetros introducidos en el asistente:

- Para cambiar la FPGA, pulsamos en *settings* (en el panel *Project* Manager o en la barra de herramientas, icono ⚙).
- Para añadir al proyecto códigos VHDL (*Sources*), archivos de simulación o ficheros de restricciones, pulsamos sobre *Add Sources* en el panel Project Manager.

Por último, para finalizar esta primera actividad, podemos abrir el explorador de Windows y ver el sistema de carpetas que ha creado Vivado a través del asistente para la creación de un proyecto (Figura 13)

Nombre	Fecha de modificación	Tipo	Tamaño
holamundo.cache	09/10/2023 15:35	Carpeta de archivos	
holamundo.hw	09/10/2023 15:35	Carpeta de archivos	
holamundo.ip_user_files	09/10/2023 15:35	Carpeta de archivos	
holamundo.sim	09/10/2023 15:35	Carpeta de archivos	
holamundo.xpr	05/10/2023 12:41	Vivado Project File	11 KB

Figura 13. Captura de pantalla de la estructura de subcarpetas del proyecto generadas por Vivado.

Apéndice A: Instalación de Vivado en ordenador personal

El software de desarrollo Vivado se puede ejecutar en Windows y en Linux. Para descargar e instalar el Vivado hay que realizar estos pasos:

1. Acceder a: https://www.xilinx.com/support/download/index.html/content/xilinx/en/downloadNav/vivado-design-tools.html
2. Acceder al instalador web para Windows o Linux (Figura 14). Opción aconsejada por Xilinx.



Figura 14. Captura de pantalla con los accesos a los instaladores web para Windows y Linux.

3. Opcionalmente se puede descargar el archivo comprimido con todo el software y luego instalarlo desde el disco duro del ordenador (Figura 15).

Figura 15. Captura de pantalla con el acceso a la descarga del fichero comprimido de Vivado.

4. Hay que darse de alta en la página web de Xilinx y solicitar un fichero de licencia.

Apéndice B: Acceso remoto a Vivado con Escritorio Virtual

La Universidad de La Laguna ha apostado por adquirir una infraestructura de virtualización de escritorios de última generación, con la que los alumnos podrán realizar cualquier práctica o tarea que tengan que hacer en un ordenador, desde cualquier ubicación (dentro o fuera de la universidad), accediendo desde cualquier dispositivos conectado a la red (ordenador, portátil, tablet, móvil) y en cualquier momento del día, como si estuvieran físicamente en un aula de informática de la Universidad [4].

Para acceder al servicio de Escritorio Virtual y usar Vivado:

1. Acceder desde cualquier navegador a la dirección: https://vdi.ull.es/. IMPORTANTE: hay que tener instalado el UDS Client.
2. Para acceder hay que usar la identidad Microsoft aluXXXX@ull.edu.es (ver Figura 16).
3. Buscar el escritorio de Ingeniería y tecnología dentro de los Escritorio Linux (Figura 17).
4. Seleccionando ese escritorio virtual, aparecerá el icono del programa en el mismo. En este caso, el programa estará instalado en un Linux, pero el funcionamiento es el mismo (Figura 18).

Cabe destacar que, al tratarse de un Escritorio Virtual, no se podrá configurar la tarjeta desarrollo, pero sí realizar el resto de tareas (crear proyectos, importar ficheros, codificación VHDL, simulación, etc.).



Figura 16. Captura de la pantalla principal de acceso a los escritorios virtuales de la ULL.



Figura 17. Captura de pantalla de los Escritorios Linux de vdi.ull.es.



Figura 18. Captura de la pantalla principal del Escritorio Remoto. El acceso remoto a Vivado está enmarcado en rojo.

Referencias

[1] https://www.reuters.com/article/us-altera-m-a-intel-idUSKBN0OH2E020150601
[2]https://www.reuters.com/technology/amd-closes-biggest-chip-acquisition-with-498-bln-purchase-xilinx-2022-02-14/
[3]https://digilent.com/shop/nexys-a7-fpga-trainer-board-recommended-for-ece-curriculum/
[4]https://www.ull.es/servicios/stic/2020/09/01/escritorios-virtuales-para-la-docencia-en-la-universidad-de-la-laguna/