Actividad 2

Simulación de funciones lógicas digitales de 4 variables

Índice

1. Introducción y objetivos 2
2. Creación del proyecto 3
3. Creación del código VHDL del circuito 3
4. Creación del *test bench* 4
5. Simulación del circuito 5

Actividad 2

Simulación de funciones lógicas digitales de 4 variables

1.- Introducción y objetivos

En esta práctica se va a proceder a describir funciones lógicas digitales más complejas que las puertas básicas de la Actividad 1.

En este caso, los pasos a seguir serán similares al de las actividades anterior, pero hay que saber extrapolar los estímulos del *test bench* a un mayor número de variables.

En este caso, el circuito a diseñar se describe con 8 funciones lógicas. El circuito consta de 4 puertos de entrada (*a, b, c* y *b*) y 7 puertos de salida (g_0, g_1, g_2, g_3, g_4, g_5, g_6 y g_7). La tabla de verdad de estas funciones lógicas se muestra en la tabla 1.

Las 8 funciones son las siguientes:

$$
\begin{aligned}
g_0 &= abc \\
g_1 &= a + b + \bar{c} + d \\
g_2 &= ab + ac + \bar{c}d \\
g_3 &= a\bar{b}d + cd \\
g_4 &= (a + c)(\bar{b} + c)d \\
g_5 &= a \oplus b \oplus c \oplus d \\
g_6 &= abcd \\
g_7 &= \overline{(a + b)(c + d)}
\end{aligned}
$$

Los objetivos a alcanzar en esta práctica son:

- Asentar los conocimientos adquiridos en las actividades anteriores
- Ajustar los estímulos del *test bench* al número de entradas del circuito a diseñar
- Añadir marcadores en el cronograma

2.- Creación del proyecto

Para la creación del proyecto de Vivado de esta actividad, deben seguirse los pasos descritos en el Apartado 3 de la Actividad 0. En este caso, el nombre del proyecto es *Actividad2* (todo junto) y el resto de parámetros se deja igual.

3.- Creación del código VHDL del circuito

Para la creación del código VHDL del circuito esta actividad, deben seguirse los pasos descritos en el Apartado 3 de la Actividad 1. En este caso, el nombre del fichero VHDL se puede poner *funciones2* y, además, debe introducirse los datos de los puertos en el asistente acorde a la Figura 1.



Figura 1. Captura de pantalla *Define module* con el nombre de la entidad *funciones2* y la tabla *I/O Port Definitions* rellenada.

El asistente genera la plantilla VHDL del diseño con la entidad rellenada con los puertos del circuito.

Una vez generada la plantilla con el asistente, se completa la descripción del circuito. En la Figura 2 se muestra la arquitectura del código

VHDL del circuito en el que las asignaciones son consecuentes con las ecuaciones de partida descritas en el Apartado 1.

```
19 architecture Behavioral of funciones2 is
20
21 begin
22
23     g0 <= a and b and c;
24     g1 <= a or b or not c or d;
25     g2 <= (a and b) or (a and c) or (not c and d);
26     g3 <= (a and not b and d) or (c and d);
27     g4 <= (a or c) and (not b or c) and d;
28     g5 <= a xor b xor c xor d;
29     g6 <= a and b and c and d;
30     g7 <= (a or b) nand (c or d);
31
32 end Behavioral;
```

Figura 2. Captura de pantalla de las asignaciones para el circuito de la Actividad 2.

4.- Creación del *test bench*

Para la creación *test bench*, deben seguirse los pasos descritos en el Apartado 6 de la Actividad 1. En este caso, el nombre del *test bench* se puede poner *funciones2_tb*. Respecto el *test bench* de la Actividad 1, hay que considerar los siguientes aspectos:

- Hay que inicializar 4 señales internas en lugar de 2 (Figura 3).

```
24
25     signal a  : std_logic := '0';
26     signal b  : std_logic := '0';
27     signal c  : std_logic := '0';
28     signal d  : std_logic := '0';
```

Figura 3. Captura de pantalla de la declaración de las señales internas de entrada del *test bench*.

- Como el circuito combinacional tiene 4 puertos de entrada, para obtener la tabla de verdad de las funciones hay que introducir en el circuito 2^4=16 combinaciones de valores lógicos para las entradas *a*, *b*, *c* y *d* (Figura 4, líneas 58 a 61).
- Para una variación arbitraria de 10 *ns* para la variable menos significativa (variable *d*), con 160 *ns* de simulación se obtienen todas las combinaciones para las entradas *a*, *b*, *c* y *d* (Figura 4, línea 64).

```
57      -- Stimuli generation
58      d <= not d after Tb_semiPeriod   when TbSimEnded /= '1' else '0';
59      c <= not c after Tb_semiPeriod*2 when TbSimEnded /= '1' else '0';
60      b <= not b after Tb_semiPeriod*4 when TbSimEnded /= '1' else '0';
61      a <= not a after Tb_semiPeriod*8 when TbSimEnded /= '1' else '0';
62
63      -- End of simulation: multiply Tb_semiPeriod by 2^nº variables
64      TbSimEnded <= '1' after 16 * Tb_semiPeriod; -- 2^4=16
```

Figura 4. Captura de pantalla de la generación de estímulos para 4 variables.

5.- Simulación del circuito

Para simular el circuito, deben seguirse los pasos descritos en el Apartado 7 de la Actividad 1. La simulación ajustada y formateada se muestra en la Figura 5.



Figura 5. Captura de pantalla del cronograma de simulación ajustado y formateado.

Cuando el cronograma tiene muchos puertos de entrada, es interesante añadir marcadores para aumentar la legibilidad. Para ello se puede hacer uso de los comandos *Previous Transition* y *Next Transition* para mover la línea vertical amarilla a los cambios de valor de una determinada

señal, y el comando *Add Marker* para insertar un marcador. Estos comandos están marcados en rojo en la Figura 5.

En la Figura 6 se muestra el mismo cronograma con marcadores añadidos. En este caso, se han usado los comandos *Next Transition* y *Add Marker* sobre la señal *b*, para obtener 4 separaciones de 4 combinaciones de variables cada una.



Figura 6. Captura de pantalla del cronograma de simulación ajustado y formateado y con marcadores.

En el cronograma se puede apreciar que las formas de onda de las funciones g_3 y g_4, esto es, tienen la misma tabla de verdad, luego, g_3=g_4.

abcd	g_0	g_1	g_2	g_3	g_4	g_5	g_6	g_7
0000	0	1	0	0	0	0	0	1
0001	0	1	1	0	0	1	0	1
0010	0	0	0	0	0	1	0	1
0011	0	1	0	1	1	0	0	1
0100	0	1	0	0	0	1	0	1
0101	0	1	1	0	0	0	0	0
0110	0	1	0	0	0	0	0	0
0111	0	1	0	1	1	1	0	0
1000	0	1	0	0	0	1	0	1
1001	0	1	1	1	1	0	0	0
1010	0	1	1	0	0	0	0	0
1011	0	1	1	1	1	1	0	0
1100	0	1	1	0	0	0	0	1
1101	0	1	1	0	0	1	0	0
1110	1	1	1	0	0	1	0	0
1111	1	1	1	1	1	0	1	0

Tabla 1. Tabla de verdad de las funciones lógicas

En la Tabla 1 se muestra la tabla de verdad de las funciones para contrastar con los resultados de la simulación.