NEMONICO	EXP. GRAF.	FLAGS	
INSTRUCCIONES DE TRANSFERENCIA			
MOV r1,r2	(r1)←(r2)	NINGUNO	
MOV r,M	(r)←[(HL)]	NINGUNO	
MOV M,r	$[(HL)] \leftarrow (r)$	NINGUNO	
MVI r,byte	(r)←byte	NINGUNO	
MVI M,byte	[(HL)]← byte	NINGUNO	
LXI rp,doble	(rpl)←1° byte	NINGUNO	
2111 19,40010	(rph)←2° byte	111100110	
LDA addr	(A)←[addr]	NINGUNO	
STA addr	[addr]←(A)	NINGUNO	
LHLD addr	(L)←[addr]	NINGUNO	
	(H)←[addr+1]		
SHLD addr	[addr]←(L)	NINGUNO	
	[addr+1]←(H)		
LDAX rp	(A)←[(rp)]	NINGUNO	
STAX rp	[(rp)]←(A)	NINGUNO	
XCHG	$(H) \leftrightarrow (D) (L) \leftrightarrow (E)$	NINGUNO	
	TRUCCIONES ARITMÉTI		
ADD r	(A)←(A)+(r)	TODOS	
ADD M	(A)←(A)+[(HL)]	TODOS	
ADI byte	(A)←(A)+byte	TODOS	
ADC r	(A)←(A)+(r)+CY	TODOS	
ADC M	(A)←(A)+[(HL)]+CY	TODOS	
ACI byte	$(A)\leftarrow(A)+byte+CY$	TODOS	
SUB r	(A)←(A)-(r)	TODOS	
SUB M	(A)←(A)-[(HL)]	TODOS	
SUI byte	$(A)\leftarrow (A)$ -byte	TODOS	
SBB r	(A)←(A)-(r)-CY	TODOS	
SBB M	(A)←(A)-[(HL)]-CY	TODOS	
SBI byte	$(A)\leftarrow(A)$ -byte-CY	TODOS	
INR r	(r)←(r)+1	Z, S, P, AC	
INR M	[(HL)]←[(HL)]+1	Z, S, P, AC	
DCR r	$(r)\leftarrow(r)-1$	Z, S, P, AC	
DCR M	(HL)]←[(HL)]-1	Z, S, P, AC	
INX rp	$(rp)\leftarrow (rp)+1$	NINGUNO	
DCX rp	(rp)←(rp)-1	NINGUNO	
DAD rp	(HL)←(HL)+(rp)	CY	
DAA	Ajuste BCD de (A)	NINGUNO	
INSTRUCCIONES LÓGICAS.			
ANA r	$(A)\leftarrow(A)$ and (r)	TODOS	
	$(CY)\leftarrow 0, (AC)\leftarrow 1$		
ANA M	$(A)\leftarrow(A)$ and $[(HL)]$	TODOS	
	$(CY)\leftarrow 0, (AC)\leftarrow 1$		
ANI byte	(A)←(A) and byte	TODOS	
	$(CY)\leftarrow 0, (AC)\leftarrow 1$		
XRA r	(A)←(A) xor (r)	TODOS	
XRA M	(A)←(A) xor [(HL)]	TODOS	
XRI byte	(A)←(A) xor byte	TODOS	
ORA r	(A)←(A) or (r)	TODOS	
ORA M	(A)←(A) or [(HL)]	TODOS	
ORI byte	(A)←(A) or byte	TODOS	
CMP r	(A)-(r)	TODOS	
CMP M	(A)-[(HL)]	TODOS	
CPI byte	(A)-byte	TODOS	

NEMONICO	EXP. GRAF.	FLAGS		
INS	TRUCCIONES DE ROTACIÓN	Y FLAGS		
RLC	Rotacion izqda	CY		
RRC	Rotación deha	CY		
RAL	Rot. izqda. con CY	CY		
RAR	Rot. dcha. con CY	CY		
CMA	Comp. A1 de (A)	NINGUNO		
CMC	Invierte (CY)	CY		
STC	(CY)←1	CY		
	INSTRUCCIONES DE BIFURCACIÓN			
ccc=NZ salto si no cero (Z=0), ccc=Z salto si cero (Z=0), ccc=NC salto si no				
acarreo (CY=0), ccc=C salto si acarreo (CY=1), ccc=PO salto si paridad				
impar (P=0), ccc=PE salto si paridad par (P=1), ccc=P salto si positivo				
	to si negativo (S=1)			
JMP addr	(PC)←addr	NINGUNO		
Jece addr	Si ccc=1, (PC)←addr;	NINGUNO		
	Si ccc=0, (PC) \leftarrow (PC)+3			
CALL addr	Guarda PC en la pila	NINGUNO		
	(PC)←addr			
Cece addr	Si ccc=1, guarda PC en la pila,	NINGUNO		
	(PC)←addr;			
	Si ccc=0, (PC) \leftarrow (PC)+3			
RET	Recupera PC de la pila	NINGUNO		
Rece	Si ccc=1, recupera PC de la pila;	NINGUNO		
D.C.T.	Si ccc=0 (PC)←(PC)+1	NW YOUN YO		
RSTn	(PC)←n x 8	NINGUNO		
PCHL	(PC)←(HL)	NINGUNO		
INSTRUCCIONES DE MANEJO DE LA PILA.				
PUSH rp	$[(SP)-1]\leftarrow (rpl)$	NINGUNO		
	[(SP)-2]←(rph)			
	(SP)←(SP)-2			
PUSH PSW	[(SP)-1]←(A)	NINGUNO		
	[(SP)-2]←(RE)			
non	(SP)←(SP)-2	NW YOUN YO		
POP rp	$(rph) \leftarrow [(SP)]$	NINGUNO		
	$(rpl) \leftarrow [(SP)+1]$			
non navy	(SP)←(SP)+2	NW YOUN YO		
POP PSW	$(RE) \leftarrow [(SP)]$	NINGUNO		
	$(A) \leftarrow [(SP)+1]$			
N/TH II	(SP)←(SP)+2	MINICIPIO		
XTLH	$(L) \leftrightarrow [(SP)]$	NINGUNO		
CDLII	$(H) \leftrightarrow [(SP)+1]$	MINICIPIO		
$\begin{array}{c ccccccccccccccccccccccccccccccccccc$				
	TRUCCIONES DE ENTRADA			
IN puerta	(A)←[puerta]	NINGUNO		
OUT puerta	[puerta]←(A)	NINGUNO		
INSTRUCC. DE CONTROL DE INTERRUPCIONES				
EI	Habilita interrupciones	NINGUNO		
DI	Inhabilita interrupciones	NINGUNO		
HLT	Para el microprocesador	NINGUNO		
NOP	No hace nada	NINGUNO		
RIM	Lee linea serie y estado	NINGUNO		
CIM	interrupciones.	NINGUNO		
SIM	Escribe en linea serie y Programa interrupciones.	NINGUNU		
	i rograma interrupciones.			