



İSTANBUL RUMELİ ÜNİVERSİTESİ

Bilgisayar Mühendisliği

BLG210 Bilgisayar Mimarisi ve Organizasyonu

Dönem Projesi Raporu

Proteus Ortamında Basit Bir Bilgisayar Sisteminin Tasarlanması

Öğrenci Adı Soyadı:	Arda Rotında Dinç
Öğrenci Numarası:	231201035
Ders:	BLG210 Bilgisayar Mimarisi ve Organizasyonu
Öğretim Görevlisi:	Ali Kazemi NİARİ

İçindekiler

1	Özet	3
2	Giriş	3
3	Projenin Amacı	4
4	Kullanılan Program ve Devre Elemanları	4
5	Tasarlanan Sistemin Genel Mimarisi	5
6	Sistem Bileşenlerinin Detaylı Açıklaması	6
6.1	Clock Birimi	6
6.2	Program Counter	6
6.3	RAM Birimi	7
6.4	Instruction Register İşlevi	7
6.5	A ve B Yazmaçları	8
6.6	Accumulator / Sonuç Yazmacı	8
6.7	ALU Birimi	8
6.8	Veri Yolu ve 74LS245 Kullanımı	8
6.9	Kontrol Girişleri	9
6.10	7-Segment Display Çıkışı	9
7	Sistemin Çalışma Mantığı	9
8	ALU Kontrol Mantığı	10
8.1	Toplama İşleminin Açıklaması	11
8.2	Çıkarma İşleminin Açıklaması	11
9	Simülasyon ve Test Sonuçları	12
9.1	Toplama Testi	12
9.2	Çıkarma Testi	12
9.3	Test Sonuçlarının Karşılaştırılması	12

10 Proje Gereksinimlerine Uygunluk	13
11 Karşılaşılan Zorluklar ve Çözüm Yaklaşımı	14
12 Sistemin Sınırlılıkları	15
13 Sonuç	15
Kaynakça	16

1 Özet

Bu dönem projesinde Proteus Design Suite ortamı kullanılarak temel bilgisayar mimarisini temsil eden sade bir bilgisayar sistemi tasarlanmıştır. Hazırlanan sistemde Clock, Program Counter, RAM, Instruction Register işlevi gören yazmaç yapısı, A/B yazmaçları, sonuç/accumulator yazmacı, ALU, veri yolu, kontrol girişleri ve 7-segment çıkış birimi birlikte kullanılmıştır. Projede amaç yalnızca bir aritmetik işlem sonucu üretmek değil, bilgisayar mimarisinde yer alan temel donanım birimlerinin birbirleriyle nasıl haberleştiğini uygulamalı olarak göstermektir.

Proteus devresinde Program Counter görevi için 74LS161, bellek birimi için 6116 RAM, yazmaç yapıları için 74LS173, ALU için 74LS181, veri yolu kontrolü için 74LS245 ve sonuç gösterimi için 7SEG-BCD kullanılmıştır. Devrede bazı bağlantılar doğrudan uzun kablolarla değil, aynı isimli net etiketleriyle kurulmuştur. Özellikle DBUS0-DBUS7 etiketleri, veri yolunun devrenin farklı noktalarında aynı elektriksel hatta bağlı olduğunu göstermektedir. Bu nedenle şemada bütün kablolar fiziksel olarak yan yana görünmese bile Proteus, aynı etiketli bağlantıları aynı hat olarak kabul etmektedir.

Sistemde RAM'e girilen veri, Clock sinyaliyle ilerleyen Program Counter tarafından seçilen adreslerden okunmakta ve DBUS veri yolu üzerinden yazmaçlara aktarılmaktadır. ALU'nun kontrol girişleri manuel LOGICSTATE anahtarlarıyla ayarlanarak toplama ve çıkarma gibi aritmetik işlemler seçilebilmektedir. Test senaryolarında A ve B yazmaçlarına alınan değerler üzerinden işlem yapılmış, sonuçlar 7-segment display üzerinde kontrol edilmiştir. Bu yapı, projenin basit bir toplama devresi olmaktan çıkarak temel bilgisayar sistemi mantığını taşıyan bir mimari model haline gelmesini sağlamaktadır.

2 Giriş

Bilgisayar mimarisi, bir bilgisayar sistemini oluşturan temel donanım birimlerinin görevlerini ve bu birimler arasındaki veri akışını inceleyen bir alandır. Modern bilgisayarlar işlemci, bellek, veri yolu, kontrol birimi ve giriş-çıkış birimleri gibi birçok karmaşık parçadan oluşur. Ancak bu karmaşık yapının temel çalışma mantığı, eğitim amaçlı daha sade dijital devreler üzerinden anlaşılabilir.

Bu projede tasarlanan sistem de gerçek bir bilgisayarın tüm özelliklerini içermeyen, fakat temel işlem döngüsünü gösterebilen sade bir modeldir. Devrede Program Counter bellek adresinin seçilmesinde, RAM verinin saklanması, A/B yazmaçları verinin geçici olarak tutulmasında, sonuç yazmacı ALU çıkışının kararlı şekilde aktarılmasında, ALU aritmetik işlemin yapılmasında, veri yolu ise bileşenler arasında bilgi aktarımında görev almaktadır. Sonuç ise 7-segment display üzerinde kullanıcı tarafından okunabilir hale ge-

tirilmiştir.

Projede özellikle Program Counter ve RAM bağlantısı önemlidir. Çünkü temel bilgisayar mantığında işlem yapılacak veri veya komut doğrudan rastgele alınmaz; bellek adresi belirli bir sıraya göre seçilir. Bu görev Program Counter tarafından yürütülür. Hazırlanan devrede 74LS161 Program Counter çıkışlarının RAM adresleme mantığıyla ilişkilendirilmesi, sistemin yalnızca manuel girişlerden oluşan basit bir hesaplayıcı olmadığını; bellek ve adresleme mantığına sahip bir bilgisayar modeli olduğunu göstermektedir.

3 Projenin Amacı

Bu projenin temel amacı, Proteus ortamında basit bir bilgisayar sistemi tasarlayarak bilgisayar mimarisindeki ana bileşenlerin görevlerini uygulamalı olarak incelemektir. Bu amaç doğrultusunda aşağıdaki hedefler belirlenmiştir:

- Clock sinyali ile çalışan sıralı bir dijital sistem kurmak,
- Program Counter biriminin RAM adresleme sürecindeki görevini göstermek,
- RAM üzerinden veri okunmasını ve bu verinin veri yoluna aktarılmasını sağlamak,
- RAM/veri yolu bilgisinin 74LS173 tabanlı yazmaçlar üzerinde geçici olarak tutulmasını göstermek,
- 74LS181 ALU kullanarak aritmetik işlem mantığını uygulamak,
- ALU kontrol girişleri ile işlem seçiminin nasıl yapıldığını açıklamak,
- Veri yolu bağlantılarını fiziksel kablo ve net etiketleri üzerinden düzenli şekilde kurmak,
- İşlem sonucunu 7-segment display üzerinde okunabilir biçimde göstermek,
- Hazırlanan devrenin proje yönergesinde istenen temel bilgisayar bileşenlerini karşıladığını göstermek.

4 Kullanılan Program ve Devre Elemanları

Devre tasarımı ve simülasyon işlemleri için Proteus Design Suite kullanılmıştır. Proteus, dijital ve analog devrelerin çizilmesine, simülasyonunun yapılmasına ve devre elemanlarının çalışma durumlarının gözlemlenmesine imkan veren bir yazılımdır. Bu projede Proteus'un dijital devre elemanları kullanılarak temel bilgisayar mimarisi bileşenleri oluşturulmuştur.

Tablo 1: Projede Kullanılan Temel Devre Elemanları

Bileşen	Proteus Karşılığı	Görevi
Clock	CLOCK	Sistemdeki sıralı elemanların belirli bir zaman düzeniyle çalışmasını sağlar. Program Counter ve yazmaçların tetiklenmesinde kullanılır.
Program Counter	74LS161	RAM üzerinde okunacak adresin belirlenmesi için sayaç mantığıyla çalışır. Clock sinyaline bağlı olarak adres bilgisinin ilerlemesini sağlar.
RAM	6116	İşlemde kullanılacak verilerin saklandığı bellek birimidir. RAM çıkışı veri yoluna aktarılır.
Instruction Register İşlevi	74LS173	Devrede ayrı bir IR etiketi yerine, RAM/veri yolu bilgisinin 74LS173 yazmaçları üzerinden geçici olarak tutulmasıyla bu işlev karşılanır.
A ve B Yazmaçları	74LS173	ALU'ya gidecek giriş değerlerini geçici olarak saklar. Böylece ALU girişleri işlem sırasında sabit kalır.
Accumulator / Sonuç Yazmacı	74LS173	ALU çıkışında oluşan sonucun gösterim hattına aktarılmadan önce tutulması için kullanılan sonuç yazmacı görevi görür.
ALU	74LS181	Toplama ve çıkarma gibi aritmetik işlemleri gerçekleştiren ana işlem birimidir.
Bus Sürücü	74LS245	Veri yoluna hangi hattın bağlanacağını düzenlemek ve veri akışını kontrol etmek için kullanılır.
Veri Yolu	DBUS0-DBUS7	Bileşenler arasında veri aktarımını sağlar. Aynı isimli net etiketleri Proteus içinde aynı elektriksel hattı temsil eder.
Kontrol Girişleri	LOGICSTATE	ALU'nun işlem seçimini ve bazı kontrol hatlarının durumunu belirlemek için kullanılır.
Gözlem Uçları	LOGICPROBE	Devrenin belirli noktalarındaki lojik seviyeleri kontrol etmek için kullanılır.
Çıkış Birimi	7SEG-BCD	ALU sonucunun kullanıcı tarafından okunabilir şekilde gösterilmesini sağlar.

5 Tasarlanan Sistemin Genel Mimarisi

Tasarlanan devre, temel bilgisayar sistemi mantığına uygun olarak veri alma, veriyi saklama, işleme ve sonucu gösterme aşamalarından oluşmaktadır. Sistemin başlangıç nok-

tasında Clock sinyali bulunur. Clock sinyali Program Counter'ın zamanlamasını sağlar. Program Counter, RAM'e gönderilecek adres bilgisinin oluşmasında görev alır. 74LS161'in Q0-Q3 çıkışları RAM'in düşük anlamlı adres hattıyla ilişkilendirilerek okunacak bellek adresinin seçilmesini sağlar. RAM'den alınan veri, DBUS veri yolu üzerinden A/B yazmaçlarına ve ALU girişlerine taşınır.

Devrede veri akışının düzenli olması için DBUS0-DBUS7 isimli veri yolu etiketleri kullanılmıştır. Bu etiketler, fiziksel olarak uzun kablolar çekmeden aynı veri hattının farklı bloklara bağlanmasını sağlar. Bu nedenle şemada bazı kablolar kopuk veya bağımsız gibi görünse bile aynı net adına sahip oldukları için elektriksel olarak bağlıdır. Bu tercih, devre karmaşıklığını azaltmış ve RAM, yazmaçlar, ALU ve çıkış birimi arasındaki bağlantıların daha okunabilir olmasını sağlamıştır.

Sistemin temel veri akışı aşağıdaki gibidir:

Clock → Program Counter → RAM → DBUS Veri Yolu → A/B Yazmaçları ve IR İşlevi → ALU → Accumulator / Sonuç Yazmacı → 7-Segment Display

Bu mimari, gerçek bir bilgisayardaki komut getirme ve işleme döngüsünün sadeleştirilmiş bir örneği olarak düşünülebilir. Gerçek işlemcilerde kontrol birimi çok daha karmaşık mikroişlemler üretirken, bu projede kontrol birimi tamamen otomatik değildir; ALU ve veri yolu kontrol sinyalleri LOGICSTATE anahtarlarıyla manuel olarak verilmiştir. Böylece öğrencinin ALU kontrol mantığını ve veri yolunun görevini açık şekilde gözlemlemesi amaçlanmıştır.

6 Sistem Bileşenlerinin Detaylı Açıklaması

6.1 Clock Birimi

Clock, dijital sistemlerde zamanlama görevini üstlenen temel sinyaldir. Program Counter ve yazmaçlar gibi sıralı devre elemanları, clock sinyalinin kenarına bağlı olarak durum değiştirir. Bu projede clock birimi, sistemdeki işlem sırasının belirli bir düzene göre ilerlemesini sağlar. Clock sinyali olmadan sayaç ve yazmaçların ne zaman veri alacağı belirsiz hale gelir.

6.2 Program Counter

Program Counter, RAM'de hangi adresin okunacağını belirleyen sayaç birimidir. Projede Program Counter işlevi 74LS161 entegresi ile temsil edilmiştir. Bu entegre senkron 4-bit sayaç yapısına sahiptir. Clock sinyali geldikçe sayaç değeri ilerler. Bu sayaç değerinin

Q0-Q3 çıkışları RAM'in düşük anlamlı adres hattı ile ilişkilendirilerek okunacak adresin belirlenmesini sağlar.

Program Counter'ın devredeki önemi, sistemin yalnızca sabit anahtarlardan değer alan basit bir hesaplayıcı gibi çalışmamasıdır. İşlemde kullanılacak verinin RAM'den alınabilmesi için önce bellek adresinin seçilmesi gerekir. Bu adres seçimi Program Counter tarafından sağlandığı için Clock ilerledikçe RAM üzerinde okunacak adres de değiştirilebilir. Böylece sistemde PC saydıkça RAM'den veri çekme mantığı kurulmuş olur.

6.3 RAM Birimi

RAM, işlemde kullanılacak verilerin saklandığı bellek birimidir. Bu projede 6116 statik RAM entegresi kullanılmıştır. RAM'in adresleme tarafı Program Counter'dan gelen adres bilgisiyle ilişkilendirilmiştir. Kullanılacak sayılar önce RAM'e manuel olarak girilir; daha sonra Program Counter'ın seçtiği adresteki veri RAM çıkışından DBUS veri yoluna aktarılır.

6116 RAM 8-bit veri hattına sahiptir. Devrede DBUS0-DBUS7 etiketleriyle gösterilen veri yolu, RAM'den çıkan bilginin diğer bloklara taşınmasını sağlar. ALU olarak kullanılan 74LS181 4-bit çalıştığı için aritmetik işlem kısmında veri yolunun düşük anlamlı bitleri üzerinden işlem yapılmıştır. Bu durum eğitim amaçlı sade bir işlemci modeli kurmak için uygundur.

6.4 Instruction Register İşlevi

Devrede ayrı olarak IR veya INSTRUCTION_REGISTER etiketiyle adlandırılmış bir blok yerine, RAM/veri yolu bilgisinin 74LS173 tabanlı yazmaçlar üzerinde tutulmasıyla Instruction Register işlevi karşılanmıştır. Bu nedenle raporda Instruction Register ifadesi, ayrı isimlendirilmiş bir devre bloğundan çok RAM'den gelen verinin işlem sırasında kararlı tutulduğu yazmaç aşamasını ifade eder.

RAM çıkışından gelen veri doğrudan ALU'ya verilirse, adres hattı veya veri yolu değiştiğinde ALU girişleri de değişebilir. Yazmaç aşaması bu problemi azaltır; RAM'den DBUS hattına çıkan bilginin A/B yazmaçlarına alınarak işlem boyunca sabit kalmasını sağlar. Bu yapı, temel bilgisayar mimarisindeki register tabanlı veri tutma mantığını göstermektedir.

6.5 A ve B Yazmaçları

ALU'nun işlem yapabilmesi için iki giriş değerine ihtiyaç vardır. Devrede bu girişler A ve B yazmaçları üzerinden temsil edilmiştir. A ve B yazmaçları için 74LS173 entegresi kullanılmıştır. Bu yazmaçlar, ALU'nun girişlerine gidecek verinin işlem boyunca sabit kalmasını sağlar.

A yazmacı genellikle RAM veya veri yolu üzerinden gelen değeri, B yazmacı ise ikinci işlem değerini temsil edecek şekilde kullanılmıştır. Böylece ALU girişindeki değerler doğrudan anahtarlara bağlı kalmadan yazmaç mantığıyla tutulabilir. Bu durum, sistemin bilgisayar mimarisi açısından daha doğru modellenmesini sağlar.

6.6 Accumulator / Sonuç Yazmacı

Yönergede istenen Accumulator Register görevi, ALU sonucunun gösterim hattına aktarılmadan önce yazmaç yapısı üzerinde tutulmasıyla karşılanmıştır. Devrede A ve B yazmaçlarına ek olarak kullanılan 74LS173 yazmaç yapısı, sonuç hattında accumulator/sonuç yazmacı olarak değerlendirilmiştir. Bu yazmaç, ALU çıkışının doğrudan değişken hatlara bağlı kalmadan daha kararlı biçimde çıkış birimine aktarılmasını sağlar.

Bu yaklaşım sayesinde sistemde sadece giriş değerlerini tutan yazmaçlar değil, işlem sonucunu temsil eden bir register aşaması da bulunur. Böylece ALU'dan çıkan veri, 7-segment gösterime gitmeden önce temel bilgisayar mimarisindeki accumulator mantığına uygun şekilde ele alınmış olur.

6.7 ALU Birimi

ALU, yani Aritmetik Mantık Birimi, sistemin işlem yapan ana parçasıdır. Projede ALU görevi için 74LS181 entegresi kullanılmıştır. 74LS181, 4-bit aritmetik ve mantıksal işlemler yapabilen klasik bir ALU entegresidir. A0-A3 ve B0-B3 girişleri üzerinden iki adet 4-bit veri alır. S0, S1, S2, S3, M ve CN kontrol girişleri ise hangi işlemin yapılacağını belirler.

Bu projede ALU'nun en önemli yönü, aynı donanım üzerinde farklı işlemlerin seçilebilmesidir. Giriş değerleri aynı kalsa bile kontrol sinyalleri değiştirildiğinde ALU çıkışında farklı sonuç elde edilir. Bu durum, bilgisayar sistemlerinde kontrol biriminin neden önemli olduğunu göstermektedir.

6.8 Veri Yolu ve 74LS245 Kullanımı

Veri yolu, sistemdeki bileşenler arasında bilgi taşınmasını sağlayan ortak iletişim hattıdır. Bu projede veri yolu DBUS0-DBUS7 etiketleriyle gösterilmiştir. Aynı etiketi taşıyan bağlan-

tılar Proteus içinde aynı elektriksel nete bağlı kabul edilir. Bu nedenle veri yolunun bazı kısımları fiziksel kablo olarak görünmese bile bağlantı mantığı korunmaktadır.

74LS245 entegresi veri yolu üzerinde yönlendirme ve tamponlama amacıyla kullanılmıştır. Bus yapısında birden fazla birimin aynı anda veri yoluna çıkış vermesi istenmez. Bu nedenle hangi birimin veri yolunu süreceği kontrol edilmelidir. 74LS245, bu kontrolün sağlanmasına yardımcı olur ve veri yolundaki karışıklığı azaltır.

6.9 Kontrol Girişleri

Devrede kontrol girişleri LOGICSTATE elemanları ile verilmiştir. Bu girişler özellikle ALU'nun S0, S1, S2, S3, M ve CN hatlarında ve veri yolu kontrolünde kullanılmıştır. Bu kontrol sinyalleri, ALU'nun hangi aritmetik işlemi yapacağını ve hangi hattın aktif olacağını belirler. Gerçek bilgisayarlarda bu sinyaller kontrol birimi tarafından otomatik üretilir. Bu projede ise kontrol birimi tamamen otomatik değildir; ALU ve veri yolu kontrol sinyalleri LOGICSTATE anahtarlarıyla manuel olarak verilmiştir. Bu nedenle LOGICSTATE elemanları, basitleştirilmiş kontrol birimi mantığını temsil etmektedir.

6.10 7-Segment Display Çıkışı

ALU çıkışındaki binary değer kullanıcı tarafından doğrudan okunamaz. Bu nedenle sonuç 7SEG-BCD birimine gönderilerek sayısal olarak gösterilir. Bu çıkış birimi, devrenin çalışmasının gözlemlenebilmesi açısından önemlidir. Simülasyon sonucunda ALU çıkışının 7-segment üzerinde görülmesi, RAM, yazmaç, ALU ve çıkış hattının birlikte çalıştığını gösterir.

7 Sistemin Çalışma Mantığı

Tasarlanan sistemin çalışma süreci temel olarak aşağıdaki adımlardan oluşmaktadır:

1. İşlemden kullanılacak sayılar RAM'e manuel olarak girilir.
2. Clock sinyali sistemi tetikler ve Program Counter'ın saymasını sağlar.
3. Program Counter, 74LS161'in Q çıkışları üzerinden RAM için adres bilgisini üretir.
4. RAM, Program Counter tarafından seçilen adresteki veriyi veri hattına çıkarır.
5. RAM'den gelen veri DBUS0-DBUS7 veri yolu üzerinden taşınır.

6. İlgili kontrol sinyaliyle veri A veya B yazmacına alınır ve işlem sırasında sabit tutulur.
7. ALU'nun S0, S1, S2, S3, M ve CN kontrol girişleri LOGICSTATE anahtarlarıyla toplama veya çıkarma moduna ayarlanır.
8. ALU seçilen aritmetik işlemi gerçekleştirir.
9. ALU çıkışı accumulator/sonuç yazmacı mantığıyla çıkış hattına aktarılır.
10. Kullanıcı sonucu 7SEG-BCD display üzerinde gözlemler.

Bu çalışma mantığında en önemli nokta, işlem değerlerinin doğrudan sabit anahtarlardan okunması yerine RAM, Program Counter ve DBUS hattı üzerinden sisteme dahil edilmesidir. Sistemde veri önce RAM'e girilir; Clock sinyaliyle Program Counter adres değerini değiştirir; Program Counter'ın seçtiği RAM adresindeki veri DBUS hattına çıkar. Daha sonra ilgili kontrol sinyaliyle bu veri A veya B yazmacına alınır. Böylece işlem yapılacak sayılar RAM ve veri yolu üzerinden ALU'ya ulaştırılmış olur.

8 ALU Kontrol Mantığı

Projede kullanılan 74LS181 ALU'nun hangi işlemi yapacağı, kontrol girişlerine bağlıdır. Bu kontrol girişleri S0, S1, S2, S3, M ve CN olarak adlandırılır. M girişi genel olarak mantıksal veya aritmetik çalışma modunun seçilmesinde, CN ise taşıma girişi mantığında kullanılır. S0-S3 girişleri ise seçilecek fonksiyonu belirler.

Bu projede temel olarak toplama ve çıkarma işlemlerinin gösterilmesi amaçlanmıştır. Kontrol girişleri için sabit bir pin değeri tablosu vermek yerine, devredeki LOGICSTATE anahtarlarının ilgili işlem moduna alınması esas alınmıştır. Çünkü 74LS181'in üreteceği sonuç, S0-S3, M ve CN girişlerinin birlikte aldığı değere bağlıdır. Bu nedenle simülasyonda işlem seçimi yapılırken anahtarların Proteus devresindeki gerçek konumları dikkate alınmalıdır.

Örnek test senaryosunda A değeri 7, B değeri 2 olarak alınmıştır. Toplama modunda beklenen sonuç 9, çıkarma modunda beklenen sonuç 5'tir.

Toplama modu: $7 + 2 = 9$

Çıkarma modu: $7 - 2 = 5$

Bu nedenle devredeki anahtar konumlarıyla gelişebilecek kesin bir kontrol biti tablosu verilmemiş, bunun yerine 74LS181'in işlem seçiminin kontrol girişleriyle yapıldığı açıklanmıştır. Böylece proje, sabit sonuç üreten bir devre değil; kontrol sinyalleriyle davranışı değiştirilebilen bir temel işlemci modeli olarak ele alınmıştır.

Tablo 2: 74LS181 Kontrol Girişlerinin Projedeki Kullanımı

Kontrol Girişi	Projedeki Görevi
S0-S3	74LS181'in hangi aritmetik veya mantıksal fonksiyonu çalıştıracağını belirler.
M	ALU'nun aritmetik/mantıksal çalışma modunun seçilmesinde kullanılır.
CN	Aritmetik işlemlerde taşıma/borrow mantığını etkileyen kontrol girişidir.
LOGICSTATE	Bu projede otomatik kontrol birimi yerine, yukarıdaki kontrol sinyallerini manuel vermek için kullanılmıştır.

8.1 Toplama İşleminin Açıklaması

Toplama işleminde test senaryosu olarak A girişi 7, B girişi 2 alınmıştır. ALU kontrol girişleri Proteus üzerindeki LOGICSTATE anahtarlarıyla toplama fonksiyonuna uygun şekilde ayarlanır. Bu durumda ALU iki giriş değerini aritmetik olarak toplar ve beklenen çıkış değeri 9 olur. Bu değer 7-segment display üzerinde kontrol edilir.

Toplama işlemindeki veri akışı aşağıdaki gibidir:

$$\begin{aligned}
7 &\rightarrow \text{A Yazmacı} / \text{ALU A Girişi} \\
2 &\rightarrow \text{B Yazmacı} / \text{ALU B Girişi} \\
7 + 2 &\rightarrow \text{ALU} \\
9 &\rightarrow \text{Accumulator} / \text{Sonuç Yazmacı} \rightarrow \text{7-Segment Display}
\end{aligned}$$

8.2 Çıkarma İşleminin Açıklaması

Çıkarma işleminde test senaryosundaki giriş değerleri değiştirilmez. A yine 7, B yine 2 olarak kalır. Ancak ALU kontrol girişleri LOGICSTATE anahtarlarıyla çıkarma fonksiyonuna uygun hale getirilir. Böylece aynı donanım bu kez toplama yerine çıkarma işlemi yapar ve beklenen sonuç 5 olur.

Çıkarma işlemindeki veri akışı aşağıdaki gibidir:

$$\begin{aligned}
7 &\rightarrow \text{A Yazmacı} / \text{ALU A Girişi} \\
2 &\rightarrow \text{B Yazmacı} / \text{ALU B Girişi} \\
7 - 2 &\rightarrow \text{ALU} \\
5 &\rightarrow \text{Accumulator} / \text{Sonuç Yazmacı} \rightarrow \text{7-Segment Display}
\end{aligned}$$

9 Simülasyon ve Test Sonuçları

Hazırlanan devrenin çalışmasını doğrulamak için Proteus simülasyonu üzerinde temel aritmetik işlem testleri yapılmıştır. Testlerde amaç, RAM, veri yolu, yazmaçlar, ALU ve 7-segment çıkış hattının birlikte çalıştığını göstermektir. Devre üzerinde bazı bağlantılar net etiketleriyle kurulduğu için özellikle DBUS0-DBUS7 hatlarının aynı veri yolunu temsil ettiği dikkate alınmıştır.

9.1 Toplama Testi

Toplama testinde örnek olarak A değeri 7, B değeri 2 seçilmiştir. Bu değerlerin RAM/veri yolu üzerinden yazmaçlara alınması ve ALU kontrol girişlerinin toplama moduna getirilmesiyle beklenen sonuç aşağıdaki gibidir:

$$7 + 2 = 9$$

Bu senaryoda 7-segment display üzerinde 9 değerinin görülmesi, ALU'nun toplama modunda doğru çalıştığını ve veri yolundan gelen bilginin yazmaçlar ile çıkış birimi üzerinden doğru aktarıldığını gösterir.

9.2 Çıkarma Testi

Çıkarma testinde giriş değerleri aynı bırakılmış, yalnızca ALU kontrol girişleri çıkarma moduna alınmıştır. Beklenen sonuç aşağıdaki gibidir:

$$7 - 2 = 5$$

Bu senaryoda 7-segment display üzerinde 5 değerinin görülmesi, ALU'nun çıkarma modunda da doğru çalıştığını gösterir. Böylece aynı devre üzerinde yalnızca kontrol sinyalleri değiştirilerek farklı aritmetik işlemlerin yapılabildiği gösterilmiş olur.

9.3 Test Sonuçlarının Karşılaştırılması

Test sonuçları incelendiğinde, giriş değerleri aynı olduğu halde kontrol sinyalleri değiştirildiğinde farklı sonuçların beklendiği görülmektedir. Display üzerinde bu değerlerin görülmesi, ALU kontrol mantığının ve veri aktarım hattının doğru çalıştığını gösterir.

Tablo 3: Simülasyon Test Sonuçları

Test No	A Değeri	B Değeri	İşlem	Beklenen Sonuç
1	7	2	Toplama	9
2	7	2	Çıkarma	5

10 Proje Gereksinimlerine Uygunluk

Dönem projesi yönergesinde temel bilgisayar sistemi için Clock, Program Counter, Instruction Register, RAM, Accumulator/Register, ALU, Control Unit, Data Bus ve Address Bus gibi bileşenlerin bulunması beklenmektedir. Hazırlanan Proteus devresi bu bileşenleri aşağıdaki şekilde karşılamaktadır.

Tablo 4: Proje Gereksinimlerine Uygunluk Tablosu

İstenen Bileşen	Projedeki Karşılığı	Durum
Clock	Proteus CLOCK elemanı ile sistemin zamanlama sinyali oluşturulmuştur.	Var
Program Counter	74LS161 entegresi Program Counter mantığında kullanılmıştır. Q0-Q3 çıkışları RAM'in düşük anlamlı adres hattıyla ilişkilendirilerek okunacak adresin seçilmesini sağlar.	Var
RAM	6116 statik RAM entegresi kullanılmıştır. İşlemde kullanılacak veri bellek üzerinden alınır.	Var
Instruction Register	Devrede ayrı bir IR etiketi bulunmadığı için bu görev, RAM/veri yolu bilgisini geçici olarak tutan 74LS173 yazmaç aşamasıyla karşılanmıştır.	Var
Register / Accumulator	74LS173 yazmaçları A ve B giriş değerlerinin tutulmasında; ayrıca sonuç hattındaki yazmaç yapısı ALU sonucunun aktarılmasında accumulator/sonuç yazmacı mantığında kullanılmıştır.	Var
ALU	74LS181 entegresi ile aritmetik işlem birimi oluşturulmuştur.	Var
Control Unit	Kontrol birimi otomatik değildir; ALU ve veri yolu kontrol sinyalleri LOGICSTATE anahtarlarıyla manuel olarak verilmiştir. Bu yapı basitleştirilmiş kontrol birimi görevindedir.	Var

İstenen Bileşen	Projedeki Karşılığı	Durum
Data Bus	DBUS0-DBUS7 etiketli veri yolu kullanılmıştır. Aynı etiketli hatlar Proteus içinde aynı bağlantı olarak çalışır.	Var
Address Bus	Program Counter çıkışlarının RAM adres hatlarıyla ilişkilendirilmesiyle adres yolu oluşturulmuştur.	Var
Output Unit	7SEG-BCD ile işlem sonucu sayısal olarak gösterilmiştir.	Var
Bus Control	74LS245 veri yolu sürücüsü ile veri hattı kontrolü desteklenmiştir.	Var

Bu tabloya göre tasarlanan devre, yönergede istenen temel bilgisayar sistemi bileşenlerini karşılamaktadır. Ayrıca devrede gerçek entegre isimleriyle çalışılması, projenin yalnızca teorik değil uygulamalı bir dijital sistem tasarımı olduğunu göstermektedir.

11 Karşılaşılan Zorluklar ve Çözüm Yaklaşımı

Devre tasarımında karşılaşılan en önemli zorluklardan biri, veri yolunun düzenli şekilde kurulmasıdır. RAM, yazmaçlar, ALU ve çıkış birimi arasında çok sayıda bağlantı bulunduğu için tüm kabloları fiziksel olarak uzun şekilde çizmek devreyi karmaşık hale getirebilir. Bu nedenle projede DBUS0-DBUS7 gibi net etiketleri kullanılarak veri yolu bağlantıları daha okunabilir hale getirilmiştir. Aynı isimli netlerin Proteus tarafından elektriksel olarak bağlı kabul edilmesi, şemanın düzenli kalmasını sağlamıştır.

Bir diğer zorluk Program Counter'ın devrede anlamlı bir göreve sahip olmasını sağlamaktır. Program Counter yalnızca şemaya eklenen sembolik bir eleman olmamalıdır. Bu projede 74LS161'in Q çıkışları RAM adresleme mantığıyla ilişkilendirilmiş, böylece Clock sinyaliyle değişen sayaç değerinin RAM üzerinde okunacak adresi belirlemesi hedeflenmiştir. Bu yapı sayesinde sistemde PC saydıkça RAM'den veri çekme mantığı kurulmuştur.

ALU kontrol girişlerinin doğru ayarlanması da önemli bir noktadır. 74LS181 entegresi S0, S1, S2, S3, M ve CN girişlerine bağlı olarak farklı işlemler yapar. Bu girişlerden biri yanlış ayarlanırsa beklenen toplama veya çıkarma sonucu elde edilemez. Bu nedenle kontrol sinyalleri ayrı ayrı test edilmiş ve 7-segment display üzerindeki sonuçlar gözlemlenmiştir.

Son olarak 7-segment çıkış hattının doğru çalışması gerekir. ALU doğru sonucu

üretse bile display bağlantısı hatalı olursa kullanıcı yanlış sonuç görebilir. Bu nedenle çıkış birimi, ALU testleriyle birlikte değerlendirilmiş ve beklenen sonuçların display üzerinde görülmesiyle sistemin çalıştığı doğrulanmıştır.

12 Sistemin Sınırlılıkları

Hazırlanan sistem temel bilgisayar mimarisini göstermek amacıyla tasarlanmış sade bir modeldir. Bu nedenle gerçek işlemcilerde bulunan tüm gelişmiş özellikleri içermez. Sistemin başlıca sınırlılıkları şunlardır:

- Kontrol birimi tamamen otomatik değildir; ALU ve veri yolu kontrol sinyalleri manuel LOGICSTATE anahtarlarıyla verilmektedir.
- Komut seti sınırlıdır ve temel aritmetik işlemleri göstermek amacıyla hazırlanmıştır.
- 74LS181 4-bit ALU olduğu için işlem kısmı 4-bit aritmetik düzeyinde ele alınmıştır.
- RAM'in tüm adres alanı kapsamlı bir program akışı için kullanılmamıştır; bellek yapısı eğitim amaçlı gösterilmiştir.
- Sistem gerçek bir mikroişlemci gibi karmaşık komut çözümleme, dallanma veya otomatik kontrol sinyali üretme yeteneklerine sahip değildir.
- Veri yolu bağlantıları çalışmayı kolaylaştırmak ve şemayı düzenli tutmak için net etiketleriyle sadeleştirilmiştir.

Bu sınırlılıklara rağmen sistem, bilgisayar mimarisindeki temel bileşenlerin birlikte nasıl çalıştığını göstermek için yeterli ve açıklanabilir bir modeldir.

13 Sonuç

Bu projede Proteus ortamında basit bir bilgisayar sistemi tasarlanmış ve temel bileşenlerin birlikte çalışma mantığı incelenmiştir. Devrede Clock, Program Counter, RAM, Instruction Register işlevi gören yazmaç aşaması, A/B yazmaçları, accumulator/sonuç yazmacı, ALU, veri yolu, kontrol girişleri ve 7-segment display birimleri kullanılmıştır. Program Counter'ın RAM adresleme sürecine dahil edilmesi, RAM'den veri alınması, yazmaçlar üzerinden ALU'ya aktarılması, ALU sonucunun sonuç yazmacı mantığıyla çıkışa verilmesi ve display üzerinde gösterilmesi temel bilgisayar mimarisi açısından anlamlı bir işlem akışı oluşturmuştur.

Projede 74LS181 ALU kullanılması, aritmetik işlem mantığının doğrudan gözlemlenmesini sağlamıştır. Aynı giriş değerleriyle kontrol sinyalleri değiştirilerek farklı sonuçlar elde edilebilmesi, ALU ve kontrol birimi ilişkisinin anlaşılmasına katkı sağlamıştır. Ayrıca DBUS0-DBUS7 veri yolu etiketleriyle kurulan bağlantılar, devrenin daha düzenli görünmesini ve veri aktarım mantığının daha rahat takip edilmesini sağlamıştır.

Sonuç olarak hazırlanan sistem, BLG210 Bilgisayar Mimarisi ve Organizasyonu dersi kapsamında istenen basit bilgisayar sistemi tasarımı amacına uygundur. Proje; bellek, sayaç, yazmaç, veri yolu, ALU ve çıktı birimi gibi temel bilgisayar bileşenlerinin birlikte nasıl çalıştığını gösteren, Proteus ortamında çalıştırılabilir ve açıklanabilir bir modeldir.

Kaynakça

- BLG210 Bilgisayar Mimarisi ve Organizasyonu Dönem Projesi Yönergesi.
- Proteus Design Suite simülasyon ortamı.
- 74LS181 ALU, 74LS161 Counter, 74LS173 Register, 74LS245 Bus Transceiver ve 6116 RAM entegrelerinin Proteus model bilgileri.
- Ders kapsamında işlenen bilgisayar mimarisi, veri yolu, register, RAM, Program Counter ve ALU konuları.