

گزارش طراحی و شبیه سازی پروژه الکترونیک ۲ (فاز اول)

نام و نام خانوادگی: آریا فاتح کرداری شماره دانشجویی: ۴۰۳۱۱۰۳۸۲

۱ مشخصات مورد نیاز پروژه

الزامات طراحی

در این پروژه باید یک تقویت کننده طراحی شود که مشخصات زیر را برآورده کند:

پارامتر	مقدار
ولتاژ ورودی (V_{in})	$1mV$
مقاومت بار (R_{Load})	500Ω
ولتاژهای تغذیه (V_{CC}, V_{EE})	$+10V, -10V$
بهره تفاضلی (A_{vd})	$> 54dB$
نسبت پس زنی حالت مشترک ($CMRR$)	$> 80dB$
تغییرات دامنه ی خروجی پیک تا پیک	$6V$
مقاومت ورودی (R_{in})	$> 50k\Omega$
مقاومت خروجی (R_{out})	$< 5k\Omega$
توان مصرفی حالت سکون (بدون بار)	$< 60mW$

جدول نهایی بررسی مشخصات

در انتهای طراحی، نتایج نهایی خود را در جدول زیر وارد کنید.

پارامتر	مقدار مورد نیاز	مقدار طراحی شده
A_{vd}	$> 54dB$	$103dB$
$CMRR$	$> 80dB$	$89dB$
Swing	$6V_{pp}$	$6V$
R_{in}	$> 50k\Omega$	$150k\Omega$
R_{out}	$< 5k\Omega$	3ω
P_Q	$< 60mW$	$47/4mW$
Cost	≤ 200	۱۸۰

۲ معرفی ساختار مدار و طراحی اولیه

خواسته مسئله (بخش ۱)

ساختار کلی تقویت کننده طراحی شده را معرفی کنید. مشخص کنید مدار شما شامل چه بخش هایی است:

- طبقه ورودی
 - طبقه یا طبقات میانی
 - بافر یا خروجی مورد استفاده در فاز اول
 - شبکه بایاس و آینه های جریان
- همچنین توضیح دهید چرا این ساختار را انتخاب کرده اید.

معرفی ساختار انتخابی


۱. ساختار ورودی: از یک زوج تفاضلی BJT استفاده شده است با مقاومت های امپتر. خروجی مدار ورودی به طبقه بعدی تقویت وصل شده است با بار فعال. تقویت عمده در این طبقه انجام می شود. طبقه های بعدی بافر هستند و تقویتی انجام نمی دهند.

۲. طبقه میانی: از یک بافر BJT استفاده شده است. بافر باعث می شود که ضریب تقویت ولتاژ پس از اتصال به طبقه بعدی افت پیدا نکند. در این طبقه مقدار DC هم به میزان خوبی تنظیم می گردد که در نهایت سوینگ مناسبی بدهد. مقاومت R_V مقدار DC خروجی را به میزانی مناسبی افزایش می دهد.

۳. بافر خروجی: طبقه خروجی از یک مدار کالکتور مشترک استفاده شده است. استفاده از دو ترانزیستور برای این بخش، به شدت مقاومت خروجی را کاهش می دهد و باعث می شود که ضریب تقویت در خروجی افت پیدا نکند.

شبکه بایاس از آینه جریان و منبع جریان Widlar تشکیل شده است. تمامی ترانزیستورهای شبکه بایاس BJT هستند. میزان جریان با استفاده از دو مقاومت R_3 و R_4 تعیین می گردد. می توان با تغییر این دو مقاومت، ضریب تقویت و خصوصیات مدار را تغییر داد و در عوض بهای آن را با مصرف بیشتر توان پرداخت. استفاده از BJT به ما بهره بیشتر در نتیجه نویز پایین تری نسبت به MOS می دهد. به این دلیل در تمام طراحی از BJT استفاده شده است. به دلیل اینکه در طبقه تقویت اول از ترانزیستورهای NPN استفاده شده، سعی شده است که در طبقات بعدی از PNP استفاده شود که مقدار DC مدار به نوعی کنترل شود.

شماتیک کامل مدار



۳ تحلیل DC و طراحی بایاس

خواسته مسئله (بخش ۲)

برای مدار خود تحلیل DC انجام دهید. نقطه کار طبقات مختلف، ولتاژ گره ها و جریان شاخه های اصلی را بدست آورید و با تحلیل تئوری مقایسه کنید.

محاسبات تئوری بایاس

در محاسبات، $V_{BE} = 0.65 V$ در نظر گرفته شده است. برای محاسبه از سمت چپ مدار شروع می کنیم.

$$I_{ref} = \frac{20 - 1.3}{17 \times 2 k\Omega} = 550 \mu A$$

در نتیجه برای ترانزیستورهای ورودی تفاضلی داریم:

$$I_{C_7} = I_{C_6} = 275 \mu A$$

برای طرف دیگر تفاضلی هم مقادیر به همین شکل است.

$$I_{C_4} = I_{C_5} = 275 \mu A$$

به دلیل آینه جریان، جریان گذرنده از Q_{15} :

$$I_{C_{15}} = 550 \mu A$$

$$I_{C_{11}} = \frac{I_{C_{15}}}{200} = 2.75 \mu A$$

طبقه بافر خروجی:

$$I_{C_1} = 550 \mu A$$

$$I_{C_{18}} = 3.7 \mu A$$

نتایج شبیه سازی Point Operating DC

همانطور که در شکل زیر مشهود است، مقادیر محاسبه شده در تئوری و مقادیر شبیه سازی گاهی تفاوت زیادی دارند. به این دلیل می تواند باشد که برای مثال اثر ارلی در محاسبات تئوری در نظر گرفته نشده است.

	Current (A)
Ic(Q1):	-6.12E-04
Ic(Q10):	4.27E-04
Ic(Q11):	-1.78E-06
Ic(Q12):	1.01E-04
Ic(Q13):	-2.16E-04
Ic(Q14):	-2.17E-04
Ic(Q15):	4.03E-04
Ic(Q16):	2.02E-04
Ic(Q18):	-3.84E-06
Ic(Q2):	-6.16E-04
Ic(Q20):	1.01E-04
Ic(Q25):	3.93E-04
Ic(Q26):	4.37E-04
Ic(Q3):	-5.44E-04
Ic(Q4):	2.18E-04
Ic(Q5):	2.17E-04
Ic(Q6):	1.46E-04
Ic(Q7):	1.47E-04
Ic(Q8):	1.46E-04
Ic(Q9):	1.47E-04

۴ تحلیل بهره تفاضلی

خواسته مسئله (بخش ۳)

بهره تفاضلی مدار را بدست آورید. برای این منظور ورودی تفاضلی مناسب اعمال کرده و مقدار A_{vd} را محاسبه کنید. نتیجه باید با شرط $A_{vd} > 54dB$ مقایسه شود.

محاسبات تئوری بهره تفاضلی

تحلیل طبقه اول (زوج تفاضلی با کاسکود)

طبقه اول شامل زوج تفاضلی Q_7 و Q_9 با مقاومت های دژنراسیون $R_1 = R_{11} = 200\Omega$ است. ابتدا هدایت انتقالی (g_m) ترانزیستورهای ورودی را محاسبه می کنیم:

$$I_{C7} = 150\mu A$$

$$g_{m1} = \frac{I_{C7}}{V_T} = 5.81\text{mA/V}$$

هدایت انتقالی موثر کل طبقه (G_{m1}) با در نظر گرفتن اثر دژنراسیون امیتر:

$$G_{m1} = \frac{g_{m1}}{1 + g_{m1}R_1} = 2.69\text{mA/V}$$

مقاومت بار دیده شده در خروجی این طبقه (کلکتور Q_8 و Q_6) برابر است با موازی شدن مقاومت R_5 و مقاومت ورودی طبقه بعد ($r_{\pi4}$). از مقاومت خروجی بسیار بزرگ طبقه کاسکود صرف نظر شده است:

$$I_{C4} = 218\mu A \Rightarrow g_{m4} = 8.45\text{mA/V}$$

$$r_{\pi4} = \frac{\beta_n}{g_{m4}} = 23.67\text{k}\Omega$$

$$R_{L1} = R_5 \parallel r_{\pi4} = 16.06\text{k}\Omega$$

بنابراین بهره ولتاژ طبقه اول (از ورودی تفاضلی تا خروجی تفاضلی) برابر است با:

$$A_{v1} = G_{m1} \times R_{L1} = 43/21$$

تحلیل طبقه دوم (زوج تفاضلی با بار فعال)

این طبقه سیگنال تفاضلی را از طبقه اول گرفته و به صورت تک انتهای (Single-Ended) در کلکتور Q_5 تحویل می دهد. هدایت انتقالی این طبقه برابر با g_{m4} است که پیش تر محاسبه شد (8.45mA/V). مقاومت خروجی در این گره (R_{out2}) از موازی شدن مقاومت خروجی ترانزیستورهای Q_4 و Q_5 و مقاومت ورودی طبقه بعد (R_{in3}) متعلق به Q_{11} به دست می آید. با استفاده از ولتاژ ارلی $V_A = 100\text{V}$:

$$r_{o5} = \frac{V_A}{I_{C5}} = \frac{100}{217\mu} \approx 461\text{k}\Omega$$

$$r_{o14} = \frac{V_A}{I_{C14}} = \frac{100}{217\mu} \approx 461\text{k}\Omega$$

برای محاسبه مقاومت ورودی Q_{11} :

$$I_{C11} = 1.78 \mu A \Rightarrow g_{m11} = 0.69 \text{ mA/V}$$

$$R_{in3} \approx r_{\pi11} = \frac{\beta_p}{g_{m11}} = 2.17 \text{ M}\Omega$$

مقاومت معادل خروجی طبقه دوم:

$$R_{out2} = r_{o5} \parallel r_{o14} \parallel R_{in3} = 23.0 \text{ k}\Omega$$

بهره ولتاژ طبقه دوم برابر است با:

$$A_{v2} = g_{m2} \times R_{out2} = 1950$$


با فرض اینکه طبقات بعدی بهره تقریباً یک دارند (بافر هستند)، بهره ی دیفرانسیلی مدار برابر است با:

$$A_d = A_{v1} \times A_{v2} \approx 84300$$

$$A_{d(\text{dB})} \approx 98.5 \text{ dB}$$

شبیه سازی بهره تفاضلی

دو منبع ولتاژ سینوسی با فرکانس یکسان و دامنه یکسان (ولی معکوس) درست می کنیم. به ورودی تفاضلی وصل می کنیم.



نتیجه نهایی: در فرکانس 1 kHz داریم:

• بهره تفاضلی خطی: 140×10^3

• بهره تفاضلی بر حسب دسی بل: 103 dB

۵ تحلیل بهره حالت مشترک و CMRR

خواسته مسئله (بخش ۴)

بهره حالت مشترک مدار را بدست آورید و سپس نسبت پس زنی حالت مشترک را از رابطه

$$CMRR = \frac{A_{vd}}{A_{vc}}$$

محاسبه کنید. نتیجه باید با شرط $CMRR > 80\text{ dB}$ مقایسه شود.

محاسبات تئوری CMRR

تحلیل بهره مشترک طبقه اول (A_{c1})

طبقه اول شامل زوج تفاضلی Q_7 و Q_9 است که با منبع جریان Q_{10} تغذیه می شوند. ابتدا مقاومت خروجی منبع جریان دم (r_{o10}) را محاسبه می کنیم. جریان این ترانزیستور برابر با مجموع جریان دو شاخه است:

$$I_{C10} = 430\mu\text{A}$$

$$R_{tail1} = r_{o10} = \frac{V_A}{I_{C10}} = 230\text{ k}\Omega$$

هنگامی که سیگنال مشترک v_{ic} اعمال می شود، ترانزیستورهای Q_7 و Q_9 با هم موازی شده و به عنوان یک طبقه امیتر مشترک با مقاومت دژنراسیون $2R_{tail1} + R_1$ عمل می کنند. سیگنال خروجی این طبقه در کلکتور Q_6 (یا Q_8) ظاهر می شود که مستقیماً به مقاومت R_5 متصل است. بهره مشترک تا خروجی این طبقه (ولتاژ گره بیس Q_4 و Q_5) برابر است با:

$$A_{c1} = \frac{v_{ce}}{v_{ic}} \approx \frac{-R_5}{2R_{tail1} + R_1}$$

از آنجا که $R_1 = 200\Omega$ در مقایسه با $2r_{o10}$ بسیار ناچیز است، می توان از آن صرف نظر کرد:

$$A_{c1} = -0.1$$

تحلیل بهره مشترک طبقه دوم (A_{c2})

سیگنال حالت مشترک تقویت شده در طبقه اول، اکنون به عنوان ورودی مشترک به بیس های Q_4 و Q_5 اعمال می شود. این طبقه یک زوج تفاضلی با بار فعال آینه جریان (Q_{13}, Q_{14}) است. ابتدا مقاومت خروجی منبع جریان دم این طبقه (Q_{16}) را محاسبه می کنیم:

$$I_{C16} = 440\mu\text{A}$$

$$R_{tail2} = r_{o16} = \frac{V_A}{I_{C16}} = 230\text{ k}\Omega$$

هدایت انتقالی ترانزیستور بار فعال (Q_{13}) برابر است با:

$$g_{m13} = \frac{I_{C13}}{V_T} = 8.37\text{ mA/V}$$


رابطه تقریبی بهره مشترک در این ساختار برابر است با:

$$A_{c2} \approx -\frac{1}{2g_{m1}R_{tail2}} = 2/6 \times 10^{-4}$$

$$A = 2/6 \times 10^{-5}$$

نتایج شبیه سازی حالت مشترک

مشابه قسمت قبل ولی این بار هر دو را یک سینوسی می دهیم و ولتاژ خروجی را اندازه گیری می کنیم.



نتایج در فرکانس $1kHz$.
نتایج نهایی:

- بهره حالت مشترک A_{vc} : ۵
- $CMRR$ خطی: $3/57 \times 10^{-5}$
- $CMRR$ بر حسب دسی بل: $-۸۹ dB$

۶ تحلیل مقاومت ورودی

خواسته مسئله (بخش ۵)

مقاومت ورودی مدار را بدست آورید و با شرط $R_{in} > 50k\Omega$ مقایسه کنید. روش اندازه گیری در شبیه سازی را به طور کامل توضیح دهید.

محاسبات تئوری مقاومت ورودی

مقاومت ورودی مدار، مقاومتی است که از دید منبع سیگنال تفاضلی در بیس های ترانزیستورهای Q_V و Q_N دیده می شود. به دلیل تقارن مدار، مقاومت ورودی کل برابر است با مجموع مقاومت دیده شده از هر بیس.

$$\begin{aligned} I_{CV} &= 150\mu A \\ g_{m1} &= 5.81mA/V \\ r_{\pi V} &= 34.4k\Omega \end{aligned}$$

با توجه به وجود مقاومت های دژنراسیون امیتر ($R_1 = R_2 = 200\Omega$)، مقاومت دیده شده از بیس هر ترانزیستور:


$$R_{inV} = r_{\pi V} + (\beta_n + 1)R_1 = 74.4k\Omega$$


در نتیجه مقدار مقاومت ورودی دو برابر این مقدار است:

$$R_{in,diff} = 148.8k\Omega$$

نتایج شبیه سازی مقاومت ورودی

باید این اندازه گیری در حالت بی باری انجام شود. پس بار را حذف کرده و سپس مقاومت R_S را در ورودی قرار می دهیم. می توانیم مقدار R_S را با استفاده از step. تغییر داد به طوری که در ولتاژ ورودی نصف ولتاژ سیگنال ما بشود. آنگاه مقاومت ورودی و مقاومت R_S برابر هستند.





مقدار نهایی:

15. $k\Omega : R_{in}$ ●

- با اضافه کردن مقاومت R_e در امپتر ترانزیستورهای طبقه ورودی مقاومت ورودی چه تغییری میکند و این موضوع روی بهره‌ی تفاضلی و بهره‌ی مشترک چه تاثیری می‌گذارد؟ مقاومت ورودی بیشتر شده و همین‌طور بهره مشترک را کاهش می‌دهد. با این حال تاثیر منفی بر روی بهره تفاضلی دارد.

۷ تحلیل مقاومت خروجی

خواسته مسئله (بخش ۶)

مقاومت خروجی مدار را بدست آورید و با شرط $R_{out} < 5k\Omega$ مقایسه کنید. روش شبیه سازی و استخراج مقدار را توضیح دهید.

محاسبات تئوری مقاومت خروجی

مقاومت دیده شده Q_2 خیلی بالا بوده و در محاسبات در نظر نمی گیریم. هر مقاومتی که از بیس Q_{18} دیده می شود باید تقسیم بر β^2 شود. مقاومت دیده شده از شاخه متصل به Q_{16} :


$$R = 25k\Omega + 370k\Omega$$

مقاومت دیده شده از شاخه Q_{12} ، Q_{20} هم مقاومت یکسانی را می دهد. این مقاومت ها با مقاومت Q_{15} موازی می شوند.

$$R_{out} = \frac{100k\Omega}{150^2} \approx 4\Omega$$

نتایج شبیه سازی مقاومت خروجی

ورودی را به منبع AC مناسبی متصل می کنیم که خروجی بدون اعوجاج به ما بدهد. یک مقاومت تست R_L متصل می کنیم به خروجی. اول بدون بار ولتاژ را اندازه گیری می کنیم و اسم آن را V_{OC} قرار می دهیم. سپس بار را وصل کرده و طوری تغییر می دهیم که مقدار $V_L = \frac{1}{3}V_{OC}$. آنگاه مقاومت خروجی با R_L برابر است.



مقدار نهایی:

$$\underline{3\Omega} : R_{out}$$

۸ تحلیل حوزه زمان و نوسان خروجی

خواسته مسئله (بخش ۷)

با اعمال ورودی مناسب، بررسی کنید آیا مدار می تواند تغییرات $6V_{pp}$ را روی بار 500Ω بدون اعوجاج شدید یا کلیپینگ تأمین کند یا خیر.

پیش بینی تئوری نوسان خروجی

حد بالا: اولین چیزی که دچار مشکل می شود این است با مثبت شدن مقدار ولتاژ خروجی، تمام جریان تولید شده توسط آینه جریان Q_2 به مقاومت رفته و باعث خاموش شدن Q_1 خواهد شد.


$$V_{max} = I_{C2} \times 500\Omega = 0.3V$$

حد پایین: حد پایین ولتاژ زمانی می رسد که ولتاژ بیس Q_{18} به V_{EE} می رسد.

$$V_{min} = -10 + 2 \times 0.7 = -8.4V$$

نتایج شبیه سازی Transient

در حداکثر حالت می توان حدود ۷ ولت سوینگ گرفت از مدار مطابق شکل زیر.



نتیجه گیری:

- تغییرات خروجی پیک تا پیک: ۷.۶
- آیا در ولتاژ خروجی مناسب که شرط دامنه تغییرات خروجی را برآورده میکند، خروجی دچار کلیپینگ

شده است؟ خیر

۹ توان مصرفی حالت سکون

خواسته مسئله (بخش ۸)

توان مصرفی حالت سکون مدار را بدون اتصال R_{Load} محاسبه کنید و با شرط $P < 60 mW$ مقایسه نمایید.

محاسبات تئوری توان

$$P_Q = |V_{CC}I_{CC}| + |V_{EE}I_{EE}|$$

برای محاسبه توان مصرفی بدون بار، فقط کافی است جریان کشیده شده از یکی از منابع (برای مثال V_{CC}) را اندازه گیری کنیم.

$$I_{VCC} = I_{C_7} + I_{C_6} + I_{C_{13}} + I_{C_{14}} + I_{C_8} + I_{C_{15}} + I_{C_7} = 2.48 mA$$

$$P = 2 * I_{VCC} \times 10 = 49.6 mW$$

نتایج شبیه سازی توان مصرفی

اول بار را از روی مدار بر میداریم و سپس مقدار توان مصرفی حالت سکون را بدست می آوریم.

پارامتر	مقدار
I_{CC}	$2.3 mA$
I_{EE}	$2.4 mA$
P_Q	$47.4 mW$

۱۰ محاسبه هزینه مدار

خواسته مسئله (بخش ۹)

هزینه نهایی مدار خود را با توجه به تعداد قطعات محاسبه کنید و مشخص کنید آیا بودجه ۲۰۰ واحد رعایت شده است یا خیر.

جدول تعداد قطعات و هزینه

نوع المان	تعداد	هزینه هر واحد	هزینه کل
MOSFET	۰	۳	۰
BJT	۲۰	۵	۱۰۰
مقاومت	۸	۱۰	۸۰
خازن	۰	۴۰	۰
هزینه کل			۱۸۰

آیا بودجه رعایت شده است؟ بله

در صورت استفاده از اسکریپت پایتون، خروجی آن را نیز در اینجا قرار دهید.

۱۱ جمع بندی نهایی

خواسته مسئله (بخش ۱۰)

در یک جمع بندی کوتاه توضیح دهید:

- مهم ترین چالش طراحی شما چه بود؟
- کدام مشخصه سخت تر به دست آمد؟
- اگر مدار شما همه مشخصات را برآورده نکرده، دلیل آن چیست؟
- اگر هزینه بیشتری داشتید چه بهبودی در طراحی اعمال می کردید؟

نتیجه گیری نهایی

مهم ترین چالش کنترل مقدار DC مدار و البته گین کافی جریان در خروجی بود. به دلیل آنکه از مدار Push-Pull مجاز به استفاده نبوده ایم، به سختی به ساختاری دست یافتیم که بتواند مقاومت خروجی کافی بدهد که مقدار بهره مدار نیوفتد. از طرفی مقدار DC مدار به شدت سوینگ را تحت تاثیر قرار می داد و در نهایت این ساختار ماکسیمم سوینگ که می توانیم بگیریم بدون استفاده طبقه خروجی Push-Pull را به ما می دهد. هر چند این ساختار خواسته های پروژه را برآورده می کند، ولی عملکرد فرکانسی خوبی ندارد. بهره در فرکانس های پس از ۱۰ کیلوهرتز سریعاً کم می شود.