

گزارش طراحی و ارزیابی پروژه الکترونیک ۲ (فاز دوم)

نام و نام خانوادگی: آریا فاتح کرداری شماره دانشجویی: ۴۰۳۱۱۰۳۸۲

۱ مشخصات مورد نیاز پروژه

الزامات اصلی فاز دوم

در این فاز باید مدار کامل شده‌ی تقویت‌کننده به گونه‌ای طراحی و ارزیابی شود که شامل ورودی تفاضلی، طبقات تقویت ولتاژ، مدارهای بایاس، طبقه‌ی خروجی توان، بار خروجی و فیدبک منفی سراسری باشد. مدار نهایی باید مشخصات زیر را برآورده کند:

پارامتر	مقدار
مقاومت بار خروجی (R_L)	50Ω
بهره حلقه بسته در ۱ kHz	$18 \leq A_{v,closed} \leq 22$
بازه مجاز مقاومت‌های R_g و R_f	$10k\Omega$ تا $200k\Omega$
سوینگ خروجی اصلی بدون clipping	$16V_{pp}$
راندمان طبقه خروجی در سوینگ $16V_{pp}$	$> 60\%$
THD در حالت عادی	$< 0.08\%$
THD در حضور منبع نویزی	$< 1\%$
توان مصرفی کل برای ورودی $50mV$ در ۱ kHz	$\leq 190mW$
مقاومت ورودی تفاضلی ($R_{in,diff}$)	$> 1M\Omega$
مقاومت خروجی (R_{out}) بدون R_L	$< 50\Omega$
ریپل دندانه‌اره‌ای منبع تغذیه در آزمون $PSRR$	$10mV$
هزینه مجاز مدار	≤ 200

جدول نهایی بررسی مشخصات

در انتهای گزارش، نتایج نهایی خود را در جدول زیر وارد کنید.

پارامتر	مقدار مورد نیاز	مقدار طراحی شده
$ A_{v, \text{closed}} $	۱۸ تا ۲۲	۲۰
$V_{out, pp}$	$16V_{pp}$	$17V$
η_{out}	$> 60\%$	69%
P_{total}	$\leq 190mW$	$337mW$
THD عادی	$< 0.08\%$	0.064%
THD با منبع نویزی	$< 1\%$	0.065%
$PSRR$	—	$-25dB$
$R_{in, diff}$	$> 1M\Omega$	∞
R_{out}	$< 50\Omega$	$123m\Omega$
Cost	≤ 200	۱۷۲

۲ معرفی مدار نهایی و ساختار کلی

خواسته مسئله (بخش ۱)

مدار نهایی پروژه را معرفی کنید. تأکید کنید که فقط یک مدار نهایی کامل تحویل داده شده است و این مدار شامل بخش‌های زیر است:

- ورودی تفاضلی
- طبقات تقویت ولتاژ
- مدارهای بایاس
- طبقه خروجی توان
- بار خروجی $R_L = 50\Omega$
- شبکه فیدبک منفی سراسری

همچنین توضیح دهید ترتیب تکمیل مدار چگونه بوده است؛ یعنی ابتدا افزودن طبقه خروجی و سپس اعمال فیدبک.

معرفی ساختار نهایی انتخابی

ساختار نهایی مدار متشکل است از یک ورودی دیفرانسیلی دو طبقه با ترانزیستورهای ماسفت که به طبقه خروجی push-pull متصل شده است. دلیل انتخاب ترانزیستور ماسفت هزینه ی کمتر و توان کمتر مصرفی برای راه‌اندازی بوده است.

ساختار دو طبقه ورودی با استفاده از بار فعال بهره ولتاژ بالایی فراهم می‌کند. این بخش مدار بایاس خود را دارد و با متصل کردن $16M$ به $13M$ در واقع جریان را کنترل کرده که میزان جریان بالایی از این مدار عبور نکند.

فیدبک از گره ی خروجی به گره ی V_{in} وصل شده است و یک فیدبک منفی سراسری ایجاد می‌کند. نتیجه ی این فیدبک بهره ی نهایی حدوداً ۲۰ است و همینطور کاهش مقاومت خروجی مدار. اعمال فیدبک مقدار DC نهایی و در نتیجه سوینگ مدار را هم به درستی کنترل می‌کند. همینطور باعث خطی شدن مدار در ناحیه ی بزرگتری از فرکانس می‌شود.


در طراحی فاز اول، تمام مدار با ترانزیستورهای دوقطبی ساخته شده بود. به دلیل هزینه ی بالا و همینطور توان مصرفی بالا در این فاز تصمیم بر آن گرفتم که از ترانزیستورهای ماسفت هم استفاده بکنم. همینطور که در شکل زیر مشخص است، فقط طبقه خروجی از ترانزیستور دوقطبی استفاده شده است.

مدار بایاس ماسفت توانایی درایو کردن طبقه ی خروجی دوقطبی را نداشت به همین علت یک مدار بایاس دوقطبی برای طبقه خروجی طراحی شده است. در واقع مدار دو مدار بایاس مستقل دارد، یکی BJT و دیگری MOSFET.

در مدار فیدبک یک خازن قرار داده شده است که باعث می‌شود منبع ولتاژ V_{EE} مانند زمین AC عمل بکند.

شماتیک کامل مدار نهایی

توجه کنید که مدار فیدبک در سمت راست بالا نمایش داده شده است. برای اینکه مدار همچنان واضح باقی بماند، با استفاده از لیل ها در سمت راست مدار فیدبک نشان داده شده است.




۳ تحلیل DC و بایاس مدار نهایی

خواسته مسئله (بخش ۲)

برای مدار نهایی تحلیل DC انجام دهید. نقطه کار طبقات اصلی، جریان‌های بایاس، ولتاژ گره‌های مهم و وضعیت بایاس طبقه خروجی را بررسی کنید. اگر از V_{BE} multiplier یا مدار مشابه استفاده کرده‌اید، مقدار بایاس آن را نیز گزارش کنید.

محاسبات تئوری بایاس مدار نهایی



$$V_b = 8.18$$

$$\left. \begin{aligned} I_5 &= k_p (10 - 8.18 - 0.6)^2 (1 + \lambda(10 - V_{G2})) \\ I_{12} &= I_5 = k_n (10 + V_{G2})^2 \end{aligned} \right\} V_{G2} = -8.7412$$

$$I_{12} = 5.7492 \text{ mA}$$

به دلیل ساختار خاص مدار، M_{16} در ناحیه اشباع قرار نمی گیرد. برای تحلیل بازنویسی معادلات باید مقدار ولتاژهای جریان ها را بدست آوریم.

جریان گذرنا از M_4 را I می گذاریم.

پس از آن از M_8, M_6 هم I می گذاریم که در M_3 ، $2I$.

$$I = 100 \mu A$$

$$\bar{I}_8 = k_p (10 - V_{G8} - V_{TH})^2 \rightarrow V_{G8} = 9.1808$$

$$\bar{I}_6 = k_n (8.18 - V_{D4})^2 (1 + \lambda (V_{G8} - V_{D4}))$$

$$V_{D4} = 7.6658$$

$$\bar{I}_4 = k_n (0 - V_P - V_{TH})^2 (1 + \lambda (V_{D4} - V_P)) \rightarrow V_P = -0.6751$$

$$\bar{I}_{10} = 2I = k_n (2(10 - 8.74 - 0.6)(V_{S13} + 10) - (V_{S13} + 10)^2) \rightarrow V_{S13} = -9.9878$$

$$\bar{I}_{13} = 2I = k_n (V_{G1} - V_{S13} - V_{TH})^2 (1 + \lambda (V_P - V_{S13}))$$

$$V_{G1} = -9.2573$$

$$\bar{I}_1 = k_n (10 + V_{G1} - V_{TH})^2 = 263.884 \mu A$$

$$I_2 = I_1 = k_p (10 - V_{G2} - V_{TH})^2 (1 + \lambda (10 - V_{G1}))$$

$$\rightarrow V_{G2} = 9.1407$$

$$\bar{I} = 140.25 \mu A$$

می توان به صورت متوالی این قاب را انجام داد و آجیه را به ترتیب آورد تا
تغییرات I به وقت مد نظر برسد.

تمام بارها را با I جیه به دست می آوریم:

$$\bar{I} = 140.25 \mu A$$

$$V_P = -0.69$$

$$V_{D4} = 7.47$$

$$V_{G1} = -9.25$$

به دلیل خط فیدبک، مدار DC خروجی نزدیک به صفر است. در این صورت ولتاژ
بیس Q_2 باید -0.7 باشد.

$$I_{M14} = I_{K_n} (V_{G1} + 10 - 0.6)^2 (1 + \lambda(10 - 0.7)) = 412 \mu A$$

$$I_{M15} = I_{K_p} (V_{G15} + 10 - 0.6)^2 (1 + \lambda(10 + 0.7)) \rightarrow V_{G15} = -9.03$$


برای Q_5, Q_6 :

$$I_C = \frac{20 - 0.7 \times 2}{15k} = 1.24 mA$$

نتایج شبیه سازی Point Operating DC

در این قسمت خروجی شبیه سازی نقطه کار DC را قرار دهید و مقادیر مهم را استخراج کنید.

Id(M1) :	0.000304142	device_current
Id(M12) :	0.00574921	device_current
Id(M13) :	0.000324345	device_current
Id(M14) :	0.000429941	device_current
Id(M15) :	-0.00043213	device_current
Id(M16) :	0.000324343	device_current
Id(M2) :	-0.000304142	device_current
Id(M3) :	0.000162548	device_current
Id(M4) :	0.000161796	device_current
Id(M5) :	-0.00574921	device_current
Id(M6) :	0.000161796	device_current
Id(M7) :	0.000162548	device_current
Id(M8) :	-0.000161796	device_current
Id(M9) :	-0.000162548	device_current
Ie(Q1) :	-0.00144862	device_current
Ie(Q2) :	0.00145308	device_current
Ie(Q3) :	-0.00132825	device_current
Ie(Q4) :	-0.00132825	device_current
Ie(Q5) :	0.00123701	device_current
Ie(Q6) :	-0.00123904	device_current
Ie(Q7) :	-0.00134546	device_current
Ie(Q8) :	0.00134308	device_current



نتایج مهم:

- ولتاژ DC خروجی در حالت ورودی صفر: $223\mu V$
- جریان بایاس طبقه خروجی: $1.33mA$
- توضیح کوتاه درباره‌ی وضعیت بایاس و پایداری آن:

۴ طراحی طبقه خروجی توان

خواسته مسئله (بخش ۳)

طبقه خروجی توان را معرفی و تحلیل کنید. باید نشان دهید که این طبقه به صورت یکپارچه به مدار اصلی متصل شده و برای راه اندازی بار 50Ω طراحی شده است. در این بخش نحوه اتصال، نوع ترانزیستورها، بایاس گذاری و دلایل انتخاب ساختار را توضیح دهید.

تحلیل و محاسبات تئوری طبقه خروجی

پ برای ولتاژ $V_{pp} = 16V$ داریم:

$$I = \frac{8}{50} = 160\text{ mA}$$

$$P = \frac{V_p^2}{2R_L} = 0.64\text{ W}$$

$$P_{supply} = \frac{2V_{CC}V_p}{\pi R_L}$$


$$\rightarrow \eta = \frac{\pi}{4} \frac{V_p}{V_{CC}}$$

در حالت ایده آل که بتواند $V_p = V_{CC}$ بشود، $\eta = 78.5\%$ بدست می آید، ولی برای $V_p = 8V$ اگر محاسبه بکنیم:

$$\eta \approx 63\%$$

معرفی و ارزیابی طبقه خروجی

از درین ترانزیستور $M15$ که خروجی طبقه تقویت ولتاژ است، به طبقه خروجی متصل می کنیم. ترانزیستورهای $Q5$ و $Q6$ جریان لازم برای راه اندازی طبقه خروجی را تامین می کنند. ترانزیستورهای $Q3$ و $Q4$ از بوجود آمدن Dead-zone جلوگیری می کنند و $Q7$ و $Q8$ جریان مدار بایاس را کپی می کنند. ای ساختار به راحتی جریان لازم برای بار را فراهم کرده و هیچ اعوجاجی در سیگنال خروجی دیده نمی شود.



۵ اعمال فیدبک منفی سراسری

خواسته مسئله (بخش ۴)

پس از افزودن طبقه خروجی، فیدبک منفی سراسری را روی مدار کامل اعمال کنید. فیدبک باید از خروجی نهایی مدار گرفته شود و به ورودی تفاضلی بازگردد. شبکه اصلی فیدبک فقط باید شامل دو مقاومت R_f و R_g باشد و بهره حلقه بسته باید تقریباً برابر ۲۰ شود.

محاسبات تئوری شبکه فیدبک

اگر بهره مدار باز این مدار برابر باشد با a و بهره فیدبک f باشد، بهره نهایی مدار می شود،

$$A = \frac{a}{1 + a \cdot f} \quad (۱)$$

اگر مقدار a زیاد باشد، آنگاه می توان نوشت:

$$A = \frac{1}{f} \quad (۲)$$

حال به طراحی مدار فیدبک بپردازیم. از دو مقاومت استفاده شده است و خروجی مدار را به ورودی منفی وصل می کند. از خازن هم استفاده شده است که VEE مشابه زمین برای AC رفتار بکند. مقادیر مقاومت ها به نوعی انتخاب شده اند که در نهایت $f = \frac{1}{20}$ بدهد.

نتایج اعمال فیدبک


مقادیر نهایی:

- $R_f : 200\text{ k}\Omega$
- $R_g : 10\text{ k}\Omega$
- محل نمونه برداری فیدبک: خروجی مدار که با لیبل out نشان داده است.
- محل اعمال فیدبک: به ترمینال منفی ورودی دیفرانسیلی.

بهره حلقه بسته در ۱ kHz:

$$20/92 : |A_{v, \text{closed}}|$$

$$26/41\text{ dB} : 20 \log |A_{v, \text{closed}}|$$




۶ مقایسه عملکرد مدار با فیدبک و بدون فیدبک

خواسته مسئله (بخش ۵)

مدار کامل را در دو حالت با فیدبک و بدون فیدبک مقایسه کنید. در هر دو حالت طبقه خروجی باید در مدار باقی بماند. اگر در حالت بدون فیدبک مدار اشباع می‌شود، اثر این موضوع را بر تخمین بهره توضیح دهید.

مقایسه کیفی و کمی دو حالت

به دلیل اینکه در حالت باز، ضریب تقویت ولتاژ بالایی دارد با ولتاژهای پایین ورودی دچار clipping می‌شویم. با تحلیل فرکانسی مدار متوجه می‌شویم که THD حدوداً ۱۰ برابری نسبت به مدار با فیدبک دارد، نشان می‌دهد که فیدبک به شدت اعوجاجات خروجی را کاهش می‌دهد و مدار را به حالت خطی نزدیک تر می‌کند. تحلیل AC مدار در شکل زیر نشان داده شده است و همانطور که می‌بینید با اینکه در بازه نسبتاً بزرگی بهره ثابت می‌دهد ولی این ناحیه کوچکتر از با حالت فیدبک دار است.



۷ تحلیل سوینگ خروجی، توان و راندمان

خواسته مسئله (بخش ۶)


بررسی کنید آیا مدار نهایی می‌تواند روی بار 50Ω خروجی سینوسی با دامنه $16V_{pp}$ بدون clipping شدید و اعوجاج آشکار ایجاد کند یا خیر. سپس توان تحویلی به بار، توان مصرفی کل مدار و راندمان طبقه خروجی را اندازه‌گیری کنید.

محاسبات تئوری سوینگ و راندمان

حداکثر سوینگ با فرض آنکه جریان کافی طبقه خروجی می‌تواند تولید بکند، ۹ تا منفی ۹ است.

$$P_L = \frac{V_p^2}{2R_L} = 0.64W$$

نتایج شبیه‌سازی Transient و اندازه‌گیری توان



نتایج عددی:

• دامنه ورودی موردنیاز برای $16V_{pp}$: $412mV$

• $804mW : P_{RL}$

• $1.342W : P_{total}$

• $1.163W : P_{out-stage}$

• $69\% : \eta_{out}$

$$\eta_{out} = \frac{P_{RL}}{P_{out-stage}} \times 100\%$$

دستورات مورد استفاده در شبیه‌سازی:

```
1 .meas TRAN P_R_1 RMS V(out)*I(R_load)
2 .meas TRAN P RMS V(Vcc)*I(vcc)-V(Vee)*I(vee)
```

۸ توان مصرفی در ورودی مشخص

خواسته مسئله (بخش ۷)

برای ورودی سینوسی با دامنه 50 mV و فرکانس 1 kHz ، توان مصرفی کل مدار نهایی را اندازه‌گیری کنید و با شرط

$$P_{\text{total}} \leq 190\text{ mW}$$

مقایسه نمایید.

اندازه‌گیری توان مصرفی در شرط استاندارد

در این قسمت نتیجه‌ی اندازه‌گیری توان کل مدار در شرایط استاندارد پروژه را گزارش کنید.

پارامتر	مقدار
دامنه ورودی	50 mV
فرکانس ورودی	1 kHz
توان مصرفی کل مدار	337 mW
وضعیت قبولی	بیشتر از مقدار قبولی است.

۹ اندازه گیری اعوجاج هارمونیک کل THD

خواسته مسئله (بخش ۸)

مقدار THD را برای مدار نهایی فیدبک دار، با حضور طبقه خروجی و بار 50Ω اندازه گیری کنید. آزمون باید برای ورودی سینوسی با دامنه $50mV$ و فرکانس $1kHz$ انجام شود. سپس همین آزمون را در حضور منبع نویزی سری شده با مقاومت های تعیین کننده جریان منابع جریان تکرار کنید.

روش اندازه گیری و تحلیل نتایج

منبع نویز را سری شده است با مقاومت های R_2 و R_3 . همچنان به نظر تاثیری زیادی بر THD نگذاشتند. بدون نویز: $THD = 0.064$
با وجود منابع نویز: $THD = 0.065$
دستور پیشنهادی:

1 .FOUR 1khz 100 V(out)

نتایج آزمون THD

شرایط آزمون	مقدار THD	وضعیت
مدار فیدبک دار، بدون منبع نویزی	۰/۰۶۴	باید کمتر از ۰/۰۸٪ باشد
مدار فیدبک دار، با منبع نویزی سری شده	۰/۰۶۵	باید کمتر از ۱٪ باشد

توضیح کوتاه درباره تغییر THD در حضور نویز:

۱۰ اندازه‌گیری PSRR با منبع تغذیه دندانه‌اره‌ای

خواسته مسئله (بخش ۹)

با صفر کردن ورودی مدار، اثر رپل منبع تغذیه را بر خروجی بررسی کنید. در این آزمون باید از منابع تغذیه دندانه‌اره‌ای با رپل 10mV برای V_{CC} و V_{EE} استفاده شود و سپس مقدار $PSRR$ از رابطه

$$PSRR = 20 \log \left(\frac{V_{\text{ripple}}}{\Delta V_{\text{out}}} \right)$$

محاسبه شود.


روش آزمون و محاسبه PSRR

$$PSRR = -25\text{dB}$$

نمونه منبع پیشنهادی:

```
1 Vcc Vcc 0 PWL(0 12 5m 12.01 10m 12 15m 12.01 20m 12)
2 Vee Vee 0 PWL(0 -12 5m -12.01 10m -12 15m -12.01 20m -12)
```

نتایج آزمون PSRR



پارامتر	مقدار
V_{ripple}	10 mV
ΔV_{out}	180 mV
$PSRR$	-25 dB

توضیح کوتاه درباره عملکرد مدار در برابر رپل منبع تغذیه:

۱۱ اندازه‌گیری مقاومت ورودی تفاضلی

خواسته مسئله (بخش ۱۰)

مقاومت ورودی تفاضلی مدار نهایی را اندازه‌گیری کنید و با شرط

$$R_{in,diff} > 1M\Omega$$

مقایسه نمایید. روش اندازه‌گیری باید به‌طور کامل توضیح داده شود.

محاسبات یا روش تحلیلی مقاومت ورودی تفاضلی

به دلیل آنکه از ترانزیستورهای ماسفت استفاده شده است، مقاومت ورودی بی‌نهایت داریم.

۱۲ اندازه‌گیری مقاومت خروجی

خواسته مسئله (بخش ۱۱)

مقاومت خروجی مدار نهایی را پس از حذف بار R_L اندازه‌گیری کنید و با شرط

$$R_{out} < 50\Omega$$

مقایسه نمایید. روش شبیه‌سازی و استخراج مقدار باید توضیح داده شود.


محاسبات یا روش تحلیلی مقاومت خروجی

در این بخش روش تئوری یا تخمین تحلیلی مقاومت خروجی را بنویسید.

محاسبات مربوط به R_{out} را اینجا قرار دهید

نتایج شبیه‌سازی مقاومت خروجی

در حالت بی‌باری اول ولتاژ اندازه‌گیری می‌شود. سپس یک مقاومت تست به خروجی اضافه می‌کنیم. با تغییر دادن می‌توانیم مقدار دامنه ولتاژ خروجی را کاهش بدهیم. زمانی که این مقدار به نصف مقدار حالت بی‌باری برسد، آن مقاومت با مقاومت خروجی مدار برابر است.



مقدار نهایی:

$$R_{out} = 128\text{ m}\Omega : R_{out}$$

• وضعیت قبولی: در شرط گفته شده صدق می‌کند.

۱۳ آزمون تقویت سیگنال صوتی واقعی

خواسته مسئله (بخش ۱۲)

در این بخش باید یک فایل صوتی واقعی به ورودی مدار اعمال شود و خروجی تقویت شده بررسی گردد. استفاده از سیگنال سینوسی ساده به جای فایل صوتی واقعی قابل قبول نیست. لازم است شکل موج ورودی و خروجی قرار داده شود و نشان داده شود که خروجی دچار clipping شدید نشده است.

آماده سازی فایل صوتی و توضیحات لازم


در این بخش مشخص کنید:




- فایل ورودی از چه نوعی بوده است
- آیا به تک کاناله تبدیل شده است یا خیر
- نرخ نمونه برداری چقدر بوده است
- آیا دامنه نرمال سازی شده است یا خیر

نتایج آزمون صوتی

مشخصات فایل صوتی:

- نام فایل ورودی: input.wav
- نام فایل خروجی: output.wav
- fft فایل ورودی و خروجی





توضیح درباره کیفیت خروجی و وجود یا عدم وجود clipping: فایل خروجی بدون هیچ اعوجاج مشهودی ایجاد شده است. با فقط گوش دادن به آن متوجهی هیچ اعوجاجی نمی‌شویم و فقط سیگنال ورودی را به صورت تقویت شده داریم.

۱۴ هزینه مدار و محدودیت قطعات

خواسته مسئله (بخش ۱۳)

هزینه نهایی مدار خود را با توجه به فایل محاسبه هزینه تعیین کنید. اگر هزینه از ۲۰۰ بیشتر شده است، مقدار جریمه را از رابطه زیر محاسبه کنید:

$$\text{Penalty} = 2\% \times \left[\frac{\text{Cost} - 200}{5} \right]$$

جدول تعداد قطعات و هزینه

نوع المان	تعداد	هزینه هر واحد	هزینه کل
MOSFET	۱۴	۳	۴۲
BJT	۸	۵	۴۰
مقاومت	۵	۱۰	۵۰
خازن	۱	۴۰	۴۰
هزینه کل			۱۷۲

نتایج:

- هزینه کل مدار: ۱۷۲
- آیا از سقف هزینه عبور کرده‌اید؟ خیر

۱۵ شرایط امتیازی پروژه

خواسته مسئله (بخش ۱۴)

اگر شرایط امتیازی پروژه را بررسی کرده‌اید، در این بخش نتایج آن را گزارش کنید. برای دریافت امتیاز اضافه باید هر سه شرط زیر هم‌زمان برقرار باشند:

- سوینگ خروجی $17V_{pp}$ بدون clipping آشکار
- راندمان بیشتر از ۷۰٪ در همان نقطه کاری
- ولتاژ DC خروجی کمتر از $100mV$

بررسی شرایط امتیازی

در این مدار گزارش شده تا اینجا کار، نمی‌توان شرایط امتیازی را برآورده کرد. ولی با یک تغییر کوچک در مقدار مقاومت R_3 امکان پذیر است. اگر R_3 را از $17k$ به $12k$ کاهش بدهیم با مقدار ورودی ولتاژ $450mV$ به سوینگ خواسته شده می‌رسید و راندمان در این شرایط ۷۴٪ است و همین‌طور حد ولتاژ DC خواسته شده را هم دارا است.

با تغییر مقدار R_3 تغییر زیادی در پارامترهای حساب شده تا اینجا کار بوجود نمی‌آید، فقط توان مصرفی کل افزایش میابد که در مدار قبلی هم از $190mW$ بیشتر است. به همین خاطر تمام خواسته‌هایی که مدار قبلی برآورده می‌کند با تغییر مقاومت هم خواهیم داشت.

پارامتر	شرط لازم	مقدار شما
سوینگ خروجی	$17V_{pp}$	
راندمان	$> 70\%$	
$ V_{out,DC} $	$< 100mV$	

موارد لازم:

- دامنه ورودی متناظر با $17V_{pp}$: _____
- شکل موج خروجی در این حالت: _____
- نتیجه نهایی بخش امتیازی: _____

۱۶ فایل‌های تحویلی

خواسته مسئله (بخش ۱۵)

فهرست فایل‌های نهایی تحویلی پروژه را کامل کنید.

چک‌لیست فایل‌های تحویلی

- فایل شماتیک مدار کامل LTspice با پسوند .asc
- فایل مربوط به آزمون صوتی
- فایل audio.wav
- فایل output.wav
- گزارش نهایی به صورت PDF

۱۷ جمع بندی نهایی

خواسته مسئله (بخش ۱۶)

در یک جمع بندی کوتاه توضیح دهید:

- مهم ترین چالش طراحی فاز دوم چه بود؟
- کدام بخش از میان طبقه خروجی، فیدبک، $PSRR$ ، THD یا تست صوتی سخت تر بود؟
- اگر بعضی مشخصات به طور کامل برآورده نشده اند، علت آن چیست؟
- اگر زمان یا هزینه بیشتری داشتید چه بهبودی در مدار اعمال می کردید؟

نتیجه گیری نهایی

در اول سعی داشتم که با استفاده از مدار فاز قبلی و با بهبود آن مدار این فاز را طراحی بکنم. به دلیل محدودیت هزینه و توان مصرفی موفق به این کار نشدم. با طراحی دوباره با ماسفت توانستم هزینه را کاهش بدهم ولی همچنان توان مصرفی بالاتر از حد مجاز است. با این حال به نظر طراحی جدید این فاز بهتر از فاز قبل توانست شرایط این فاز را برقرار بکند. اگر زمان بیشتری برای طراحی داشتم احتمالاً به دنبال راهی برای کاهش دادن توان مصرفی می گشتم. ولی به غیر از آن عملکرد مدار در بقیه بخش ها قابل قبول است.