

ARM

Cortex-M0


Processor










- * Dejar Read Enable siempre a Vcc
- * Write Enable Gnd
- * Output Enable siempre Vcc


















Control Bus: RZ_BUS










Read_RAM ARR_Load ARR_Bus Write RAM Control Address_1(4) RAM DRR Load Address_2(4) DRR BUS Load Unity Address_3(4) RAM_DRR_Bus Type_of_Registration DRR_BUS_Bus Bank perator (5 Bank Load Bus Rn_Rm RZ Read RZ_.









AT28C64B




AT28C64B




HY6264A




HY6264A



HY6264A



HY6264A



CONTROL

STEPS

Aritmético-Lógicas

- *ADC (reg) Señales para leer del banco de registros (1), señales multiplexor para que salga el dato del banco (2), ALU Load (2), ALU operator (2), ZR_Load (3), ZR_Bus (4), Señales para escribir en Banco (5)
- *ADD (imm) **T1**: Señales para leer del banco de registros, señales multiplexor para que salga el dato inmediato de la unidad de control, ALU Load, ALU operator, ZR_Load, ZR_Bus, Señales para escribir en Banco
- **T2: No leer banco,** Señales multiplexor para que salga el dato inmediato de la unidad de control, ALU Load, ALU operator, ZR_Load, ZR_Bus, Señales para escribir en Banco
- *ADD (reg) **T1**: Señales para leer del banco de registros, señales multiplexor para que salga el dato del banco, ALU Load, ALU operator, ZR_Load, ZR_Bus, Señales para escribir en Banco **T2**: Señales para leer del banco de registros (dirección será de 4 bits) por lo que puede ser el PC, señales multiplexor para que salga el dato del banco, ALU Load, ALU operator, ZR_Load, ZR_Bus, Señales para escribir en Banco
- * AND (reg) Señales para leer del banco de registros, señales multiplexor para que salga el dato del banco, ALU Load, ALU operator, ZR_Load, ZR_Bus, Señales para escribir en Banco

- * ASR(imm) Señales para leer del banco de registros, señales multiplexor para que salga el dato del banco, señal otro multiplexor para que saque dato inmediato de 5 bits y se usarán solo esos 5 bits, ALU Load, ALU operator, ZR Load, ZR Bus, Señales para escribir en Banco
- * ASR(reg) Señales para leer del banco de registros, señales multiplexor para que salga el dato del banco, ALU Load, ALU operator, ZR_Load, ZR_Bus, Señales para escribir en Banco
- * BIC(reg) Señales para leer del banco de registros, señales multiplexor para que salga el dato del banco, ALU Load, ALU operator, ZR_Load, ZR_Bus, Señales para escribir en Banco
- * EOR(reg) Señales para leer del banco de registros, señales multiplexor para que salga el dato del banco, ALU Load, ALU operator, ZR_Load, ZR_Bus, Señales para escribir en Banco
- * LSL(imm) -- Señales para leer del banco de registros, señales multiplexor para que salga el dato del banco, señal otro multiplexor para que saque dato inmediato de 5 bits y se usarán solo esos 5 bits, ALU Load, ALU operator, ZR Load, ZR Bus, Señales para escribir en Banco

- * LSL(reg) Señales para leer del banco de registros, señales multiplexor para que salga el dato del banco, ALU Load, ALU operator, ZR_Load, ZR_Bus, Señales para escribir en Banco
- * LSR(imm) Señales para leer del banco de registros, señales multiplexor para que salga el dato del banco, señal otro multiplexor para que saque dato inmediato de 5 bits y se usarán solo esos 5 bits, ALU Load, ALU operator, ZR_Load, ZR_Bus, Señales para escribir en Banco
- * LSR(reg) Señales para leer del banco de registros, señales multiplexor para que salga el dato del banco, ALU Load, ALU operator, ZR_Load, ZR_Bus, Señales para escribir en Banco
- * MUL Señales para leer del banco de registros, señales multiplexor para que salga el dato del banco, ALU Load, ALU operator, ZR_Load, ZR_Bus, Señales para escribir en Banco
- * MVN(reg) Señales para leer del banco de registros, señales multiplexor para que salga el dato del banco, ALU Load, ALU operator, ZR_Load, ZR_Bus, Señales para escribir en Banco
- * NOP Nada

- * ORR(reg) Señales para leer del banco de registros, señales multiplexor para que salga el dato del banco, ALU Load, ALU operator, ZR_Load, ZR_Bus, Señales para escribir en Banco
- * REV Señales para leer del banco de registros, señales multiplexor para que salga el dato del banco, ALU Load, ALU operator, ZR_Load, ZR_Bus, Señales para escribir en Banco
- * REV16 Señales para leer del banco de registros, señales multiplexor para que salga el dato del banco, ALU Load, ALU operator, ZR_Load, ZR_Bus, Señales para escribir en Banco
- * REVSH Señales para leer del banco de registros, señales multiplexor para que salga el dato del banco, ALU Load, ALU operator, ZR_Load, ZR_Bus, Señales para escribir en Banco
- * ROR (reg) Señales para leer del banco de registros, señales multiplexor para que salga el dato del banco, ALU Load, ALU operator, ZR_Load, ZR_Bus, Señales para escribir en Banco
- * RSB (imm) Señales para leer del banco de registros, señales multiplexor para que salga el dato del banco y el otro mux no importa lo que salga (o mandar un dato inmediato de puros ceros), ALU Load, ALU operator, ZR_Load, ZR_Bus, Señales para escribir en Banco

- * SBC (reg) Señales para leer del banco de registros, señales multiplexor para que salga el dato del banco, ALU Load, ALU operator, ZR Load, ZR Bus, Señales para escribir en Banco
- * SUB (imm)— T1: Señales para leer del banco de registros, señales multiplexor para que salga el dato del banco, y en el otro multiplexor que salga dato inmediato, con sign extension en 00, ALU Load, ALU operator, ZR_Load, ZR_Bus, Señales para escribir en Banco
- **T2**: Señales para leer del banco de registros, señales multiplexor para que salga el dato del banco y en el otro mux un dato inmediato, ALU Load, ALU operator, ZR_Load, ZR_Bus, Señales para escribir en Banco
- * SUB (reg) Señales para leer del banco de registros, señales multiplexor para que salga el dato del banco, ALU Load, ALU operator, ZR_Load, ZR_Bus, Señales para escribir en Banco
- * SXTB Señales para leer del banco de registros, señales multiplexor para que salga el dato del banco, ALU Load, ALU operator, ZR_Load, ZR_Bus, Señales para escribir en Banco
- * SXTH Señales para leer del banco de registros, señales multiplexor para que salga el dato del banco, ALU Load, ALU operator, ZR_Load, ZR_Bus, Señales para escribir en Banco
- * TST(reg) Señales para leer del banco de registros, señales multiplexor para que salga el dato del banco, ALU Load, ALU operator, banderas a la unidad de control, de ahí ir a Fetch 1

- * UXTB Señales para leer del banco de registros, señales multiplexor para que salga el dato del banco, ALU Load, ALU operator, ZR_Load, ZR_Bus, Señales para escribir en Banco
- * UXTH Señales para leer del banco de registros, señales multiplexor para que salga el dato del banco, ALU Load, ALU operator, ZR_Load, ZR_Bus, Señales para escribir en Banco
- * CMN (reg) Señales para leer del banco de registros, señales multiplexor para que salga el dato del banco, ALU Load, ALU operator (suma entre Rm y Rn), banderas a la unidad de control, de ahí ir a Fetch 1
- * CMP (imm) Señales para leer del banco de registros, señales multiplexor para que salga el dato del banco(Rn) y en el otro multiplexor un dato inmediato, ALU Load, ALU operator (resta Rn-imm8), banderas a la unidad de control, de ahí ir a Fetch 1
- * CMP (reg) **T1**: Señales para leer del banco de registros (Rn), señales multiplexor para que salga el dato del banco, ALU Load, ALU operator (Rn-Rm), **banderas a la unidad de control, de ahí ir a Fetch 1**
- **T2:** Señales para leer del banco de registros (SP/Rm y Rn), señales multiplexor para que salga el dato del banco, ALU Load, ALU operator (Rn-Rm/SP?), **banderas a la unidad de control, de ahí ir a Fetch 1**

Aritméticas Especiales

* ADD (SP Plus Immediate)—**T1**: Leer SP del banco de registros, señales multiplexor para que salga el dato del banco y en el otro mux un dato inmediato, ALU Load, ALU operator, ZR_Load, ZR_Bus, escribir en Rd en el banco

T2: Leer SP del banco de registros, señales multiplexor para que salga el dato del banco y en el otro mux un dato inmediato de 7, ALU Load, ALU operator, ZR_Load, ZR_Bus, escribir en SP en el banco

- * ADD (SP Plus Register)— Leer SP y Rd/Rm del banco de registros, señales multiplexor para que salga el dato del banco, ALU Load, ALU operator, ZR_Load, ZR_Bus, escribir en Rd en el banco
- * ADR Leer PC del banco de registros, señales multiplexor para que salga el dato del banco y en el otro el dato inmediato, ALU Load, ALU operator, ZR_Load, ZR_Bus, escribir en Rd en el banco
- * SUB (SP Minus Immediate) Leer SP del banco de registros, señales multiplexor para que salga el dato del banco y en el otro mux un dato inmediato de 7 bits, ALU Load, ALU operator, ZR_Load, ZR_Bus, escribir en Rd en el banco

Saltos

- * B -
- * BL -
- * BLX -
- * BX -

Transferencias

STORE

- * STR (imm)— Leer Rn del banco de registros, señales multiplexor para que salga el dato del banco y en el otro un un inmediato, ALU Load, ALU operator(suma), ZR_Load, ZR_Bus, ARR_Load, ARR_Bus.
- Mandando dato Rt al registro de dato y escribiéndolo en RAM: Leer dato del banco, paso por ALU o inout, DRR_BUS_Load, RAM_DDR_Bus.
- * STR (reg) Igual que STR (imm) pero lees Rn y Rm en banco de registros.
- * STRB (imm) Igual que STR (imm) pero guardas un byte de Rt en RAM
- * STRB (reg) Igual que STRB (imm) pero lees Rn y Rm en banco de registros.
- * STRH (imm) Igual que STRB (imm) pero guardas 16 bits de Rt en RAM
- * STRH (reg) Igual que STRB (imm) pero lees Rn y Rm en banco de registros.

LOAD

- * LDR (imm) Leer Rn del banco de registros, señales multiplexor para que salga el dato del banco y en el otro un un inmediato, ALU Load, ALU operator(suma), ZR_Load, ZR_Bus, ARR_Load, ARR_Bus.
- Sacando lo que hay en esa dirección en RAM y escribiendo en banco: RAM_DRR_Bus, RAM_DRR_Load, DRR_Bus_bus, leer del data in en banco y escribirlo en Rt
- * LDR (literal) Igual que LDR (imm), pero lees PC del banco y lo sumas con un imm8
- * LDR (reg) Igual que LDR (imm), pero lees Rm y Rn del banco para sumarse
- * LDRB (imm) Igual que LDR (imm), pero sacas un byte de RAM, lo extiendes a 32 con ceros, y lo escribes en Rt
- * LDRB (reg) Igual que LDRB (imm), pero lees Rm y Rn en banco
- * LDRH (imm) Igual que LDRB (imm), pero sacas 16 bits de RAM
- * LDRH (reg) Igual que LDRB (reg), pero sacas 16 bits de RAM
- * LDRSB (reg) Igual que LDRB (reg), pero extiendes con signo el byte de RAM
- * LDRSH (reg) Igual que LDRSB (reg), pero extiendes con signo los 16 bits de RAM

Otras

* MOV (imm) – Leer dato inmediato de 8 bits extendido con ceros en multiplexor, Bypass en ALU, escribirlo en Rd

* MOV (reg) — **T1**: Leer Rm (4 bits) del banco de registros, pasarlo por multiplexor y Bypass en ALU, Bypass en ALU, escribirlo en Rd

T2: Igual que T1 pero RM es de 3 bits

** POP – saca un dato o varios de RAM y lo(s) escribe en Banco(y en PC)? The lowest-numbered register is loaded from the lowest memory address, through to the highest-numbered register from the highest memory address.

** PUSH – guarda un registro o varios (y LR)del Banco en RAM?
The registers are stored in sequence, the lowest-numbered register to the lowest memory address, through to the highest-numbered register to the highest memory address.

OPERANDO ALU

```
resultado_suma_carry when "00000",
                                               -- ADC (Register)
resultado suma when "00001", -- ADD (Imm 3-bit)/ADD(Reg)/ADD(SP Plus Imm)/ADD(SP Plus Reg)/ADR/CMN(reg)
resultado and when "00010",
                                               -- AND (Register)
resultado ASR when "00011",
                                               -- ASR (Immediate) / ASR (Register)
resultado bit clear when "00100",
                                               -- BIC (Register)
                                              -- EOR (Register)
resultado xor when "00101",
                                           -- LSL (Immediate) / LSL (Register)
resultado LSL when "00110",
resultado LSR when "00111",
                                              -- LSR (Immediate) / LSR (Register)
"----" when "01000",
resultado mult(31 downto 0) when "01001",
resultado not when "01010",
                                               -- MVN (Register)
                                              -- NOP / Bypass
A when "01011".
                                              -- ORR (Register)
resultado or when "01100",
resultado REV when "01101",
resultado REV16 when "01110",
                                                -- REV16
resultado REVSH when "01111",
                                               -- REVSH
                                              -- ROR (Register)
resultado rotate when "10000",
                                              -- RSB (Immediate)
resultado not when "10001",
resultado Resta carry when "10010",
                                    -- SBC (Register)
resultado_resta when "10011", -- SUB (Imm 3-bit) /SUB (Reg) /CMP (imm) /CMP (reg) /SUB(SP Minus Imm)
resultado SXTB when "10100",
                                               -- SXTB
resultado SXTH when "10101",
                                              -- SXTH
"-----" when "10110", -- TST (Register)
resultado UXTB when "10111",
                                               -- UXTB
resultado UXTH when "11000",
                                                -- UXTH
(others =>'0') when others;
```

FETCH

Máquinas de estado:

- * Traer PC del Banco de Registros a registro AR por medio de un nuevo camino directo entre ellos, cargarlo (LOAD) en AR.
- * Mandar dato en AR a la memoria de programa, incrementar PC en el banco de registros, esperar 4 ciclos de reloj a 25MHz para dar 160ns a memoria ROM física
- * Después del tiempo de lectura, cargar la salida de la memoria ROM al IR en la Unidad de Control (IR_LOAD).

DECODE

* Decodificación IR (ver qué se va a hacer) y codificar (mandar señales individuales a todos lados)

EXECUTE

* Realizar Instrucción, ya sea de operación aritmética-lógica, transferencia (Load/Store), Saltos, etc., mandando señales de IR y otras de las Unidad de Control en sus respectivos tiempos de la máquina de estados.

* Al terminar reiniciar proceso (Fetch 1).