# מעבדה לVHDL – מחלק תדר

תחילה כתבנו תוכנית בעלי משתני generic אשר הם יקבעו את הזמן מחזור ואת המחזור פעולה ( Duty ). Cycle).

הרעיון בתוכנית הוא לקחת אות שעון בתדר [MHz] 50 ולחשב כמה עליות שעון צריך לספור כדי לעשות הרעיון בתוכנית הוא לקחת אות שעון בתדר [Hz] 100[msec] השהייה של שנייה אחת (עבור תדר [Hz]).

תחילה חישבנו כמה זמן לוקח לclk בעל תדר [MHz] לבצע עלייה (זמן מחזור שלם):

$$f_{clk_{in}} = \frac{1}{T_{clk_{in}}} \rightarrow 50[MHz] = \frac{1}{T_{clk_{in}}} \rightarrow T_{clk_{in}} = 20[nsec]$$

כעת חישבנו כמה פעמים עלינו לספור את הזמן הזה כדי להגיע לזמן של שנייה אחת:


$$Tick = \frac{T}{T_{clk_{in}}} = \frac{1[sec]}{20[nsec]} = f_{clk_{in}} = 50,000,000[Ticks]$$

קיבלנו את כמות העליות שעון שעלינו לספור בכדי להגיע להשהייה של שנייה אחת.

כעת עבור D.C של [%]50 נספור חצי מהזמן שעבורו המחזור יהיה במצב '1' לוגי.

תוכנית:

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity Generator_nHz is
port(
clkin: in std_logic;
clkout: buffer std_logic:='1');
end;
architecture one of Generator_nHz is
signal count: integer range 0 to N := 0;
begin
process(clkin)
beain
if (clkin 'event and clkin = '1') then
   if (count = N) then
      count <= 0;
clkout <= '1';</pre>
   elsif (count = DC) then
      count <= count + 1;
      clkout <= '0';
      count <= count + 1;
   end if;
end if:
end process;
end;
```



כעת שינינו את המשתנים בGeneric (על ידי Generic map) בתוכנית שבה אנו מוציאים את כל 4 האותות הרצויים:


תוכנית:

```
library ieee;
use ieee.std_logic_1164.all;
entity Generator is
port(
sel: in std_logic_vector(1 downto 0);
clkin: in std_logic;
clkout: buffer std_logic;
x: out std_logic);
end;

architecture one of Generator is


-- / Components \ --
component Generator_nHz
generic(N: integer:= 5000000);
port(
clkin: in std_logic;
clkout: buffer std_logic:='0');
end component \ --
-- / Signals \ --
signal clk1,clk2,clk3,clk4: std_logic;
-- / Signals \ \ --
signal clk1,clk2,clk3,clk4: std_logic;
-- / Signals \ --
signal clk1,clk2,clk2,clk3,clk4: std_logic;
-- / Signals \ --
signal clk1,clk2,clk2,clk3,clk4: std_logic;
-- / Signals \ --
signal clk1,clk2,clk2,clk2,clk2,clk2,clk2,clk2,c
```

:RTL



לכידת האותות בScope:


Div1 - 1[Hz] (D.C. = 50[%]) - Full period measure



### Div1 - 1[Hz] (D.C. = 50[%]) - Pulse measure



## Div2 - 1[Hz] (D.C = 25[%]) – Full period measure



Div2 - 1[Hz] (D.C = 25[%]) - Pulse measure



Div3 – 10[Hz] (50[%]) – Full period measure

DS0-X 1102G, CN57046252: Sun Apr 15 07:25:11 2018



#### Div3 – 10[Hz] (50[%]) – Pulse measure

DS0-X 1102G, CN57046252: Sun Apr 15 07:24:52 2018



Div4 – 10[Hz] (D.C=75[%]) – Full period measure

DS0-X 1102G, CN57046252: Sun Apr 15 07:23:33 2018



### Div4 - 10[Hz] (D.C = 75[%]) - Pulse measure

DS0-X 1102G, CN57046252: Sun Apr 15 07:24:00 2018

