



RISC-V 架构测试初步

PLCT Lab 每周技术分享

熊家辉

浙江工商大学

2024 年 4 月 17 日

Navigation icons: back, forward, search, and other presentation controls. 1/53

RISCOF 初步

2024-04-17



RISC-V 架构测试初步
PLCT Lab 每周技术分享

熊家辉
浙江工商大学
2024 年 4 月 17 日

第1节 简介

第 1 节

简介

第 1.1 小节

riscv-arch-test 简介

2024-04-17

RISCOF 初步	
└ 简介	
└└ riscv-arch-test 简介	

第 1 节	
简介	
第 1.1 小节	
riscv-arch-test 简介	

RISC-V 架构测试是一组不断发展的测试，旨在帮助确保为给定 RISC-V 配置文件/规范编写的软件能够在符合该配置文件的所有实现上运行。这些测试还有助于确保实施者正确理解并实施了规范。通过 RISC-V 架构测试并不意味着设计符合 RISC-V 架构。这些只是一组基本的测试，检查规范的重要方面，而不关注细节。RISC-V 架构测试不能替代严格的设计验证。架构测试向用户提供的结果可以保证规范已被正确解释，并且被测实现 (DUT) 可以被声明为符合 RISC-V 架构测试。

2024-04-17	RISCOF 初步		
	└─简介		项目目的
	└─riscv-arch-test 简介		RISC-V 架构测试是一些不断发展的测试。旨在帮助确保为特定 RISC-V 配置文档/库编写的软件能够在符合该配置文件的硬件上运行。 这些测试分为两种类型:架构级和库级。前者在 RISC-V 架构中并不普遍,后者符合 RISC-V 架构。这只是一些基本的测试。检查实现的重要方面,而不深入细节。 RISC-V 架构测试不能替代严格的设计验证。架构测试对用户提供的结果可以保证规格已被正确解释,并且基测实现 (OUI) 可以被声明为符合 RISC-V 架构测试。
	└─项目目的		

- ◀ ◻ ▶ ◀ ◻ ▶ ◀ ≡ ▶ ◀ ≡ ▶ ≡ ↺ 🔍 ↻ 6/53

项目内容	1. 项目背景及意义 2. 项目目标及任务 3. 项目组织及分工 4. 项目进度安排 5. 项目经费预算 6. 项目风险评估 7. 项目成果预期
------	--

- coverage 文件夹里面包含了很多cgf文件。该文件描述对于某一个指定的扩展，需要覆盖到的寄存器、指令

第 1 节

简介

第 1.2 小节

RISCOF 简介

2024-04-17

RISCOF 初步

└简介

└└RISCOF 简介

第 1 节

简介

第 1.2 小节

RISCOF 简介

RISCOF 简介

RISCOF: RISC-V 兼容性框架是一个基于 Python 的框架, 可使用一套 RISC-V 架构组装测试针对标准 RISC-V 黄金参考模型测试 RISC-V 目标 (硬或软实现)。

1. 用户做出的 ISA 选择的基于 RISC-V CONFIG 的 YAML 规范。
2. 一个 Python 插件，框架可以使用它来编译测试、模拟测试并提取每个测试的签名。构建模型插件部分提供了定义 python 插件的步骤。
3. RISC-V CONFIG: 需要该工具来验证用户提供的输入 ISA YAML 的合法性。
4. RISC-V ISAC: 该工具用于提供覆盖率分析以及对当今 RISC-V 中可用架构套件的质量评估。
5. RISC-V CTG: RISC-V CTG 是基于 RISC-V 的兼容性测试生成器。



RISCOF 运行

第2节

RISCOF 运行

第 2.1 小节

依赖准备

- 2024-04-17

确认当前 PATH 内包含 `C:\cygwin\usr\bin*`

Spike, 参见 riscv-isa-sim。Spike 是符合 RISC-V ISA 模拟器, 可实现一个或多个 RISC-V hart 的功能模型。

确认当前 PATH 内包含 `C:\cygwin\usr\bin*`

构造 Sail I

Sail 依赖

```
1 sudo apt-get install opam build-essential libgmp-dev z3 pkg-config zlibg-dev
2 opam init -y --disable-sandboxing
3 opam switch create ocaml-base-compiler.4.06.1
4 opam install sail -y
5 eval `$(opam config env)`
```

2024-04-17

- RISCOF 初步
 - RISCOF 运行
 - 依赖准备
 - 构造 Sail

构造 Sail I

```
Sail 依赖
1 sudo apt-get install opam build-essential libgmp-dev z3 pkg-config zlibg-dev
2 opam init -y --disable-sandboxing
3 opam switch create ocaml-base-compiler.4.06.1
4 opam install sail -y
5 eval `$(opam config env)`
```

构造 Sail II

构建 Sail

```
1 git clone https://github.com/riscv/sail-riscv.git
2 cd sail-riscv
3 make
4 ARCH=RV32 make
5 ARCH=RV64 make
6 ln -s sail-riscv/c_emulator/riscv_sim_RV64 /usr/bin/riscv_sim_RV64
7 ln -s sail-riscv/c_emulator/riscv_sim_RV32 /usr/bin/riscv_sim_RV32
```

使用 Docker Sail

Docker Sail

1 docker pull registry.gitlab.com/incoresemi/docker-images/compliance

2024-04-17

RISCOF 初步

└─RISCOF 运行

└─依赖准备

└─使用 Docker Sail

使用 Docker Sail

Docker Sail

docker pull registry.gitlab.com/incoresemi/docker-images/compliance

第2节

RISCOF 运行

第 2.2 小节

准备配置

neorv32 是个微型、可定制和可扩展的 MCU 级 32 位 RISC-V 软核 CPU 和用独立于平台的 VHDL 编写的类似微控制器的 SoC。RV32 [I/E] [M] [A] [C] [B] [U] [X] [Zicsr] [Zicntr] [Zicond] [Zihpm] [Zifencei] [Zfinx] [Zmmul] [Zxcfu] [Smpmp] [Sdext] [Sdtrig]


```
1 INFO | ***** RISCOF: RISC-V Architectural Test Framework 1.25.3 *****
2 INFO | using riscv_isac version : 0.18.0
3 INFO | using riscv_config version : 3.18.1
4 INFO | Setting up sample plugin requirements [Old files will be overwritten]
5 INFO | Creating sample Plugin directory for [DUT]: spike
6 INFO | Creating sample Plugin directory for [REF]: sail_cSim
7 INFO | Creating Sample Config File
8 INFO | **NOTE**: Please update the paths of the reference and plugins in the config.ini
      file
```

```
成功生成配置文件
1  INFO: ***** KRICSP: KRC-V Architectural Test Framework 1.26.3 *****
2  INFO: using racyc Isaac version : 0.10.0
3  INFO: using racyc config version : 3.14.1
4  INFO: Setting up sample plugin requirements [Std files will be overwritten]
5  INFO: Creating sample Plugin directory for [BOT]: spine
6  INFO: Creating sample Plugin directory for [MSP]: call_sdlc
7  INFO: Creating Sample Config File
8  INFO: ***** Please update the paths of the reference and plugins in the config.ini
   File
```


展开架构测试

```
1 placed --verbose info arch-tests --clone
```

第2节

RISCOF 运行

第 2.3 小节

运行

运行架构测试 I

第一步是检查输入的 yam1 文件是否配置正确。

检查输入

```
1 riscof validateyaml --config=config.ini
```

YAML 文件验证

```
1 [INFO] : Reading configuration from: /scratch/git-repo/incoresemi/riscof/config.ini
2 [INFO] : Preparing Models
3 [INFO] : Input-ISA file
4 [INFO] : Loading input file: /scratch/git-repo/incoresemi/riscof/spike/sample_isa.yaml
5 [INFO] : Load Schema /home/neel/.pyenv/versions/3.7.0/envs/venv/lib/python3.7/site-
  packages/riscv_config/schemas/schema_isa.yaml
6 [INFO] : Initiating Validation
```


选中测试 II

用例表样式

```
1 suite/rv32i_m/C/C-ADD.S:
2   work_dir: /scratch/git-repo/incoresemi/riscof/riscof_work/rv32i_m/C/C-ADD.S
3   macros: [TEST_CASE_1=True, XLEN=32]
4   isa: RV32IC
5   test_path: /home/neel/.pyenv/versions/3.7.0/envs/venv/lib/python3.7/site-packages/
             riscof/suite/rv32i_m/C/C-ADD.S
```

运行测试 I

第三步是运行测试。

工具链编译

```
1 riscvof run --config=config.ini --suite=riscv-arch-test/riscv-test-suite/ --env=riscv-arch
   -test/riscv-test-suite/env
```

运行测试 II

工具链编译

```

1 [INFO]      : Initiating signature checking.
2 [INFO]      : Following 55 tests have been run :
3 [INFO]      : TEST NAME                                     : COMMIT ID
                                     : STATUS
4 [INFO]      : suite/rv32i_m/I/I-ADD-01.S                               :
   d50921ef64708678832770fd842355aa2b0684af : Passed
5 [INFO]      : suite/rv32i_m/I/I-ADDI-01.S                               :
   d50921ef64708678832770fd842355aa2b0684af : Passed

```

输出到 `riscof_work/report.html`。

RISCV-CTG

第3节

RISCV-CTG

第 3.1 小节

RISCV-CTG 简介

CTG 类似于约束测试生成器，能够生成针对特定约束集的测试。这些约束使用覆盖组格式 (CGF) 文件提供给 CTG。CGF 文件包含不同指令的各种覆盖点。CTG 将每个覆盖点视为约束，并使用求解器来识别潜在的解决方案。CTG 使用 python-constraint 包提供的约束满足问题 (CSP) 求解器。

项目目的

CTG 的目标用户/受众是验证和设计工程师，他们希望创建一套专注于覆盖特定极端情况的测试。然后可以使用这些测试来展示指令本身的功能。

请注意，CTG 的功能完全受到 CGF 中覆盖点的限制。可以向 CTG 提供涵盖指令所有极端情况的更精细的 CGF，以便为该指令创建近似验证测试。

1. **Signature and Test Register Allocation:**还应该为指令的每个实例提供一个签名寄存器来保存操作结果，以及一个附加的测试寄存器来执行备用的特定于目标的检查或调试。寄存器以贪婪方式分配，使得最大数量的指令使用相同的签名和测试寄存器。因此，这导致寄存器之间的指针传输最少。
2. **CorrectVal Generation:**对于一些算术指令，如 add、sl、sub 等，可以轻松定义属性 YAML 中相应的操作字段来捕获这些指令的行为。在此，CTG 阶段使用这些字段来定义这些操作的预期值/结果。测试中的这些 Correctval 字段可用于执行结果的内联检查和调试失败。(还在开发)
3. **Generate Tests:**最后，定义所有字段后，使用符合测试格式规范的特定测试模板来生成每条指令的汇编文件。

1. name: 指令名称
2. xlen: 该指令适用的 XLEN 值列表
3. isa: 该指令属性所属的RISC-V ISA扩展
4. operation: 一个Python计算的字符串，它定义了指令的功能
5. formattype: 指示指令格式类型的字符串
6. rs1_op_data: 可用作操作数 1 的合法寄存器列表
7. rs2_op_data: 可用作操作数 2 的合法寄存器列表
8. rd_op_data: 可用作目标的合法寄存器列表
9. rs1_val_data: 可用作操作数 1 的值的整数列表
10. rs2_val_data: 可用作操作数 2 的值的整数列表
11. template: 一个字符串，指示用于创建测试的汇编宏。

RISCV-Config

第 4 节

RISCV-Config

第 4.1 小节

RISCV-Config 简介

2024-04-17

- RISCOF 初步
 - RISCV-Config
 - RISCV-Config 简介

- 第 4 节
 - RISCV-Config
 - 第 4.1 小节
 - RISCV-Config 简介

riscv/riscv-config RISC-V-Config 是用于生成标准化描述文件的工具。

RISCOF 初步

1. ISA 规范: 此 YAML 文件旨在捕获用户实现的 ISA 相关功能。该输入文件的详细信息可以在[这里](#)找到: ISA YAML Spec。
2. 平台规范: 此 YAML 文件旨在捕获用户实现的平台特定功能。此输入文件的详细信息可以在[此处](#)找到: Platform YAML Spec。

第 5 节

RISC-V ISA Coverage

第 5 节

RISC-V ISA Coverage

第 5.1 小节

RISC-V ISAC 简介

2024-04-17

- RISCOF 初步
 - RISC-V ISA Coverage
 - RISC-V ISAC 简介

- 第 5 节
 - RISC-V ISA Coverage
 - 第 5.1 小节
 - RISC-V ISAC 简介

risv/riscv-isac 用于提供覆盖率分析以及对当今 RISCOF 中可用架构套件的质量评估。

◀ ◻ ▶ ◀ ◻ ▶ ◀ ≡ ▶ ◀ ≡ ▶ ≡ ↺ 🔍 ↻ 50/53

<div>2024-04-17</div> <div>RISCOF 初步</div> <div>└ RISC-V ISA Coverage</div> <div>└ RISC-V ISAC 简介</div> <div>└ 项目目的</div>		<div>项目目的</div> <div>RISC-V ISAC 是一种 ISA 覆盖率提取工具。给定一些覆叠点以及在模型上运行的测试, 运行程序的执行跟踪, ISAC 可以生成一份报告, 详细展示测试点所触发的覆叠点。ISAC 还支持对测试点运行过程中发生的断言错误做以及时的断言。</div>
---	--	--

1. Cover Group Format: 感兴趣的覆盖点以直观的 YAML 格式捕获。CGF 文件通常由单个数据集节点和多个覆盖组组成。每个覆盖组可以为不同的指令集定义多个覆盖点。目前仅支持操作数寄存器和操作数值的叉积。
2. Execution Trace Format: RISC-V-ISAC 需要在 RISC-V 目标 (ISS 或 RTL) 上运行的测试/应用程序的执行跟踪作为输入。RISC-V-ISAC 使用此跟踪来分析所覆盖的覆盖点。RISC-V-ISAC 中要使用或支持的执行跟踪需要满足以下条件: 模型提交/执行的每条指令 (可以是 ISS 或 RTL) 都应按照提交的顺序捕获为日志中的条目。每个指令条目必须包含指向该指令开头的程序计数器; 每个指令条目必须包含已提交/执行的指令的十六进制编码。每个指令条目还必须包括由于该指令的执行而发生的任何架构状态更新。例如, 更新的目标寄存器、修改的 csr、写入的内存区域等。每个指令条目可以跨越多行, 每条指令的信息必须可以通过正则表达式检索。指令的助记符是可能的, 也应该提供。

RISC-V ISAC 主组件




图: RISCV-ISAC 主组件

RISCOF 初步

RISCV-ISAC 主组件

2024-04-17

RISCOF 初步

- RISC-V ISA Coverage
 - RISC-V ISAC 简介
 - RISC-V ISAC 主组件

1. Parser-Module: 解析器模块旨在解析执行跟踪以提取基于每条指令提交的信息。给定遵循上述格式的执行跟踪，解析器模块能够推导信息并将其提取到公共指令类对象中。然后将该对象传递到覆盖模块以进行覆盖点分析。随着解析器模块与覆盖模块解耦，对解析不同执行跟踪格式的支持可以轻松集成到 RISCV-ISAC 中。目前支持以下 RISC-V 模型的执行跟踪SAIL;SPIKE.
2. Normalizer-Module: 输入 CGF 文件中定义的覆盖点可能包含抽象函数.规范化模块负责将这些抽象函数展开到各个覆盖点，并生成覆盖模块使用的规范化 CGF 文件。

1. Coverage Module: 覆盖率模块负责执行覆盖率分析并生成 YAML 和 HTML 报告。覆盖率模块维护 RISC-V 的简单架构状态, 如 PC、整数寄存器文件等。该状态根据执行跟踪中遇到的指令进行更新。每次解析器呈现指令类对象时, 覆盖模块都会检查规范化的 CGF 文件是否有任何覆盖点被该特定指令命中。一条指令可以命中多个覆盖点。覆盖模块还允许将覆盖范围限制到测试的特定区域。这些区域由用户根据测试中可用的标签指定。覆盖模块使用这些标签和 elf 来推断确切的地址范围。覆盖模块可以通过 `-cov-label (-l)` 参数进一步限制为仅收集 CGF 文件中指定的某些覆盖组的覆盖范围。覆盖模块还可以提供数据传播报告, 该报告捕获覆盖点是如何将有助于它们的指令存储在存储区域中的。这在创建基于签名的测试时特别有用。然而, 此功能需要指定内存区域的标签, 类似于使用 `-sig-label` 参数指定测试区域的方式。覆盖模块在执行结束时生成 4 个工件。第一个是更新的 CGF 文件, 其中添加了每个覆盖点的频率。当合并不同运行中的多个覆盖点时, 此文件非常有用。基于 YAML 的报告, 捕获详细的高级覆盖点比率。基于 HTML 的报告捕获与 YAML 相同的信息;Markdown 格式的数据传播报告。仅当签名/数据区域被指定为参数时才可用。

谢谢

