3η Εργαστηριακή Άσκηση στο μάθημα Ψηφιακά Συστήματα VLSI

Ομάδα 13:

Γρίβας Αριστοτέλης – el19889

Αυγουστής Μολτσάνοβ Εμίλ – el17064

Άσκηση 1:

Ζητούμενο της άσκησης είναι η υλοποίηση ενός σύγχρονου πλήρη αθροιστή με περιγραφή συμπεριφοράς (Behavioral).


Ακολουθεί ο κώδικας που χρησιμοποιήθηκε για τη σχεδίαση του κυκλώματος :

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity SynchronousFadd is
Port ( ABC : IN std logic vector(2 downto 0);
       CLK : IN std logic;
      Cout, Sum : OUT std logic
      ) ;
end SynchronousFadd;
architecture Behavioral of SynchronousFadd is
begin
process (ABC, CLK)
begin
if (rising edge(CLK)) then
    if (ABC = "001" \text{ or } ABC = "010" \text{ or } ABC = "100" \text{ or } ABC =
"111") then
        Sum <= '1';
    else
        Sum <= '0';
    end if:
    if (ABC = "011" or ABC = "101" or ABC = "110" or ABC =
"111") then
```

Στον κώδικα αυτό περιγράφουμε πότε το άθροισμα και το κρατούμενο εξόδου γίνονται 1 ή 0 σύμφωνα με τις διάφορες τιμές των εισόδων A,B,C(ABC πίνακας 3 μεταβλητών).

Επιπλέον για να κάνουμε το κύκλωμα μας σύγχρονο έχουμε βάλει ως περιορισμό,οι έξοδοι να αλλάζουν μόνο στο θετικό παλμό του ρολογιού εισόδου CLK.

Παραθέτουμε και το rtl διάγραμμα:




Παρατηρούμε ότι το κύκλωμα είναι ακριβώς όπως περιγράψαμε μέσω των πυλών OR του παραπάνω κώδικα,σε συνδυασμό με 2 D-flipflops τα οποία επιτρέπουν την αλλαγή των εξόδων μόνο στο θετικό παλμό του ρολογιού.Οι είσοδοι ABC δίνονται μέσω ενός πολυπλέκτη,ώστε να έχουμε όλους τους δυνατούς συνδιασμούς τιμών.

Το testebench που χρησιμοποιήθηκε για την επαλήθευση των αποτελεσμάτων δίνεται ως εξής :

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity SynchronousFadd TB is
end SynchronousFadd TB;
architecture Behavioral of SynchronousFadd TB is
SIGNAL ABC: std logic vector(2 DOWNTO 0) := "000";
SIGNAL CLK: std logic := '0';
SIGNAL Cout: std logic;
SIGNAL Sum: std logic;
begin
UUT : entity work.SynchronousFadd port map(ABC,CLK,Cout,Sum);
clk process :process
  begin
        clk <= '0';
        wait for 4ns;
        clk <= '1';
        wait for 4ns;
   end process;
tb: PROCESS
begin
ABC <= "000";
wait for 11ns;
ABC <= "001";
wait for 11ns;
ABC <= "011";
wait for 11ns;
ABC <= "110";
wait for 12ns;
ABC <= "100";
wait for 15ns;
ABC <= "111";
wait for 13ns;
ABC <= "101";
wait for 11ns;
end process;
end Behavioral;
```

Και ακολουθούν οι κυματομορφές που παράγονται μέσω της προσομοίωσης:



Οι τιμές είναι οι θεωρητικά αναμενόμενες,με τις εξόδους να αλλάζουν σε κάθε κύκλο ρολογιού, παίρνοντας την επιθυμητή τιμή. Σημαντικό είναι το γεγονός πως η έξοδος του κυκλώματος είναι ορατή μετά από ένα αρχικό χρονικό διάστημα μισού κύκλου ρολογιού,καθώς έως τότε το ρολόι βρίσκεται χαμηλά,μη αποδίδοντας τιμή στην έξοδο.


Τέλος, έχοντας τρέξει τη σύνθεση του κυκλώματος, μπορούμε να δούμε τα critical paths του κυκλώματος :

Name	Slack ^1	Levels	Routes	High Fanout	From	То	Total Delay	Logic Delay	Net Delay
Դ Path 1	00	2	2	1	Cout_reg/C	Cout	4.076	3.276	0.800
→ Path 2	00	2	2	1	Sum_reg/C	Sum	4.076	3.276	0.800
→ Path 3	00	2	3	2	ABC[2]	Sum_reg/D	1.932	1.132	0.800
Դ Path 4	00	2	3	2	ABC[1]	Cout_reg/D	1.906	1.106	0.800

όπου οι τιμές των καθυστερήσεων είναι εντός των αναμενόμενων ορίων,ωστόσο δεν δίνονται πάντα από είσοδο σε έξοδο,αλλά από κάποιο ενδιάμεσο σημείο του κυκλώματος σε έξοδο.

Άσκηση 2:

Ζητούμενο της άσκησης είναι η επέκταση του προηγούμενου ζητήματος έτσι ώστε να κατασκευαστεί ένας σύγχρονος αθροιστής διάδοσης κρατουμένου των 4 bits με χρήση της τεχνικής Pipeline. Για τον σχεδιασμό αυτού του κυκλώματος θα βασιστούμε στο παρακάτω σχηματικό διάγραμμα:



Όπως φαίνεται παραπάνω το κύκλωμα μας βασίζεται στην εν παραλλήλω σύνδεση 4 σύγχρονων αθροιστών(οι οποίοι υλοποιήθηκαν στην 1η άσκηση) με

το κρατούμενο εξόδου του κάθε ενός να αποτελεί το κρατούμενο εισόδου του επόμενου. Ωστόσο, παρατηρούμε ότι ανάμεσα από κάθε πλήρη αθροιστή πρέπει να προσθέσουμε μία καθυστέρηση,στην περίπτωσή μας ένα D-flipflop,πριν μεταφερθεί το κρατούμενο στον επόμενο αθροιστή. Επιπλέον,θέλουμε το αποτέλεσμά μας να παρέχεται όλο μαζί,δηλαδή και τα 5 bits εξόδου,συνεπώς είναι απαραίτητο να προσθέσουμε και τα αντίστοιχα flipflops για κάθε ένα από τα αθροίσματα. Τέλος, δεν πρέπει να ξεχνάμε τις καθυστερήσεις για τις εισόδους των αθροιστών. Επομένως:

Για το Sum(0) : θα χρειαστούμε 3 καθυστερήσεις (flipflops) αφού βγει από τον FADD1

Για το Sum(1) : θα χρειαστούμε 2 καθυστερήσεις (flipflops) αφού βγει από τον FADD2

Για το Sum(2) : θα χρειαστούμε 1 καθυστέρηση (flipflop) αφού βγει από τον FADD3

Για το Sum(3) : δεν θα χρειαστούμε καθυστερήσεις (flipflops) αφού βγει από τον FADD4,με αποτέλεσμα να το έχουμε στην έξοδο μαζί με τα υπόλοιπα Sums καθώς και το Cout (Sum(4))

Ο κώδικας που χρησιμοποιήθηκε δίνεται παρακάτω:

```
signal sigB3: std logic vector(2 downto 0);
signal carrysig: std logic vector(2 downto 0);
signal sigsum0: std logic vector(2 downto 0);
signal sigsum1: std logic vector(1 downto 0);
signal sigsum2: std logic;
component SynchronousFadd
Port ( ABC : IN std logic vector(2 downto 0);
        CLK : IN std logic;
      Cout, Sum : OUT std logic
      );
end component;
component req
Port ( D, CLK : IN std logic;
        Q : OUT std logic
     );
end component;
begin
fadd1: SynchronousFadd
port map ( ABC(0) \Rightarrow Cin ,
           ABC(1) => B(0),
           ABC(2) \Rightarrow A(0)
           CLK => CLK ,
           Cout => carrysig(0),
           Sum => sigsum(0));
al regl: reg port map(D \Rightarrow A(1), CLK \Rightarrow CLK, Q \RightarrowsigAl);
b1 reg1: reg port map(D \Rightarrow B(1), CLK \Rightarrow CLK, Q \Rightarrow sigB1);
a2 reg1: reg port map(D \Rightarrow A(2), CLK \Rightarrow CLK, Q \RightarrowsigA2(0));
b2 reg1: reg port map(D \Rightarrow B(2), CLK \Rightarrow CLK, Q \RightarrowsigB2(0));
a3 reg1: reg port map(D \Rightarrow A(3), CLK \Rightarrow CLK, Q \RightarrowsigA3(0));
b3 reg1: reg port map(D => B(3), CLK => CLK, Q => sigB3(0));
fadd2: SynchronousFadd
port map ( ABC(0) =  carrysig(0) ,
           ABC(1) => sigB1,
           ABC(2) => sigA1,
           CLK => CLK ,
           Cout => carrysig(1) ,
           Sum => sigsum1(0));
```

```
sum0 req1: req port map(D => sigsum0(0), CLK => CLK, Q
=>sigsum0(1));
a2 reg2: reg port map(D => sigA2(0), CLK => CLK, Q =>sigA2(1));
b2 reg2: reg port map(D \Rightarrow sigB2(0), CLK \Rightarrow CLK, Q \RightarrowsigB2(1));
a3 reg2: reg port map(D \Rightarrow sigA3(0), CLK \Rightarrow CLK, Q \Rightarrow sigA3(1));
b3 reg2: reg port map(D => sigB3(0), CLK => CLK, Q =>sigB3(1));
fadd3: SynchronousFadd
port map ( ABC(0) =  carrysig(1) ,
           ABC(1) \Rightarrow sigA2(1),
           ABC(2) \Rightarrow sigB2(1),
           CLK => CLK ,
           Cout => carrysig(2) ,
           Sum => sigsum2 );
sum0 reg2: reg port map(D => sigsum0(1), CLK => CLK, Q
=>sigsum0(2));
sum1 reg1: reg port map(D => sigsum1(0), CLK => CLK, Q
=>sigsum1(1));
a3 reg3: reg port map(D \Rightarrow sigA3(1), CLK \Rightarrow CLK, Q \RightarrowsigA3(2));
b3 reg3: reg port map(D => sigB3(1), CLK => CLK, Q =>sigB3(2));
fadd4: SynchronousFadd
port map ( ABC(0) =  carrysig(2) ,
           ABC(1) \Rightarrow sigA3(2),
           ABC(2) \Rightarrow sigB3(2),
           CLK => CLK ,
           Cout \Rightarrow sum(4),
           Sum => Sum(3);
sum0 reg3: reg port map(D => sigsum0(2), CLK => CLK, Q
=>Sum (0);
sum1 req2: req port map(D => sigsum1(1), CLK => CLK, Q
=>Sum(1));
sum2 req1: req port map(D => sigsum2, CLK => CLK, Q =>Sum(2));
end Structural;
```


όπου γίνεται η χρήση του component SynchronousAdder 4 φορές, καθώς και του component reg που αποτελεί ένα D-flipflop .

Ο κώδικας που χρησιμοποιήθηκε για το D-flipflop παρέχεται παρακάτω:


```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity reg is
Port ( D, CLK : IN std logic;
       Q : OUT std logic
     );
end reg;
architecture behavioral of reg is
begin
    process(CLK)
    begin
        if(rising edge(CLK)) then
            Q <= D;
        end if;
    end process;
end behavioral;
```

Τα rtl διαγράμματα που προκύπτουν είναι τα εξής:

Για τα flip flops(component reg):



Για το κύκλωμα του 4-bitAdder :




και είναι ακριβώς αυτό που περιμέναμε,4 SynchronousAdders παράλληλα,μαζί με τα αναγκαία ff.

Το testebench που χρησιμοποιήθηκε για την επαλήθευση των αποτελεσμάτων δίνεται ως εξής :

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity PipelinedFadd is
end PipelinedFadd;
architecture Behavioral of PipelinedFadd is
SIGNAL CLK : std logic := '0';
SIGNAL A,B : std logic vector(3 downto 0):= "0000";
SIGNAL Cin : std logic := '0';
SIGNAL Sum : std logic vector(4 downto 0);
--SIGNAL Coutp : std logic;
begin
UUT : entity work.FourBitAdder port map(CLK => CLK, A => A, B =>
B, Cin =>Cin, Sum=>Sum);
clk process :process
   begin
        CLK <= '0';
        wait for 2ns;
        CLK <= '1';
        wait for 2ns;
   end process;
tb: PROCESS
begin
A <= "0010";
B <= "0101";
Cin <= '0';
wait for 4ns;
A <= "1110";
B <= "0111";
Cin <= '1';
wait for 4ns;
A <= "1111";
B <= "1111";
Cin <= '1';
wait for 4ns;
A <= "1010";
B <= "0101";
```

```
Cin <= '1';
A <= "1011";
B <= "1101";
Cin <= '0';
wait for 4ns;
A <= "0011";
B <= "0111";
Cin <= '0';
wait for 4ns;
A <= "0111";
B <= "1101";
Cin <= '1';
wait for 4ns;
A <= "0111";
B <= "0000";
Cin <= '1';
wait for 4ns;
A <= "0011";
B <= "0011";
Cin <= '0';
wait for 4ns;
A <= "0000";
B <= "0000";
Cin <= '0';
wait for 4ns;
A <= "0110";
B <= "1111";
Cin <= '0';
wait for 4ns;
end process;
end Behavioral;
```


Και ακολουθούν ο κυματομορφές που παράγονται μέσω της προσομοίωσης:



Οι τιμές είναι οι θεωρητικά αναμενόμενες,και το αποτέλεσμα δίνεται ορθά σε κάθε κύκλο ρολογιού,μετά απο καθυστέρηση Tlatency = 4 cycles.

Η καθυστέρηση αυτή είναι λογική καθώς το πρώτο αποτέλεσμα για να παραχθεί, πρέπει τα δεδομένα να περάσουν από όλα τα στάδια των flipflops για πρώτη φορά, ενώ τα επόμενα επεξεργάζονται παράλληλα με τα πρώτα. Συνεπώς η λειτουργία του κυκλώματος μας είναι η ορθή.

Τέλος, έχοντας τρέξει τη σύνθεση του κυκλώματος, μπορούμε να δούμε τα critical paths του κυκλώματος :



Παρατηρούμε όπως και πριν πως τα πιο κρίσιμα μονοπάτια δεν δίνονται από είσοδο σε έξοδο, αλλά από κάποιο ενδιάμεσο σημείο του κυκλώματος έως την

έξοδο. Αυτό οφείλεται πιθανότατα στη σύνθεση που πραγματοποιεί το πρόγραμμα για την πλακέτα της επιλογής μας(zybo), και παρατηρούμε πως σε σύγκριση με την άσκηση 3 της προηγούμενης εργαστηριακής άσκησης οι καθυστερήσεις των κρίσιμων μονοπατιών είναι μικρότερες. Αυτό δεν μπορεί να είναι ορθό επειδή στο τωρινό μας 4bit adder σε σύγκριση με αυτόν της 2^{ης} εργαστηριακής άσκησης μεσολαβούν περισσότερα κυκλώματα μεταξύ της κάθε εισόδου και της κάθε εξόδου, οπότε το critical path πρέπει να προκύπτει μεγαλύτερο.


Επειδή στο κύκλωμα μας από τις εισόδους μέχρι τις εξόδους μεσολαβούν 4 επίπεδα καθυστερήσεων (D flip flops), εκτιμούμε πως το ορθό critical path ισούται με 4 clock cycles. Δηλάδη δεν είναι σταθερό, αλλά εξαρτάται από την περίοδο του ρολογιού.

Άσκηση 3:

Προκειμένου να φτιάξουμε τον συστολικό πολλαπλασιαστή διάδοσης κρατουμένου των 4 bits, παίρνουμε τον ακόλουθο παράλληλο πολλαπλασιαστή διάδοσης κρατουμένου:



Και εισάγουμε καθυστερήσεις (d flip flops) όπου χρειαστεί, σύμφωνα με το παρακάτω σχήμα.




Οι καθυστερήσεις εισάγονται με την ακόλουθη λογική:

- Θέλουμε στον κάθε FA* να παρουσιάζονται σε κάθε παλμό ρολογιού σωστές τιμές εισόδων, οπότε χρειάζεται να φτάνουν με την ίδια καθυστέρηση.
- Θέλουμε το αποτέλεσμα να παρέχεται όλο μαζί.

Για την υλοποίηση του pipelined multiplier, αρχικά φτιάχνουμε τις ακόλουθες δομές, που έπειτα θα χρησιμοποιηθούν ως components:

- mul_synch_fa
- dff
- dff_two
- dff_three
- dff_five
- dff_seven
- dff_nine

1) mul_synch_fa



Αυτή η δομή κατασκευάζεται προκειμένου να γίνει χρήση του σύγχρονου πλήρη αθροιστή, όπως ζητάει η εκφώνηση.

Κώδικας VHDL

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity mul_synch_fa is
port(
A,B,S_in,clk,C_in: in std_logic;
C_out, S_out: out std_logic);
end mul_synch_fa;

architecture Behavioral of mul_synch_fa is

component synch_fa is
port(
A,B,Cin,clk: in std_logic;
Sum, Cout: out std_logic);
```

```
end component;

signal s1 : std_logic;

begin

s1 <= A and B;

m1: synch_fa port map( A => S_in, B => s1, Cin => C_in, Sum => S_out, Cout => C_out, clk => clk);

end Behavioral;
```

<u>Παρατήρηση:</u> το component synch_fa είναι ο σύγχρονος πλήρης αθροιστής του 1^{ou} ερωτήματος.

2) Dff

Είναι απλώς ένα d flip flop.

<u>Κώδικας VHDL</u>

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity dff is
Port (
D,clock : in std_logic;
Q : out std_logic);
end dff;
```

```
architecture behavioral of dff is
begin
  process(clock)
  begin
  if(rising_edge(clock)) then
     Q <= D;
  end if;
  end process;
end behavioral;</pre>
```

3) Dff_two

Είναι δύο d flip flops εν σειρά.

<u>Κώδικας VHDL</u>

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity dff_two is
port(
D,clk : in std_logic;
Q : out std_logic);
end dff_two;
architecture Behavioral of dff_two is
component dff is
```

```
Port (
D,clock : in std_logic;
Q : out std_logic);
end component;
signal s0 : std_logic;
begin
d1: dff port map( D \Rightarrow D , Q \Rightarrow s0, clock \Rightarrow clk);
d2: dff port map( D \Rightarrow s0, Q \Rightarrow Q, clock \Rightarrow clk);
end Behavioral;
    4) Dff_three
Είναι τρία d flip flops εν σειρά.
<u>Κώδικας VHDL</u>
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
```

entity dff_three is

D,clk : in std_logic;

Q : out std_logic);

end dff_three;

port(

architecture Behavioral of dff_three is


```
component dff is
Port (
D,clock: in std_logic;
Q: out std_logic);
end component;

signal s: std_logic_vector(1 downto 0);

begin

d1: dff port map( D => D , Q => s(0), clock => clk);
d2: dff port map( D => s(0), Q => s(1), clock => clk);
d3: dff port map( D => s(1), Q => Q , clock => clk);
end Behavioral;
```

Παραθέτουμε και το rtl schematic για σαφήνεια.



5) Dff_five

Είναι πέντε d flip flop εν σειρά.

6) Dff_seven

Είναι εφτά d flip flop εν σειρά.

7) Dff_nine

Είναι εννέα d flip flop εν σειρά.

Οι κώδικες vhdl των dff_five, dff_seven, dff_nine αποτέλουν ευθύγραμμη επέκταση του κώδικα vhdl του dff_three, οπότε δεν παρουσιάζονται.

Pipelined Multiplier

<u>Κώδικας VHDL</u>

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity pipelined_multiplier is
port(
clk: in std_logic;
A,B: in std_logic_vector(3 downto 0);
P: out std_logic_vector(7 downto 0));
end pipelined_multiplier;

architecture Behavioral of pipelined_multiplier is

component dff is
Port (
D,clock: in std_logic;
Q: out std_logic);
end component;
```

```
component dff_two is
port(
D,clk : in std_logic;
Q : out std_logic);
end component;
component dff_three is
port(
D,clk : in std_logic;
Q : out std_logic);
end component;
component dff five is
port(
D,clk : in std_logic;
Q : out std_logic);
end component;
component dff_seven is
port(
D,clk : in std_logic;
Q : out std_logic);
end component;
component dff_nine is
port(
D,clk : in std_logic;
```

```
Q : out std logic);
end component;
component mul_synch_fa is
port(
A,B,S_in,clk,C_in: in std_logic;
C_out, S_out: out std_logic);
end component;
signal s a0,s a1,s a2,s a3: std logic vector(6 downto 0);
signal s_a3_00 : std_logic;
signal s_b0: std_logic_vector(3 downto 0);
signal s b1: std logic vector(5 downto 2);
signal s b2: std logic vector(7 downto 4);
signal s_b3: std_logic_vector(9 downto 6);
signal s_cout_hor0,s_cout_hor1,s_cout_hor2,s_cout_hor3: std_logic_vector(3 downto 0);
signal s_sout_ver0,s_sout_ver6 : std_logic;
signal s_sout_ver1 : std_logic_vector(1 downto 0);
signal s_sout_ver2,s_sout_ver5 : std_logic_vector(2 downto 0);
signal s_sout_ver3, s_sout_ver4 : std_logic_vector(3 downto 0);
```


```
--Horizontal level 0
d1: dff port map(D \Rightarrow A(0), clock \Rightarrow clk, Q \Rightarrow a0(0));
d2: dff port map(D \Rightarrow B(0), clock \Rightarrow clk, Q \Rightarrow s b0(0));
a0: mul synch fa port map( A => s a0(0), B => s b0(0), S in =>'0', C in =>'0', S out =>
s sout ver0, C out => s cout hor0(0), clk => clk);
d two0: dff two port map( D \Rightarrow A(1), clk \Rightarrow clk, Q \Rightarrow a1(0));
d4: dff port map(D \Rightarrow s b0(0), clock \Rightarrow clk, Q \Rightarrow s b0(1));
a1: mul synch fa port map( A \Rightarrow s a1(0), B \Rightarrow s b0(1), S in \Rightarrow b0', C in \Rightarrow c cout hor0(0),
S out => s sout ver1(0), C out => s cout hor0(1), clk => clk);
d three00: dff three port map(D \Rightarrow A(2), clk \Rightarrow clk, Q \Rightarrow a2(0));
d6: dff port map(D \Rightarrow s b0(1), clock \Rightarrow clk, Q \Rightarrow s b0(2));
a2: mul synch fa port map( A \Rightarrow s a2(0), B \Rightarrow s b0(2), S in \Rightarrow b0', C in \Rightarrow s cout hor0(1),
S out => s sout ver2(0), C out => s cout hor0(2), clk => clk);
d7: dff port map(D \Rightarrow A(3), clock \Rightarrow clk, Q \Rightarrow a3 00);
d three0: dff three port map(D \Rightarrow s a3 00, clk \Rightarrow clk, Q \Rightarrow s a3(0));
d8: dff port map(D \Rightarrow s b0(2), clock \Rightarrow clk, Q \Rightarrow s b0(3));
a3: mul synch fa port map( A \Rightarrow s a3(0), B \Rightarrow s b0(3), S in \Rightarrow 0', C in \Rightarrow s cout horo(2),
S out => s sout ver3(0), C out => s cout hor0(3), clk => clk);
--Horizontal level 1
d two1: dff two port map(D \Rightarrow s a0(0), clk \Rightarrow clk, Q \Rightarrow s a0(2));
d three1: dff three port map (D \Rightarrow B(1), clk \Rightarrow clk, Q \Rightarrow s b1(2));
a4: mul_synch_fa port map(A => s_a0(2), B => s_b1(2), S_in => s_sout_ver1(0), C_in => '0',
S out => s sout ver1(1), C out => s cout hor1(0), clk => clk);
d two2: dff two port map(D \Rightarrow s a1(0), clk \Rightarrow clk, Q \Rightarrow s a1(2));
```

```
d9: dff port map( D \Rightarrow s b1(2), clock \Rightarrow clk, Q \Rightarrow s b1(3));
a5: mul synch fa port map( A \Rightarrow s a1(2), B \Rightarrow s b1(3), S in \Rightarrow s sout ver2(0), C in \Rightarrow s
s cout hor1(0), S out => s sout ver2(1), C out => s cout hor1(1), clk => clk);
d two3: dff two port map(D \Rightarrow s a2(0), clk \Rightarrow clk, Q \Rightarrow s a2(2));
d10: dff port map( D \Rightarrow s b1(3), clock \Rightarrow clk, Q \Rightarrow s b1(4));
a6: mul synch fa port map( A \Rightarrow s a2(2), B \Rightarrow s b1(4), S in \Rightarrow s sout ver3(0), C in \Rightarrow s
s_cout_hor1(1), S_out => s_sout_ver3(1), C_out => s_cout_hor1(2), clk => clk );
d two4: dff two port map(D \Rightarrow s a3(0), clk \Rightarrow clk, Q \Rightarrow s a3(2));
d11: dff port map( D => s b1(4), clock => clk, Q => s b1(5));
d12: dff port map( D \Rightarrow s cout hor0(3), clock \Rightarrow clk, Q \Rightarrow s sout ver4(0));
a7: mul synch fa port map( A \Rightarrow s a3(2), B \Rightarrow s b1(5), S in \Rightarrow s sout ver4(0), C in \Rightarrow s
s cout hor1(2), S out => s sout ver4(1), C out => s cout hor1(3), clk => clk);
--Horizontal level 2
d two5: dff two port map( D \Rightarrow s a0(2), clk \Rightarrow clk, Q \Rightarrow sa0(4));
d five1: dff five port map (D \Rightarrow B(2), clk \Rightarrow clk, Q \Rightarrow sb2(4));
a8: mul synch fa port map( A => s a0(4), B => s b2(4), S in => s sout ver2(1), C in => '0',
S_out => s_sout_ver2(2), C_out => s_cout_hor2(0), clk => clk );
d two6: dff two port map(D \Rightarrow s a1(2), clk \Rightarrow clk, Q \Rightarrow s a1(4));
d13: dff port map( D => s b2(4), clock => clk, Q => s b2(5));
a9: mul synch fa port map( A \Rightarrow s a1(4), B \Rightarrow s b2(5), S in \Rightarrow s sout ver3(1), C in \Rightarrow s
s cout hor2(0), S out => s sout ver3(2), C out => s cout hor2(1), clk => clk);
d two7: dff two port map(D \Rightarrow s a2(2), clk \Rightarrow clk, Q \Rightarrow s a2(4));
d14: dff port map( D => s b2(5), clock => clk, Q => s b2(6));
a10: mul synch fa port map(A \Rightarrow s a2(4), B \Rightarrow s b2(6), S in \Rightarrow s sout ver4(1), C in \Rightarrow s sout ver4(1), C in and a synch fa port map(<math>A \Rightarrow s a2(4), B \Rightarrow s b2(6), S in \Rightarrow s sout ver4(1), C in \Rightarrow s a2(4), B \Rightarrow s b2(6), S in \Rightarrow s sout ver4(1), C in \Rightarrow s a2(4), B \Rightarrow s b2(6), S in \Rightarrow s sout ver4(1), C in \Rightarrow s a2(4), B \Rightarrow 
s cout hor2(1), S out => s sout ver4(2), C out => s cout hor2(2), clk => clk);
```

```
d two8: dff two port map(D \Rightarrow s a3(2), clk \Rightarrow clk, Q \Rightarrow s a3(4));
d15: dff port map( D => s b2(6), clock => clk, Q => s b2(7));
d16: dff port map(D \Rightarrow s cout hor1(3), clock \Rightarrow clk, Q \Rightarrow s sout ver5(0));
a11: mul synch fa port map( A \Rightarrow s a3(4), B \Rightarrow s b2(7), S in \Rightarrow s sout ver5(0), C in \Rightarrow s
s cout hor2(2), S out => s sout ver5(1), C out => s cout hor2(3), clk => clk);
--Horizontal level 3
d two9: dff two port map(D \Rightarrow s a0(4), clk \Rightarrow clk, Q \Rightarrow s a0(6));
d seven1: dff seven port map (D \Rightarrow B(3), clk \Rightarrow clk, Q \Rightarrow sb3(6));
a12: mul synch fa port map(A => s a0(6), B => s b3(6), S in => s sout ver3(2), C in => '0',
S out => s sout ver3(3), C out => s cout hor3(0), clk => clk);
d two10: dff two port map(D \Rightarrow s a1(4), clk \Rightarrow clk, Q \Rightarrow s a1(6));
d17: dff port map( D => s b3(6), clock => clk, Q => s b3(7));
a13: mul synch fa port map(A \Rightarrow s a1(6), B \Rightarrow s b3(7), S in \Rightarrow s sout ver4(2), C in \Rightarrow s
s cout hor3(0), S out \Rightarrow s sout ver4(3), C out \Rightarrow s cout hor3(1), clk \Rightarrow clk);
d two11: dff two port map(D \Rightarrow s a2(4), clk \Rightarrow clk, Q \Rightarrow s a2(6));
d18: dff port map( D => s b3(7), clock => clk, Q => s b3(8));
a14: mul synch fa port map( A \Rightarrow s a2(6), B \Rightarrow s b3(8), S in \Rightarrow s sout ver5(1), C in \Rightarrow s
s cout hor3(1), S out => s sout ver5(2), C out => s cout hor3(2), clk => clk);
d two12: dff two port map(D \Rightarrow s a3(4), clk \Rightarrow clk, Q \Rightarrow s a3(6));
d19: dff port map(D => s b3(8), clock => clk, Q => s b3(9));
d20: dff port map( D \Rightarrow s cout hor2(3), clock \Rightarrow clk, Q \Rightarrow s sout ver6);
a15: mul synch fa port map(A => s a3(6), B => s b3(9), S in => s sout ver6, C in => s
s cout hor3(2), S out => P(6), C out => P(7), clk => clk);
d21: dff port map(D \Rightarrow s sout ver5(2), clock \Rightarrow clk, Q \Rightarrow P(5));
```

```
d_two13: dff_two port map ( D => s_sout_ver4(3), clk => clk, Q => P(4) );
d_three2: dff_three port map( D => s_sout_ver3(3), clk => clk, Q => P(3) );
d_five2: dff_five port map( D => s_sout_ver2(2), clk => clk, Q => P(2) );
d_seven2: dff_seven port map( D => s_sout_ver1(1), clk => clk, Q => P(1) );
d_nine1: dff_nine port map( D => s_sout_ver0, clk => clk, Q => P(0) );
end Behavioral;
```

Rtl schematic



Testbench

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity tb_pipelined_multiplier is
end tb_pipelined_multiplier;
architecture Behavioral of tb_pipelined_multiplier is
component pipelined_multiplier is
```


```
port(
clk : in std_logic;
A,B: in std_logic_vector(3 downto 0);
P : out std_logic_vector(7 downto 0));
end component;
signal clk : std_logic :='0';
signal A,B : std_logic_vector(3 downto 0) :="0000";
signal P : std_logic_vector(7 downto 0) :="00000000";
begin
tb: pipelined_multiplier port map( A => A, B => B, P => P, clk => clk );
 clk proc:process is
 begin
clk <= '0';
 wait for 1ns;
 clk <= '1';
 wait for 1ns;
 end process;
 proc: process is
 begin
 A <= "1111";
 B <= "1010";
```

```
wait for 2ns;
A <= "1011";
B <= "0101";
wait for 2ns;
A <= "0111";
B <= "0011";
wait for 2ns;
A <= "1110";
B <= "0110";
wait for 2ns;
A <= "1111";
B <= "1111";
wait for 2ns;
A <= "0010";
B <= "1000";
wait for 2ns;
A <= "1111";
B <= "1101";
wait for 2ns;
A <= "0010";
B <= "0101";
```

```
wait for 2ns;
A <= "0110";
B <= "0110";
wait for 2ns;
A <= "1110";
B <= "0111";
wait for 2ns;
A <= "1000";
B <= "1001";
wait for 2ns;
A <= "0100";
B <= "0010";
wait for 2ns;
end process proc;
```

Simulation


end Behavioral;





Παρατηρούμε ότι μετα από καθυστέρηση T(Latency)=11 clock cycles, το κύκλωμα παράγει σωστά αποτελέσματα σε κάθε παλμό ρολογιού. Η καθυστέρηση T(Latency) είναι λογικό να ισούται με 11 περιόδους του ρολογιού μιας και απο τις εισόδους μέχρι τις εξόδους μεσολαβούν 11 επίπεδα d flip flop.

Critical path:



Παρατηρούμε όπως και πριν πως τα πιο κρίσιμα μονοπάτια δεν δίνονται από είσοδο σε έξοδο, αλλά από κάποιο ενδιάμεσο σημείο του κυκλώματος έως την έξοδο. Αυτό οφείλεται πιθανότατα στη σύνθεση που πραγματοποιεί το πρόγραμμα για την πλακέτα της επιλογής μας (zybo). Πιστεύουμε πως αυτό δεν critical path δεν είναι ορθό.

Επειδή στο κύκλωμα μας από τις εισόδους μέχρι τις εξόδους μεσολαβούν 11 επίπεδα καθυστερήσεων (D flip flops), εκτιμούμε πως το ορθό critical path ισούται με 11 clock cycles. Δηλάδη δεν είναι σταθερό, αλλά εξαρτάται από την περίοδο του ρολογιού.