
## P311-315

## • 执行阶段

·下图展现的是执行阶段的逻辑。这些硬件单元和逻辑块同 SEQ 中的相同,使用的信号做适当的重命名。



## 

·该阶段没有 data 块,该块是用来在数据源 valP 和 valA 中进行选择的。




图 4-61 PIPE 的访存阶段逻辑。许多从流水线寄存器 M 和 W 来的信号被传递到较早的阶段, 以提供写回的结果、指令地址以及转发的结果

## • 流水线的控制逻辑

○ 加载/使用冒险

- 处理 ret
- 预测错误分支
- 异常。