PSI5723: INTRODUÇÃO AO PROJETO DE SISTEMAS VLSI EM CMOS

Lista de Exercícios 2

Gabriel Pereira de Carvalho NUSP: 11257668
Lucas Xavier de Morais NUSP: 18066592
Joaquin Lorenzo Pereira Condori NUSP: 11857963

SUMÁRIO

1 Critério de medição e índices das bordas **3**

2 Atrasos com aplicação de skew para porta NAND **4**
2.1 Circuito de teste e aplicação do skew 4
2.2 Curvas de atraso e extremos 5

3 Atrasos com aplicação de skew para porta NOR **6**
3.1 Circuito de teste e aplicação do skew 6
3.2 Curvas de atraso e extremos 8

4 Análise dos resultados obtidos **8**
4.1 a) Concordância com o comportamento esperado 8
4.2 b) Máximos, mínimos e variação 9
4.3 c) Comparação entre NAND e NOR 9

1 CRITÉRIO DE MEDIÇÃO E ÍNDICES DAS BORDAS

Para medir a resposta em relação a cada entrada, foram configuradas quatro expressões de atraso para cada porta: $t_{pHL,A}$, $t_{pLH,A}$, $t_{pHL,B}$ e $t_{pLH,B}$. Em todas elas, a referência é uma borda de entrada e a resposta é a borda correspondente da saída, ambas medidas em 0,6 V (50% de V_{DD}). A Tabela 1 apresenta as expressões completas exatamente como configuradas no Virtuoso. Os índices `nth1=3` e `nth2=3` selecionam a terceira ocorrência de cada cruzamento, desconsiderando o início da simulação.

Tabela 1: Expressões de atraso configuradas no Virtuoso para NAND e NOR, reproduzidas em sua forma original.

Porta	Expressão
NAND	`tpHL_A = delay(?wf1 VT("/VA") ?value1 0.6 ?edge1 "rising"?nth1 3 ?td1 0.0 ?tol1 nil ?wf2 VT("/Vout") ?value2 0.6 ?edge2 "falling"?nth2 3 ?tol2 nil ?td2 nil ?stop nil ?multiple nil)`
NAND	`tpLH_A = delay(?wf1 VT("/VA") ?value1 0.6 ?edge1 "falling"?nth1 3 ?td1 0.0 ?tol1 nil ?wf2 VT("/Vout") ?value2 0.6 ?edge2 "rising"?nth2 3 ?tol2 nil ?td2 nil ?stop nil ?multiple nil)`
NAND	`tpHL_B = delay(?wf1 VT("/VB") ?value1 0.6 ?edge1 "rising"?nth1 3 ?td1 0.0 ?tol1 nil ?wf2 VT("/Vout") ?value2 0.6 ?edge2 "falling"?nth2 3 ?tol2 nil ?td2 nil ?stop nil ?multiple nil)`
NAND	`tpLH_B = delay(?wf1 VT("/VB") ?value1 0.6 ?edge1 "falling"?nth1 3 ?td1 0.0 ?tol1 nil ?wf2 VT("/Vout") ?value2 0.6 ?edge2 "rising"?nth2 3 ?tol2 nil ?td2 nil ?stop nil ?multiple nil)`
NOR	`tpHL_A = delay(?wf1 VT("/net1") ?value1 0.6 ?edge1 "rising"?nth1 3 ?td1 0.0 ?tol1 nil ?wf2 VT("/Vout") ?value2 0.6 ?edge2 "falling"?nth2 3 ?tol2 nil ?td2 nil ?stop nil ?multiple nil)`
NOR	`tpLH_A = delay(?wf1 VT("/net1") ?value1 0.6 ?edge1 "falling"?nth1 3 ?td1 0.0 ?tol1 nil ?wf2 VT("/Vout") ?value2 0.6 ?edge2 "rising"?nth2 3 ?tol2 nil ?td2 nil ?stop nil ?multiple nil)`
NOR	`tpHL_B = delay(?wf1 VT("/net2") ?value1 0.6 ?edge1 "rising"?nth1 3 ?td1 0.0 ?tol1 nil ?wf2 VT("/Vout") ?value2 0.6 ?edge2 "falling"?nth2 3 ?tol2 nil ?td2 nil ?stop nil ?multiple nil)`
NOR	`tpLH_B = delay(?wf1 VT("/net2") ?value1 0.6 ?edge1 "falling"?nth1 3 ?td1 0.0 ?tol1 nil ?wf2 VT("/Vout") ?value2 0.6 ?edge2 "rising"?nth2 3 ?tol2 nil ?td2 nil ?stop nil ?multiple nil)`

Em notação temporal, para $X \in \{A, B\}$, essas expressões correspondem a

$$t_{pHL,X} = t_{S,\downarrow}(0{,}6\,\mathrm{V}) - t_{X,\uparrow}(0{,}6\,\mathrm{V}), \tag{1}$$

$$t_{pLH,X} = t_{S,\uparrow}(0{,}6\,\mathrm{V}) - t_{X,\downarrow}(0{,}6\,\mathrm{V}). \tag{2}$$

As quatro medições são mantidas separadas para exportação à planilha. Para cada transição, ela pode comparar os instantes de cruzamento de A e B e associar a resposta da saída à entrada que efetivamente determina aquela comutação, em vez de assumir previamente que A é sempre a referência. Isso é importante porque, na NAND, a saída desce após a última entrada subir e sobe após a primeira entrada descer; na NOR, a saída desce após a primeira entrada subir e sobe após a última entrada descer.

2 ATRASOS COM APLICAÇÃO DE SKEW PARA PORTA NAND

2.1 Circuito de teste e aplicação do skew

Nosso ponto de partida para a lista 2 foi a porta NAND implementada na lista 1, onde realizamos o layout, DRC, LVS e extração de capacitâncias parasitas. Esse modelo final foi o que utilizamos no circuito de teste, mostrado na Figura 1, para os experimentos que vamos detalhar na sequência.

Na rede NAND, B controla o NMOS superior, mais próximo da saída, e A controla o NMOS inferior, mais próximo de V_{SS}. Portanto, assim como na NOR descrita adiante, B é a entrada associada ao dispositivo mais próximo da saída.




Figura 1: Circuito de teste da NAND. A captura mostra $V_{DD} = 1{,}2\,\text{V}$, carga de 10 fF, período de 1 ns, rampas de 60 ps e o campo *Pulse width* vazio.

As fontes são componentes `v_pulse` da biblioteca `analogLib`, com níveis de 0 e 1,2 V, tempos de subida e descida de 60 ps, período de 1 ns e largura de pulso de 200 ps como pedido no enunciado.

O parâmetro t_{skew} definido segue a seguinte convenção:

$$t_{\text{skew}} = t_B - t_A. \tag{3}$$

Assim, B antecede A para skew negativo e sucede A para skew positivo; em zero, as entradas comutam simultaneamente. Na simulação NAND documentada, a fonte B recebe diretamente t_{skew} no campo *Delay time*, como mostra a Figura 1.

A Figura 2 mostra a varredura de -200 a $+200$ ps em incrementos de 5 ps, totalizando 81 pontos, realizada na ferramenta *Parametric Analysis* do Virtuoso.




Figura 2: Varredura paramétrica da NAND entre -200 e $+200$ ps, com passo de 5 ps.

2.2 Curvas de atraso e extremos

A Figura 3 apresenta os atrasos selecionados a partir das medições referenciadas a A e B. Para t_{pHL}, que corresponde à descida da saída, considera-se a entrada que sobe por último: para $t_{\text{skew}} < 0$, usa-se a medição relativa a A; para $t_{\text{skew}} > 0$, a relativa a B. Para t_{pLH}, considera-se a entrada que desce primeiro: para $t_{\text{skew}} < 0$, usa-se B; para $t_{\text{skew}} > 0$, usa-se A. Em $t_{\text{skew}} = 0$, as entradas comutam simultaneamente e as referências coincidem. No gráfico, t_{pHL} está em azul e t_{pLH} em vermelho. Com essa seleção, t_{pHL} permanece entre aproximadamente 39,79 e 45,05 ps, enquanto t_{pLH} varia de 43,05 a 83,46 ps.




Figura 3: Atrasos da NAND em função do skew, selecionados conforme a entrada que chega primeiro ou por último em cada transição: t_{pHL} em azul e t_{pLH} em vermelho.

Tabela 2: Extremos medidos para a porta NAND

Grandeza	Mínimo	Máximo
t_{pLH}	43,05 ps (skew = 0)	83,46 ps (skew = +105 ps)
t_{pHL}	39,79 ps (skew = −25 ps)	45,05 ps (skew = 0)

3 ATRASOS COM APLICAÇÃO DE SKEW PARA PORTA NOR

3.1 Circuito de teste e aplicação do skew

Assim como para a porta NAND, nosso ponto de partida foi a implementação da porta NOR na lista 1, onde realizamos o layout, DRC, LVS e extração de capacitâncias parasitas. Esse modelo final foi o que utilizamos no circuito de teste, mostrado na Figura 4, para os experimentos que vamos detalhar na sequência. Conforme estabelecemos na lista 1, a entrada A controla o PMOS mais próximo de V_{DD}, enquanto B controla o PMOS mais próximo da saída.





Figura 4: Circuito de teste da NOR para a análise de skew, com alimentação de 1,2 V e carga de 10 fF.

Seguimos o mesmo procedimento utilizado para as medidas com a porta NAND. Como mostrado na Figura 5, As fontes da fornecem pulsos entre 0 e 1,2 V, com período de 1 ns, largura de pulso de 200 ps e rampas de subida e de descida de 60 ps, com largura de pulso de 200 ps. O atraso da fonte A é definido por `tstart`, enquanto o da fonte B é `tstart + tskew`. Assim,

$$t_{\text{skew}} = t_B - t_A. \tag{4}$$

A Figura 6 documenta a análise transitória de 0 a 5 ns e a seleção das entradas, da saída e das expressões `tpLH` e `tpHL`. A configuração da ferramenta *Parametric Analysis*, mostrada na Figura 7, mostra o intervalo de −200 a +200 ps, com incremento de 5 ps, totalizando 81 pontos.



(a) Fonte da entrada A.

(b) Fonte da entrada B.

Figura 5: Configuração das fontes pulsadas. O skew é introduzido exclusivamente no atraso da fonte B.




Figura 6: Configuração da análise transitória e das grandezas observadas no ADE.




Figura 7: Varredura de `tskew` entre −200 e +200 ps, em passos de 5 ps.

3.2 Curvas de atraso e extremos

A Figura 8 apresenta os atrasos selecionados a partir das medições relativas a A e B. Para t_{pHL}, a saída desce após a primeira entrada subir: para $t_{\text{skew}} < 0$, seleciona-se B; para $t_{\text{skew}} > 0$, seleciona-se A. Para t_{pLH}, a saída sobe após a última entrada descer: para $t_{\text{skew}} < 0$, seleciona-se A; para $t_{\text{skew}} > 0$, seleciona-se B. Em $t_{\text{skew}} = 0$, as entradas comutam simultaneamente e as referências coincidem. No gráfico, t_{pHL} está em azul e t_{pLH} em vermelho. Os valores variam, respectivamente, de 33,41 a 79,04 ps e de 26,50 a 36,45 ps.




Figura 8: Atrasos da NOR em função do skew, selecionados conforme a entrada que determina cada transição: t_{pHL} em azul e t_{pLH} em vermelho.

Tabela 3: Extremos dos atrasos selecionados para a porta NOR.

Grandeza	Mínimo	Máximo
t_{pLH}	26,50 ps (skew $= -20$ ps)	36,45 ps (skew $= -195$ ps)
t_{pHL}	33,41 ps (skew $= 0$)	79,04 ps (skew $= +100$ ps)

4
ANÁLISE DOS RESULTADOS OBTIDOS

4.1 a) Concordância com o comportamento esperado

As curvas são coerentes com a função lógica de cada porta e com o critério usado para selecionar a entrada que determina a transição. Na NAND, a saída desce depois que a última entrada sobe e sobe após a primeira entrada descer. Na NOR, a saída desce após a primeira entrada subir e sobe depois que a última entrada desce. Assim, os atrasos selecionados refletem tanto o skew quanto qual entrada controla cada evento. Observa-se ainda

que para t_{skew} próximo de zero, as duas entradas comutam quase juntas; quando estão separadas, a ordem de chegada muda o caminho de condução e as capacitâncias internas conectadas à saída.

4.2 b) Máximos, mínimos e variação

A Tabela 4 reúne os extremos da varredura entre −200 e +200 ps. A amplitude Δ é a diferença entre máximo e mínimo.

Tabela 4: Extremos dos atrasos selecionados conforme a entrada causal. Valores em ps; Δ é máximo menos mínimo.

Porta	Grandeza	Mínimo	Skew no Mínimo	Máximo	Skew no máximo	Δ	Máx./mín.
NAND	t_{pLH}	43,05	0	83,46	+105	40,41	1,94
NAND	t_{pHL}	39,79	−25	45,05	0	5,26	1,13
NOR	t_{pLH}	26,50	−20	36,45	−195	9,95	1,38
NOR	t_{pHL}	33,41	0	79,04	+100	45,62	2,37

Na NAND, t_{pLH} varia de 43,05 a 83,46 ps: amplitude de 40,41 ps e razão máxima/mínima de 1,94. Já t_{pHL} permanece entre 39,79 e 45,05 ps, com variação menor, de 5,26 ps (razão 1,13). Portanto, na porta NAND, a subida da saída é mais sensível à ordem de chegada das entradas do que a descida.

Na NOR, t_{pLH} varia entre 26,50 e 36,45 ps, amplitude de 9,95 ps. Em contraste, t_{pHL} varia de 33,41 a 79,04 ps, amplitude de 45,62 ps e razão de aproximadamente 2,37. Assim, a descida da saída da NOR é a transição mais sensível ao skew nos resultados obtidos. Isso é compatível com a descarga através de dois NMOS em paralelo quando as entradas comutam próximas no tempo, comparada à descarga inicialmente conduzida por um único ramo quando estão afastadas. A sequência de comutação também altera a condição do nó interno da rede PMOS.

4.3 c) Comparação entre NAND e NOR

Para t_{pLH}, observa-se que o máximo da NOR, 36,45 ps, é menor que o mínimo da NAND, 43,05 ps. Portanto, a NOR apresenta menor atraso de subida em toda a faixa examinada. Em skew nulo, t_{pLH} é 33,27 ps na NOR e 43,05 ps na NAND, uma redução de aproximadamente 22,7%.

Para t_{pHL}, observa-se que não há uma porta mais rápida em toda a faixa. Em skew nulo, a NOR mede 33,41 ps e a NAND 45,05 ps, portanto a NOR é aproximadamente 25,8% mais rápida. Porém, o atraso de descida da NOR cresce com skew positivo até cerca de 79,04 ps, enquanto o da NAND permanece próximo de 40 ps.

Calculando o atraso de propagação médio $t_p = (t_{pLH} + t_{pHL})/2$, observa-se que a média aritmética desse atraso sobre os 81 pontos da varredura é 56,01 ps para a NAND e 45,07 ps para a NOR, cerca de 19,5% menor para a NOR no conjunto amostrado.

Cada PMOS da NAND tem $W_p = 0{,}8\,\mu$m, enquanto cada PMOS da NOR tem $W_p = 8{,}5\,\mu$m. Embora os PMOS da NOR estejam em série e os da NAND em paralelo, a largura muito maior dos dispositivos da NOR compensa a associação série. Em uma aproximação resistiva simples, $R_p \propto 1/W$, a resistência equivalente da pilha NOR relativamente à rede paralela NAND seria $(2/8{,}5)/(1/(2 \times 0{,}8)) \approx 0{,}38$. Essa é uma estimativa simples que não inclui a não linearidade dos transistores nem os parasitas, mas ajuda a explicar o menor t_{pLH} observado na NOR.